JPH04182751A - 画像メモリの読出制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、文字認識装置や図形読取り装置などにおい
て、文字やシンボルなどの線図形を認識する際に用いら
れる画像メモリの読出制御回路に関する。

〔従来の技術〕

従来、文字や図形の認識を行なうに当たっては、文字や
図形が書かれた原稿をイメージスキャナ等の画像入力装
置を用いて２値化画像に変換し、原稿１枚の画像データ
を画像メモリに記憶する。そして、記憶した画像データ
を順次読出して１文字ずつの画像領域をもとめて１文字
ごとに認識を行なうようにしている。

第４図に画像データの書込み、読出し方式の一般的な例
を示す。

同図（イ）は水平方向アドレス（Ｘ）と垂直方向アドレ
ス（Ｙ）とを用いて画像データを画像メモリ１０に記憶
し、記憶されたデータの読出しを行なうものであり、同
図（ロ）はビット対応アドレスにより画像データを画像
メモリ１０に記憶し、記憶されたデータの読出しを行な
うものである。

〔発明が解決しようとする課題〕

ところで、１枚の原稿の画像データを画像メモリに記憶
するときに原稿の大きさが変化したり、イメジージスキ
ャナで２値画像に変換する場合の分解能が切り換わった
りすると画像サイズが変化する。そこで、第４図（イ）
の方式では、例えば第５図の如き入力画像に対しては第
６図の如く、メモリ容量に余裕を持たせて記憶するよう
にしている。

しかし、このようにすると、メモリ空間にムダな部分が
出るため、画像メモリとしては実際の画像データ容量よ
りも多くのメモリ容量を確保しておかなければならな堕
という問題が住じる。

一方、このようなムダをなくすために、例えば第４図（
ロ）のような方式にすると、画像メモリ上での画像デー
タの配列が第７図のように乱れることになる。そして、
画像データの配列がみだれると、１文字ずつの画像領域
を求める時の処理で、例えばＣＰＵ内部に画像データを
取込んだのちにビットシフトを行ない配列の乱れに対応
する必要が生じるので、処理時間が長くなる。

つまり、第４図（イ）に示す方式の如く、画像データを
２次元配列で画像メモリに記憶するようにした場合は、
画像メモリ容量が大きくなるという問題がある。

また、第４図（ロ）に示す方式では画像メモリに記憶さ
れた画像データの配列のサイズが整っていないので、画
像処理するのにＣＰＵ内部に画像データを取込んだのち
にビットシフトを行って配列をそろえなければならず、
その時間分だけ処理時間が長（なる、というわけである
。

したがって、この発明の課題はメモリ容量に無駄が生ぜ
ず、高速な処理が可能な画像メモリの読出制御回路を提
供することにある。

〔課題を解決するための手段〕

文字や線図形を含む２値化画像を所定ビ・７ト数毎に複
数段に分けて順次記憶する画像メモリ手段に対し、前記
メモリの水平、垂直方向位置情報を与えられてビット対
応のアドレスを発生するアドレス発生手段と、発生され
るアドレスに応じて各段のメモリ内容を選択的に読み出
す読出手段と、読み出された画像データの配列を入力画
像サイズとメモリサイズとの関係に応じて変更する変更
手段とを設ける。

〔作用〕

画像メモリにあたえるアドレスの切換えと、画像メモリ
から読出した画像データの並びを切換えることにより、
画像データを記憶するメモリ容量を大きくせずムダが生
じないようにする。さらに画像データの配列を揃えるこ
とにより、画像処理を行い易くし、処理を高速化できる
ようにする。

〔実施例〕

第１図にこの発明の実施例を示す。

画像データを記憶するメモリとして、１ビツト構成のメ
モリを８個用い（４Ａ〜４Ｈ）、それぞれのメモリにあ
たえるアドレスの制御を行う。まず最初に画像メモリの
アクセスを行う前に、Ｘ方向のドツト数をランチ回路Ｉ
Ａに設定し、先頭番地をラッチ回路ＩＢに設定しておく
。Ｘ方向のドツト数は第５図の画像を例に取れば、Ｘ方
向（水平方向）のデータ数である「１９」となる。また
、先頭番地は、画像メモリに記憶されている画像データ
の先頭のアドレスを設定するものでここではｒＱ、を設
定しておくことにする。画像メモリをアクセスするのに
、ＸアドレスとＹアドレスを指定する。

第２図の画像の場合、Ｘアドレスは「０がらＪΣ１８」
であり、Ｙアドレスはｒ　ＯＪがら「８」となる。Ｘお
よびＹアドレスを指定してアクセスすると、Ｙアドレス
は掛算回路２でＸ方向のドソ　。

ト数と加算されて、加算回路３Ｂに入力される。

Ｘアドレスは加算回路３Ａで先頭番地と加算されて加算
回路３Ｂに入力され、これが掛算回路２より人力された
値と加算され、アドレスＡＤＲ１がｍうｈ７ｒ。ｘ＝ｏ
、ｙ＝ｏの時ＡＤＲ１はｒＱＪテアリ、Ｘ＝Ｏ，Ｙ＝１
（７）時ＡＤＲ１はｒｌ　９Ｊとなる。

つまり、ランチ回路ＩＡ、ＩＢ、掛箆回路２および加算
回路３Ａ、３Ｂ等により、Ｘ、Ｙアドレスからビット対
応のアドレスが生成されることになる。

ＡＤＲｌの「１９シを２進数で表わすと１゜０．　０．
　１．　１＋となる。　ＡＤＲｌの中の下位３ビツトは
、デコード回路７および比較回路６に入力され、残る上
位ビットは加算回路３Ｃ〜３Ｊに入力される。デコード
回路７では入力された３ビツトの値をデコードし、ＧＯ
〜Ｇ７を出力する。

ここでは、入力された３ビツトの値が’０．　１゜１」
であるので６３が「０」となり、ＧＯ〜Ｇ２゜０４〜Ｇ
７は′：１」となる。このＧＯ〜Ｇ７は、画像メモリか
ら読出した画像データのデータ配列を切換えるのに使わ
れる。比較回路６では、入力された３ビツトの値と「０
」から「７」までの値とを比較し、ＰＯ〜Ｐ７を出力す
る。Ｆ３を例にとって説明すると、入力値と「３」との
比較を行い、（入力値≦３）が成り立っている時に「０
」を出力し、それ以外では「１」を出力する。同様にＰ
Ｏは「０」と比較、Ｐｌは「１」と比較、Ｆ２は「２Ｊ
　、Ｐ　４は「４」、Ｆ５は「５」、Ｆ６は「６」、Ｆ
７は「７」とそれぞれ比較し結果を出力する。入力され
た３ビツトの値がｒｏ、１゜ＬであるのでＰＯ〜Ｐ２は
「１、が出力され、Ｐ３〜Ｐ７はｒＱ、が出力される。

ＰＯ〜Ｐ７は加算回路３０〜３Ｊに入力されて加算され
る。ＰＯ〜Ｐ２が「１」であるので加算回路３０〜３Ｅ
ではプラス″１」され、加算回路３Ｆ〜３ｊではプラス
されない。加算回路３Ｃ〜３Ｊに入力される値は、ＡＤ
ＲＩのｒｌ、Ｏ，Ｏ，Ｌ　　１．の下位３ビ、トを除い
た上位ビットであるＦ２」が入力され、加算回路３Ｃ〜
３Ｅでプラス「１．されて「３」となり、メモリ４Ａ〜
４Ｃのアドレスとして入力される。メモリ４Ｄ〜４Ｈへ
はプラスされない「２」がアドレスとして入力される。

メモ’Ｊ４Ａ〜４Ｈから読出した画像データＤｏ−Ｄ７
は、切換え回路５Ａ〜５Ｈに入力される。画像データＤ
Ｏ，Ｄｉ、Ｄ２はアドレス値「３」により読出されたデ
ータで、Ｆ３．　　Ｆ４．　　Ｆ５．　　Ｆ６゜Ｆ７は
アドレス値「２」により読出されたデータである。つま
り、比較回路６およびデコード回路７等の作用により、
アドレスＡＤＲＩに応じてメモリの内容を選択的に読み
出すことができる。

ここで、上記の如く読み出した画像データが第５図の２
値化画像のどの部分に対応しているかにつき説明する。

第２図は第５図の２値画像がメモリ４Ａ〜４Ｈの８個の
メモリに記憶された時の８ビツトごとの区切りを太線で
示している。ひとつの太線で囲まれた８ビツトが同一の
アドレスで、メモリ４Ａ〜４Ｈに記憶されている。

アドレス値「３」によりメモリ４Ａ〜４Ｃから読出され
たデータは第２図のＹ＝１．Ｘ＝５．６゜７であり、ア
ドレス値「２」によりメモリ４Ｄ〜４Ｈから読されたデ
ータは第２図のＹ＝Ｌ　　Ｘ−０，１，２，３，４であ
る。こうして読出されたデータの配列は整っていない。

ＤＯ〜Ｄ２に後半のデータ、Ｄ３〜Ｄ７に前半のデータ
が出力されている。このＤＯ〜Ｄ７のデータは切換え回
路５Ａ〜５Ｈへ入力され、その配列が揃えられる。切換
回路５Ａ〜５Ｈはデコード回路７で得られるＧＯ〜Ｇ７
によっていずれかが選ばれる。

第３図に切換え回路でのＤＯ〜Ｄ７とＤＢＯ〜７の８ビ
っトのデータとの対応を示している。第３図の（ＧＯ）
の場合は８ビツトの並び換えは行なわれずスルーである
。（Ｇ１）の場合は１ビ。

トローチ−ジョンしている。画像メモリ４△〜４Ｈから
読出したデータＤｏ−Ｄ７の配列を揃えるためには３ビ
ツトのローテーションが必要であり、切換え回路では第
３図の（Ｇ３）を選ぶことになる。デコード回路７で得
られるＧＯ〜Ｇ７は、Ｇ３−ｒｏ」、Ｇｏ−Ｇ１−ｒｌ
」、Ｇ４〜Ｇ７−「１」であるので、切換え回路では３
ビツトローテーシヨンが選ばれて、ＤＢＯ，〜７にはデ
ータ配列の整った８ビツトのデータを得ることができる
。

ＸアドレスおよびＹアドレスを変化させてアクセスして
いくことで、データ配列のととのった８ビツトデータが
得られる。また画像サイズが変化したり、分解能が変化
する時は、う・ンチ回路ＬＡに設定するＸ方向のドツト
数を画像サイズおよび分解能に対応してあらかじめ設定
しておけばよい。

ランチ回路ＩＢに設定する先頭番地については［旧を設
定しておくことで説明してきたが、画像メモリアドレス
の「旧番地ではない所を基準としてアクセスする場合に
基準点のアドレスを設定すればよい。たとえば第５図の
Ｘ＝３．　Ｙ＝２を基準とする場合はラッチ回路ＩＢに
設定する値は、　（（１９Ｘ２）＋３＝４１１　＝　’
４１シとなりＸおよびＹアドレスをＸ−０〜１５．Ｙ＝
Ｏ〜６とすることで、Ｘの３〜１８、Ｙの２〜８の領域
をアクセスすることができる。

〔発明の効果〕

この発明によれば、画像メモリにあたえるアドレスの切
換えと、画像メモリから読出した画像データの並びを切
り換えることで、画像サイズが変化した場合も、画像メ
モリ領域にムダなスペースを必要とせず、必要最小限の
メモリ容量ですむことになる。さらに、任意の画像メモ
リアドレスでアクセスしても、ｉｉ！像データの配列が
そろった８ビツトデータが得られるので、データの加工
がしやすくなり高速な画像処理が可能となる。

つまり、メモリの構造（サイズ）を自由に設定変更でき
る可変構造型画像メモリを提供できるので、メモリが無
駄なく効果的に使える。しかもメモリ性能を劣化させる
ことなく、ＤＭＡモードでアクセスが可能となる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図、
第３図は第１図を具体的に説明するための説明図、第４
図は従来技術を示す概要図、第５図は２値画像例を説明
するための説明図、第６図および第７図は第４図の従来
技術を説明するための説明図である。 ＬＡ、ＩＢ・・・ランチ回路、２・・・掛算回路、３八
〜３Ｊ・・・加算回路、４Ａ〜４Ｈ，１０・・・メモリ
、５Ａ〜５Ｈ・・・切換え回路。

Claims (1)

1. 【特許請求の範囲】 １）文字や線図形を含む２値化画像を所定ビット数毎に
   複数段に分けて順次記憶する画像メモリに対し、 前記メモリの水平、垂直方向位置情報を与えられてビッ
   ト対応のアドレスを発生するアドレス発生手段と、 発生されるアドレスに応じて各段のメモリ内容を選択的
   に読み出す読出手段と、 読み出された画像データの配列を入力画像サイズとメモ
   リサイズとの関係に応じて変更する変更手段と、 を設けたことを特徴とする画像メモリの読出制御回路。