JPH03128574A

JPH03128574A - 疑似中間調処理装置

Info

Publication number: JPH03128574A
Application number: JP1326724A
Authority: JP
Inventors: Shogo Oneda; 章吾大根田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-02-16
Filing date: 1989-12-16
Publication date: 1991-05-31
Also published as: US5111194A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は疑似中間調処理装置に関し、特に、入力した画
像情報を、画素の濃度に基づいて２値化し、該２値化デ
ータを複数組合せることによって多値階調情報として表
現する疑似中間調処理装置に関する。

〔従来の技術〕

例えば、レーザプリンタ等の記録装置においては、一般
に各画素の記録濃度は一定であり黒／白の２値的、な濃
度表現しかできない。そこで、この種の記録装置におい
て中間調を疑似的に表現する方法として、画像情報のデ
イザ処理が従来より用いられている。

これは出力画素の複数個の集りでなる領域の各々につい
て、記録画素の数と非記録画素の数とを調整することに
よっ、て、その領域の平均階調を大きくしたり、小さく
したりできるので、それによって中間調を表現するもの
である。例えば、８×８画素のマトリクス領域毎に記録
画素と非記録画素の数を調整すれば、６５段の階調が表
現できる。

この種の処理を行う場合、所定数の画素で構成されるマ
トリクスの各々の画素位置に互いに異なるしきい値を割
り当てたしきい値テーブルを設け、入力される画像情報
の画素毎に、その入力階調とその画素位置でのしきい値
テーブルの値とを比較し、それらの大小関係に従って出
力画素を記録レベル又は非記録レベルに設定する。

このような画像情報のデイザ処理を実行するために、従
来のレーザプリンタ等の記録装置においては、高速で中
間調処理を行うハードウェアのデイザ処理装置を備えて
いるものもある。

〔発明が解決しようとする課題〕

しかしながら、この種の疑似中間調処理においては、中
間調処理のマトリクスの大きさを大きくすれば細かい階
調表現が可能になるが、マトリクスを大きくすると、画
像の解像度が低下するという問題点があった。又、画像
を構成する図形等の大きさが中間調のマトリクスと同等
か小さい場合には、出力図形の階調表現に大きな誤りが
発生し、画像品質の劣化が顕著になるという問題点もあ
った。解像度や画像品質の劣化を防止するために中間調
のマトリクスを小さくすると、表現できる階調数が少な
くなるので、出力画像の階調誤差が増大し、画像品質が
劣化する。

また従来の記録装置が備えているデイザ処理装置では、
デイザ処理のマトリクスは、大きさ及び形状が固定され
ており、マトリクス内の画素位置の情報は記録動作に同
期して現れる走査同期信号を計数するカウンタが生成す
るように構成されている。このため、マトリクスの大き
さに対して画像を構成する図形が比較的小さい場合には
、出力画像の階調が劣化するし、マトリクスが小さい場
合には細かい階調表現ができないので出力画像の階調誤
差が増大するという問題点があった。

更に、中間調処理した画像データを直接プリンタ等に出
力せずに、メモリに記憶させる場合、メモリは一般的に
８ビット単位（１バイト）でアドレスが割り当てられて
いるため、２値にデイザ処理されたデータを記憶する場
合には８画素分のデータをまとめて記憶させる必要があ
った。

前述した問題点を解決するには、例えば、画像を構成す
る図形毎に、その図形の大きさに適合するように中間調
マトリクスの大きさを調整すること番こより、大きい図
形に対しては細かい階調表現を可能とし、小さい図形に
対しては階調表現の誤りや解像度の劣化を最小限に抑え
るようにする方法が考えられる。このような処理はかな
り複雑であり、それを実行するためには中間調処理の全
てをソフトウェアによって行わざるを得ないが、画像処
理では、処理すべき画素の数が膨大であるため、各々の
画素についての中間調処理を全てソフトウェアで処理す
ると膨大な時間がかかるという問題点があった。

本発明は上記に鑑みてなされたものであって、中間調処
理のマトリクスの大きさや構成を可変にするとともに、
中間調処理を短時間で実行することを第１の目的とする
。

本発明は、中間調処理のマトリクスの大きさや構成を可
変にし、複数画素データをまとめてメモリに記憶させる
とともに、中間調処理を短時間で実行することを第２の
目的とする。

〔課題を解決するための手段〕

本発明は上記の第１の目的を達成するため、二次元画像
を構成する各画素に各々割り当てられた二次元アドレス
を有する画像出力手段と、定周期のパルスを発生するパ
ルス発生手段と、パルス発生手段が出力するパルスを計
数する少なくとも１つのカウンタを含み、画像出力手段
の二次元アドレスを発生するアドレス発生手段と、画素
の集まりでなる設定された二次元画素マトリクス領域内
の各々の画素位置に互いに異なるしきい値が割り当てら
れた中間調処理テーブルを含み、入力される多値階調信
号をその階調値よりも小さい値に変換した信号を前記画
像出力手段に出力する中間調処理手段と、アドレス発生
手段が出力する二次元アドレス情報を、中間調処理手段
の二次元画素マトリクスＮ域内の画素位置を示す二次元
位置情報に変換し、変換した情報を中間調処理手段に印
加するアドレス情報変換手段と、二次元画素マトリクス
領域の構成、或いは大きさを更新するとともにアドレス
情報変換手段の変換内容を更新するマトリクス更新手段
とを備えた疑似中間調処理装置を提供するものである。

本発明は上記の第２の目的を達成するため、二次元画像
を構成する各画素に各々割り当てられた二次元アドレス
に対して複数画素に一括して割り当てられたアドレスを
有する画像出力手段と、定周期のパルスを発生するパル
ス発生手段が出力するパルスを計数する少なくとも１つ
のカウンタを含み、画像出力手段の二次元アドレスを発
生するアドレス発生手段と、複数の画素データを保持す
るレジスタを含み、入力される画素データをアドレス発
生手段が出力する二次元アドレスにより位置を切り換え
てレジスタに保持し、画像出力手段に複数画素データを
並列に出力する直列並列変換手段と、画素の集まりでな
る設定された二次元画素マトリクス領域内の各々の画素
位置に互いに異なるしきい値が割り当てられた中間調処
理テーブルを含み、入力される多値階調信号をその階調
値よりも小さい値に変換した信号を直列並列変換手段に
出力する中間調処理手段と、アドレス発生手段が出力す
る二次元アドレス情報を、中間調処理手段の二次元画素
マトリクス領域内の画素位置を示す二次元位置情報に変
換した情報を中間調処理手段に印加するアドレス情報変
換手段と、二次元画素マトリクスＭ域の構成もしくは大
きさを更新すると共にアドレス情報変換手段の変換内容
を更新するマトリクス更新手段とを備えた疑似中間調処
理装置を提供するものである。

〔作用〕

本発明の疑似中間調処理装置は、中間調処理された画素
データを出力すべき二次元アドレスの値をアドレス発生
手段によって生威し、アドレス情報交換手段はアドレス
発生手段の発生した二次元アドレスを中間調処理のマト
リクス内の画素位置を示す値に変換し、中間調処理手段
はアドレス情報交換手段の出力する画素位置の値に従っ
て定められたパラメータで入力多値階調を中間調処理す
る（例えば、２値化）。

アドレス発生手段は、カウンタを備えており、−次元の
連続的なアドレス情報であれば、極めて高い速度で順次
に出力する。又、二次元の画像領域は一次元の画像領域
の集まりとみなすことができるので、カウンタを備える
ことによって、二次元のアドレス情報も短時間で出力す
る。

アドレス情報変換手段は比較的単純な変換動作を行うの
で、それを簡単なハードウェア回路で構成することがで
き、アドレス発生手段の動作に追従するように高速で変
換動作を行う。

マトリクス更新手段は、必要に応じて、中間調処理のマ
トリクスの大きさ又は構ｒｆｃ（縦／横比なと）を変更
するが、その変更に伴って、アドレス情報変換手段の変
換内容も更新する。従って、マトリクスの大きさ又は構
成が変更された場合でも、アドレス情報変換手段の出力
する位置情報を、マトリクスに適合させ、出力画素位置
とマトリクス上の位置との対応関係がずれない。

更に、直列並列変換手段を用いる構成では、アドレス発
生手段の発生した二次元アドレスを、複数画素データに
一括して割り付けられたアドレスに変換し、直列並列変
換手段によって複数画素データを一括して画像出力手段
に出力する。

〔実施例〕

以下本発明の疑似中間調処理装置を詳細に説明する。

第１図は本発明の疑似中間調処理装置の第１の実施例を
示す。この疑似中間調処理装置においては、１ペ一ジ分
の二次元配列された画素データを複数画素−括して割り
当てられたアドレスにより管理されるページメモリ１６
０が備わっており、処理された画像の情報がこのページ
メモリ１６０上に二次元画像として書き込まれ、蓄積さ
れる。

ページメモリ１６０には、画素のＸ座標を指定するため
のＸアドレス端子２画素のＹ座標を指定するためのＹア
ドレス端子、書き込みストローブ端子ＷＲ，及び、デー
タ入出力端子ＤＩを備えている。

マイクロコンピュータ１１０は、図示しないキーボード
やディスクメモリ装置等の入力装置と接続されており、
所定の指示があると、入力された画像情報に従って、ペ
ージメモリ１６０の二次元記憶領域上に図形データの書
き込みを行う。この実施例では、入力される画像情報は
、コード化されており、例えば、第４図に示す三角形の
図形であれば、それを示す３点ＰＩ、Ｐ２．及び、Ｐ３
の各座標値と、その図形の濃度又は色を示す値を含んで
いる。

このコード化された画像情報を第４図に示すような二次
元画素群の情報に変換する動作は、マイクロコンピュー
タ１１０のソフトウェア処理と、第１図に示すその他の
ハードウェア回路の処理との組合せによって実行される
。

尚、第４図において、ハツチングで示す部分は塗りつぶ
す部分を示しており、第５図は第４図の一部分Ａｌを拡
大した状態を示している。

第４図に示す三角形パターンは、例えばＸ軸に沿う方向
に向かう、多数の直線によって表現することができる。

つまり、この三角形の下端のＹ座標Ｙｓと上端のＹ座標
Ｙｅとの間の任意のＹ座標Ｙｏにおいて、この三角形と
それに接する部分との境界のＸ座標Ｘｓ及びＸｅを求め
、それらの点を結ぶ直線を描画する。その動作を、Ｙｓ
とＹｓＯ間の全てのＹ座標について、第５図に示す矢印
の順に繰り返し行えば、第４図の三角形が描画される。

第１図に示す装置においては、二次元図形を構成する多
数の直線の各々の始点のＸ座標（Ｘｓ）と終点のＸ座標
（Ｘｅ）とそのＹ座標（Ｙ）がマイクロコンピュータ１
１０の計算によって求められる。そして、マイクロコン
ピュータ１１０とページメモリ１６０との間に接続され
た電気回路が、ハードウェア処理によって、各々の始点
と終点とを結ぶ直線を構成する各画素のアドレス情報を
順次発生し、そのアドレスに濃度データＤＡＴＡをデイ
ザ処理によって２値化したデータＤ２を書込むように動
作する。

第１図を参照すると、マイクロコンピュータ１１０のデ
ータバスに４つのラッチ１２１゜１２２．１２３．及び
、１２４が接続されており、それぞれのラッチが、マイ
クロコンピュータ１１０の出力する終点Ｘｅ、始点Ｘｓ
、Ｙ座標Ｙ。

及び濃度データＤＡＴＡを保持する。

マイクロコンピュータ１１０が出力する終点座標Ｘｅは
、ラッチ１２１にラッチされた後、比較器１５３の入力
端子Ｐに印加され、マイクロコンピュータ１１０が出力
する始点座標Ｘｓは、ラッチ１２２にラッチされた後、
カウンタ１５２のプリセットデータ入力端子Ａに印加さ
れる。

カウンタ１５２は、データ入力端子Ａに印加されるデー
タをプリセットした後で、発振器１５１の出力するクロ
ックパルスを計数し、計数値をその出力端子Ｑに出力す
る。カウンタ１５２のプリセット値はＸＳなので、カウ
ンタ１５２の出力端子Ｑに現れる値は、Ｘｓ、Ｘｓ＋１
．Ｘｓ＋２゜Ｘｓ＋３．Ｘｓ＋４．　　・・・・と順次
に変化する。この値Ｘは、ページメモリ１６０のＸアド
レス端子に印加され、同時に比較器１５３の入力端子Ｑ
に印加される。

比較器１５３は、２組の入力端子ＰとＱの値を比較する
。そして、Ｐの値とＱの値が同一でない間は出力端子Ｐ
′１１−Ｑをアクティブ（Ｈ）にするが、Ｑの値がＰの
値に達すると、即ち生成したＸ座標のアドレスが終点の
座標Ｘｅに達すると、出力端子Ｐｆ−Ｑのレベルを低レ
ベルＬに切換え、１９４７分の動作が終了したことを示
す。

比較器１５３のＰ＋Ｑ端子から出力される信号は、カウ
ンタ１５２の計数許可入力端子ＥＮに印加され、信号が
Ｌになると、カウンタ１５２は計数動作が禁止される。

従って、カウンタ１５２は、計数値がＸｅまでの範囲で
計数を行う。

ゲート回路１５４の２つの入力端子には、それぞれ比較
器１５３のＰ≠Ｑ端子から出力される信号及び発振器１
５１の出力するクロックパルスが印加される。従って、
ゲート回路１５４の出力端子には、比較器１５３のＰ−
ｇｈＱ端子がＨの時に、即ちカウンタ１５２が計数を行
っている時に、クロックパルスのレベルを反転した信号
が現れる。

つまり、カウンタ１５２の計数を行っｔ、それの出力す
るＸアドレスが更新される毎に、１つのクロックパルス
がページメモリ１６０の書き込みクトロープ入力端子Ｗ
Ｅに印加される。

マイクロコンピュータ１１０は、比較器１５３のＰ＋Ｑ
端子から出力される信号ＢＵＳＹがＬ（カウンタ１５２
が計数停止中）であると、１つのパルスＣＫＯ４−発生
する。このパルスは、カウンタ１５２のデータロード入
力端子ＬＤに印加され、それによって、カウンタ１５２
は入力されるデータＸｓをプリセットする。

カウンタ１５２がデータＸｓをプリセットすると、その
出力端子Ｑの値がＸｓになり、また比較器１５３のＰの
値がＸｅになるので、ＰとＱの比較結果は不一致になり
、比較器１５３のＰ＝Ｉ−Ｑ端子から出力される信号は
Ｈに切り換わる。従って、カウンタ１５２の計数が許可
され、ＸｓからＸｅまでのアドレスが順次に出力され、
それと同時に書込みパルスがゲート回路１５４から出力
される。

従って、パルスＣＫＯが発生する毎に、Ｙ座標値がＹの
位置で、Ｘ座標値がＸｓからＸｅまでの位置の１つの直
線を構成する画素群の各々のアドレスがページメモリ１
６０及び直列並列変換装置２１０に順次に印加され、直
列並列変換装置２１０を通してページメモリ１６０にデ
ータが書き込まれる。つまり、パルスＣＫＯが発生する
毎に、ページメモリ１６０上で１つの線分の描画が実行
される。

カウンタ１５２から出力されるＸ座標値Ｘ、及びラッチ
１２３から出力されるＹ座標値Ｙは、各々、アドレス変
換器１７０及び１８０に印加される。一方のアドレス変
換器１７０は、Ｘ座標値Ｘを中間調処理のデイザマトリ
クスのＸ座標位置Ｄｘに変換し、他方のアドレス変換器
１８０は、Ｙ座標値ＹをデイザマトリクスのＹ座標位置
Ｄｙに変換する。

アドレス変換器１７０から出力される値Ｄｘは、Ｘ　／
　Ｓ　ｘの計算結果の余りと一致し、アドレス変換器１
８０から出力される値Ｄｙは、Ｙ／Ｓｙの計算結果の余
りと一致する。但し、Ｓｘ及びｓｙは、それぞれデイザ
処理回路１９０におけるデイザマトリクスのＸ軸方向及
びＹ軸方向の画素数である。

例えば、Ｓｘが４の場合、疋−が０，１，２，３゜４．
５，６，７，８．及び９になると、各々、Ｄｘは０．　
１．２．　３．０．　１．２．３．０及びｌになる。ま
たＳｙが５の場合、Ｙが０．１，２゜３．４．５，６．
７，８．及び９になると、各々、Ｄｙは０．　１．２．
３．４．０．　１．２．３．及び４になる。

第２図に、第１図に示す２つのアドレス変換器１７０．
１８０及びデイザ処理回路１９０の具体的な構成を示す
。第２図を参照すると、アドレス変換器１７０は、変換
テーブルを構成するメモリユニット１７２と、そのアド
レス端子に接続されたデータセレクタ（マルチプレクサ
）１７１を備えており、同様にアドレス変換器１８０は
、メモリユニット１８２とデータセレクタ１８１を備え
ている。また、デイザ処理回路１９０は、データセレク
タ１９１．Ｌきい値テーブルを構成するメモリユニット
１９２．及び比較器１９３を備えている。

デイザ処理回路１９０のメモリユニット１９２には、例
えば第３図Ａ、第３図Ｂ及び第３図Ｃに示すような任意
の構成の二次元のしきい値テーブルのデータが、マイク
ロコンピュータ１１０によって書き込まれる。例えば、
第３図Ｃの例では、テーブルのマトリクスの大きさが、
Ｘ軸及びＹ軸の各方向に８画素であり、マトリクスの各
画素位置に、０〜６３の数値範囲の互いに異なるしきい
値が割り当てである。この場合、Ｄｘの範囲は０〜７で
あり、Ｄｙの範囲もＯ〜７である。

通常、データセレクタ１９１はＢ側の入力端子を選択す
るので、アドレス変換器１７０の出力するＤｘ及びアド
レス変換器１８０の出力するＤｙがメモリユニット１９
２のアドレス端子に印加され、それらがマトリクス上の
位置に対応するアドレスを指定する。そのアドレスのし
きい値は、メモリュニッｌ−１８２のデータ出力端子Ｄ
ｏから出力され、比較器１９３のＡ側の入力端子に印加
される。そして、比較器１９３は、Ａ側の値とＢ側の入
力端子に印加される６ビツト（６４階！ｊりの濃度デー
タＤＡＴＡとを比較し、ＢＡＡなら１（Ｈ：ハイレベル
）、そうでなければ０（Ｌ：ローレベル）をそれぞれＢ
ＡＡ端子からＤ２として出力する。

Ｄ２はＩｌｏの２値データであるが、しきい値が第３図
Ａ〜第３図Ｃに示すようにマトリクス内で互いに異なる
ので、入力濃度ＤＡＴＡの階調に応じて出力画素中の記
録画素数と非記録画素数とが微妙に変化し、１つのマト
リクス上で出力画案分の平均濃度が変化するので、それ
によって疑似的に中間調が表現される。

この例では、デイザ処理回路１９０のしきい値テーブル
が読み書き可能なメモリユニット１９２で構成されてお
り、マイクロコンピュータ１１０と接続されているので
、マイクロコンピュータ１１０は、必要に応じて任意に
しきい値テーブルの内容を更新することができる。即ち
、マイクロコンピュータ１１０のデータバスがメモリユ
ニット１９２のデータ入力端子ＤＩに接続されており、
またマイクロコンピュータ１１０が書き込みストローブ
ＷＥをアクティブ（Ｌ）にすると、データセレクタ１９
１がマイクロコンピュータ１１０のアドレスバスをメモ
リユニット１９２のアドレス端子に接続するので、マイ
クロコンピュータ１１０は、メモリユニット１９２に対
して直接データの書込みを行うことができる。

メモリユニット１９２は、１２ビツトのアドレスを有し
、各アドレスに６ビツトのデータを記憶できるメモリ容
量を備えている。従って、メモリユニット１９２は最大
で６４Ｘ６４画素マイクロコンピュータ１１０構戒のし
きい値テーブルとして利用でき、マイクロコンピュータ
１１０は、必要に応じて、例えば、第３図Ａ、第３図Ｂ
、及び第３図Ｃに示すような様々な大きさ及び構成のし
きい値テーブルを構成できる。

但し、デイザ処理のしきい値テーブルの大きさ等が変化
すると、出力画素の座標とデイザマトリクス上の座標と
の対応が変わるので、アドレス変換器１７０及び１８０
の変換内容も切り換える必要がある。

そこでこの例では、アドレス変換器１７０の変換テーブ
ル及びアドレス変換器１８０の変換テーブルは、何れも
読み書き可能なメモリユニット１７２及び１８２で構成
してあり、マイクロコンピュータ１１０と接続しである
。即ち、マイクロコンピュータ１１０のデータバスがメ
モリユニット１７２及び１８２のデータ入力端子ＤＩに
接続されており、またマイクロコンピュータ１１０が書
き込みストローブＷＥをアクティブにすると、データセ
レクタ１７１及び１８１が、各々マイクロコンピュータ
１１０のアドレスバスをメモリユニット１７２及び１８
２のアドレス端子に接続するので、マイクロコンピュー
タ１１０は、必要に応じて、メモリユニット１７２及び
１８２に対して直接データの書き込みを行うことができ
る。

第６図に、第１図のマイクロコンピュータ１１０の処理
のフローチャートを示す。この第６図のフローチャート
に基づいて処理の内容を説明する。

ステップ１では、内部メモリ上の描画すべき図形の情報
が存在するか否かをチエツクする。描画すべき情報があ
る場合には、次のステップ２で、１組の図形データを読
込む。例えば、第４図に示す三角形の場合なら、その種
別を示すコード、３つの頂点ＰＩ、Ｐ２．Ｐ３の各座標
値、濃度の値ＤＡＴＡ、及び階調処理のマトリクスの大
きさを示す値Ｓｘ、Ｓｙが読み込まれる。反対に描画す
べき情報がない場合にはこの処理は終了する。

ステップ３では、中間調処理のための変換テーブルの設
定が済んでいるか否かを識別する。初回及びマトリクス
の大きさＳｘ、Ｓｙが変化した場合には、デイザ処理の
マトリクスの設定が必要になるので、次のステップ４に
進む。反対に変化しない場合はステップ６にジャンプす
る。

ステップ４では、各アドレス変換器の変換内容（Ｘ／Ｓ
ｘの余り、Ｙ／Ｓ７の余り）を必要とされる全てのＸ及
びＹについて計算し、計算の結果をメモリユニット１７
２及び１８２に書込み、変換テーブルの内容を更新する
。

ステップ５では、デイザ処理回路１９０のしきい値テー
ブルの内容を変更されたＳｘ、Ｓｙに基づいて計算し、
その計算結果をメモリユニット１９２に書込み、テーブ
ルの内容を更新する。

ステップ６では、描画する図形の領域の中で最も小さい
Ｙ座標値Ｙｓを、直線描画用のＹ座標値レジスタにスト
アする。例えば第４図の三角形の場合には、頂点Ｐ１の
Ｙ座標値をＹｓとしてレジスタにストアする。

ステップ７では、レジスタにストアされたＹ座標値（最
初はＹｓ）の水平線（Ｘ軸に平行な線）と、三角形の輪
郭の線分との２つの交点のＸ座標値を求め、座標値の小
さい方を始点座標Ｘｓ、大きい方を終点座標Ｘｅとする
。

ステップ８では、まず、ステップ７で求めた終点のＸ座
標値Ｘｅをデータバスに出力すると共にパルスＣＫｌを
出力してＸｅをラッチ１２１に保持させ、次に、始点の
Ｘ座標値Ｘｓをデータバスに出力すると共にパルスＣＫ
２を出力してＸｓをラッチ１２２に保持させ、更に、ス
テップ３でレジスタにストアしたＹ座標値をデータバス
に出力すると共にパルスＣＫ３を出力してＹをラッチ１
２３に保持させる。続いて、図形データの濃度データＤ
ＡＴＡをデータバスに出力すると共に、パルスＣＫ４を
出力してＤＡＴＡをラッチ１２４に保持させる。

ステップ９で信号ＢＵＳＹがアクティブでなければ、ス
テップ１０に進み、反対にアクティブであればアクティ
ブでなくなるまでその質問を繰り返す。ステップ１０で
はＣＫＯに１つのパルスを出力する。そのパルスの立下
り時点において、カウンタ１５２に、始点座標Ｘｓがロ
ード（プリセット）され、その結果、カウンタ１５２は
動作を開始する。

ステップ１１では、レジスタにストアしたＹ座標値をイ
ンクリメント（＋１）する。そして次のステップ１２で
その内容をチエツクする。つまり、Ｙの値が描画する図
形領域の中で最も大きいＹ座標値Ｙｅを越えたか否かを
調べる。Ｙ＞Ｙｅなら、１つの図形の書込みが終了した
ことになる。

Ｙ＞Ｙｅでなければ、ステップ１２の次にステップ７に
戻って、更新されたＹ座標値について、再び直線の始点
Ｘｓと終点Ｘｅを求め、その直線を描画する。この動作
が、Ｙ＞Ｙｅになるまで繰り返し実行される。

Ｙ＞Ｙｅになると、つまり１つの図形の描画が終了する
と、ステップ１に戻って次に描画すべき図形のデータを
捜す。新しい図形の描画で使用するデイザ処理のマトリ
クスがそれまでと同じ場合には、ステップ４及び５は実
行しないが、マトリクスを変更する必要がある場合には
、再びステップ４及び５を実行し、アドレス変換器１７
０゜１８０及びデイザ処理回路１９０のテーブルを書き
換える。

従って、この実施例では、様々な大きさのマトリクスで
デイザ処理された複数の図形を、１ページの出力画像上
に描画することができる。しかも、Ｘ軸方向の描画アド
レスはカウンタ１５２によって高速で生成され、デイザ
処理のマトリクスのＸ座標Ｄｘも変換器１７０によって
高速で生成されるので、デイザ処理を含む図形描画の所
要時間は極めて短くなる。

ところで、上記実施例においては、マイクロコンピュー
タ１１０の動作とアドレス発生回路１００の動作とを同
期させる必要があり、例えばマイクロコンピュータ１１
０が１つの線分の座標を計算するのに要する時間が、ア
ドレス発生回路１００の１つの線分を描画するのに要す
る時間より短い場合には、マイクロコンピュータ１１０
は、第６図のステップ９で、ＢＵＳＹ信号がアクティブ
になるまで、つまり前の線分の描画が終了するまで待つ
必要がある。逆に、マイクロコンピュータ１１０が１つ
の線分の座標を計算するのに要する時間が、アドレス発
生回路１００が１つの線分を描画するのに要する時間よ
り長い場合には、アドレス発生回路１００は、１つの線
分の描画が終了した後、次の線分の座標をマイクロコン
ピュータ１１０が計算するまで何もせずに待たなければ
ならない。この種の待ち時間があると、図形描画の所要
時間が長くなる。この待ち時間を減らすように工夫した
回路を第７図に示す。

第７図を参照すると、この実施例では、アドレス発生回
路に、新たに４つの先入れ先出しメモリ（ＰＩＦＯ：フ
ァーストインファーストアウト）１３１．１３２，１３
３．及び１３４と、読出しパルス発生器１４０を設けで
ある。

この例では、４つのメモリ１３１〜１３４は全て同一の
記憶容量を備えており、各々のメモリには、データ入力
端子ＩＮ、書き込みストローブ入力端子Ｗ、データ出力
端子ＯＵＴ、読出しストローブ入力端子Ｒ，フルフラグ
出力端子ＦＦ、及びエンプティフラグ出力端子ＦＥが備
わっている。

先入れ先出しメモリ１３１，１３２，１３３゜及び１３
４の各データ入力端子ＩＮには、それぞれ、ラッチ１２
１〜１２４が出力するＸｅ、Ｘｓ。

Ｙ及びＤＡＴＡが印加される。

メモリ１３１〜１３４は各々Ｎ組のデータをその内部に
一度に蓄積することができるが、Ｎ組全てのデータが書
き込まれると、フルフラグ出力端子ＦＦがアクティブレ
ベル（ローレベル：ｔ、）ニなり、蓄積したデータが全
て読み出されて内部のデータが空になると、エンプティ
フラグ出力端子ＦＥがアクティブレベル（Ｌ）になる。

マイクロコンピュータ１１０が出力する終点座標Ｘｅは
、ラッチ１２１にラッチされた後、メモリ１３１に書込
まれ、その後で読み出されて、比較器１５３の入力端子
Ｐに印加される。同様に、マイクロコンピュータ１１０
が出力する始点座標Ｘｓは、ラッチ１２２にラッチされ
た後、メモリ１３２に書込まれ、その後で読み出されて
、カウンタ１５２のプリセットデータ入力端子Ａに印加
される。

読み出しパルス発生器１４０は、その内部に図示しない
パルス発生器を備えており、先入れ先出しメモリ１３４
のエンプティフラグ出力端子ＦＥがＨの時（メモリ内に
データが存在する時）に、比較器１５３のＰ≠Ｑ端子か
ら出力される信号がＬ（カウンタが計数停止中）である
と、パルスを発生する。このパルスは、４つの先入れ先
出しメモリ１３１〜１３４の各々の読出しストローブ入
力端子Ｒと、カウンタ１５２のデータロード入力端子Ｌ
Ｄに印加される。

読み出しパルス発生器１４０がパルスを１つ出力する毎
に、４つの先入れ先出しメモリ１３１〜１３４が、それ
らの各々の保持する先頭のデータＸｅ、Ｘｓ、Ｙ及びＤ
ＡＴＡを出力端子に出力すると共に、カウンタ１５２は
入力されるデータＸｓをプリセットする。

カウンタ１５２がデータＸｓをプリセットすると、その
出力端子Ｑの値がＸｓになり、また比較器１５３のＰの
値がＸｅになるので、ＰとＱの比較結果は不一致になり
、比較器１５３のＰ≠Ｑ端子から出力される信号はＨに
切換わる。従って、カウンタ１５２の計数が許可され、
ＸｓからＸｅまでのアドレスが順次に出力され、それと
同時に書込みパルスがゲート回路１５４から出力される
。

また、先入れ先出しメモリ１３３の出力するＹ座標の値
Ｙ、及び先入れ先出しメモリ１３４の出力する濃度デー
タＤＡＴＡは、それぞれページメモリ１６０のＹアドレ
ス入力端子及びデータ入力端子ＤＩに印加される。

従って、読出しパルス発生器１４０が１つのパルスを発
生する毎に、Ｙ座標値がＹの位置で、Ｘ座標値がＸｓか
らＸｅまでの位置の１つの直線を構成する画素群の各々
のアドレスがページメモリ１６０に順次に印加され、そ
のアドレスに、濃度データＤＡＴＡが、ゲート回＊１５
４の出力する書込みパルスに同期して順次に書込まれる
。つまり、読出しパルス発生器１４０が１つのパルスが
発生する毎に、ページメモリ１６０上で１つの線分の描
画が実行される。

つまり、先入れ先出しメモリ１３１〜１３４の出力側で
は、それらのメモリにデータが存在する限り、マイクロ
コンピュータ１１０の動作タイミングとは無関係に（即
ち非同期で）、直線の描画動作を行う、逆にマイクロコ
ンピュータ１１０は、先入れ先出しメモリ１３１〜１３
４の記憶領域の空きがなくならない限り、カウンタ１５
２等のハードウェア回路の直線描画動作の実行とは無関
係に、座標Ｘｓ、Ｘｅの計算等の処理を続けることがで
きる。つまり、マイクロコンピュータ１１０は、この実
施例では第６図のステップ９で信号ＢＵＳＹのかわりに
フルフラグＦＦを参照してそれがアクティブか否かを調
べるので、先入れ先出しメモリ１３１〜１３４の空きメ
モリ領域がなくなるまで、時間待ちをせずに、座標Ｘｓ
及びＸｅの計算結果をメモリ１３１及び１３２に保持す
ることができ、計算処理を連続的に行うことができる。

従って、無駄な動作がなくなり、画像描画の全体の所要
時間が前述の実施例より更に大幅に短縮される。

第８図Ａ、　Ｂは本発明の疑似中間調処理装置の第２の
実施例を示す。この疑似中間調処理装置においては、１
ペ一ジ分の二次元配列された画素データを複数画素−括
して割り当てられたアドレスにより管理されるページメ
モリ１６０が備わっており、処理された画像の情報がこ
のページメモリ１６０上に二次元画像として書き込まれ
、蓄積される。ページメモリ１６０には、画素のＸ”座
標を指定するためのＸ′アドレス端端子函画素Ｙ座標を
指定するためのＹアドレス端子、読み出しストローブ入
力端子ＲＤ、書き込みストローブ端子ＷＲ，及び、デー
タ入出力端子ＤＩＯを備えている。ここでＸ″座標は、
複数画素に一括して割り当てられた座標で、通常メモリ
のアドレスは８ｂｉｔ単位で管理され、１画素データが
１ｂｉｔで表されるとすると、第９図に示すように８画
素−括したアドレスであり、画素各々の座標Ｘの１／８
の値になる。

カウンタ１５２は、データ入力端子Ａに印加されるデー
タをプリセットした後で、発振器１５１の出力するクロ
ックパルスを計数し、計数値をその出力端子Ｑに出力す
る。カウンタ１５２のブリセット値はＸｓなので、カウ
ンタ１５２の出力端子Ｑに現れる値は、Ｘｓ、Ｘｓ＋１
．Ｘｓ＋２゜Ｘｓ＋３．Ｘｓ＋４．　・・・・と順次に
変化する。この値Ｘは、直列並列変換装置２１０のＸア
ドレス端子に印加され、同時に比較器１５３の入力端子
Ｑに印加される。又、Ｘアドレスの下位３ビツトを除い
た信号がページメモリ１６０のＸ′アドレス端子に印加
される。

比較器１５３は、２組の入力端子ＰとＱの値を比較する
。そして、Ｐの値とＱの値が同一でない間は出力端子Ｐ
＋Ｑをアクティブ（Ｈ）にするが、Ｑの値がＰの値に達
すると、即ち生成したＸ座標のアドレスが終点の座標Ｘ
ｅに達すると、出力端子ＰｑｂＱのレベルを低レベルＬ
に切換え、１ライン分の動作が終了したことを示す。こ
の信号は直列並列変換装置２１０のＥＮＤ端子にも加え
られ、１ライン分の動作が終了したことを直列並列変換
装置２１０に出力する。

ゲート回路１５４の２つの入力端子には、それぞれ比較
器１５３のＰ≠Ｑ端子から出力される信号及び発振器１
５１の出力するクロックパルスが印加される。従って、
ゲート回路１５４の出力端子には、比較器１５３のＰｆ
−Ｑ端子がＨの時に、即ちカウンタ１５２が計数を行っ
ている時に、クロックパルスのレベルを反転した信号が
現れる。

つまり、カウンタ１５２の計数を行って、それの出力す
るＸアドレスが更新される毎に、１つのクロックパルス
が直列並列変換装置２１０の書き込みクトローブ入力端
子ＷＥに印加される。

直列並列変換装置２１０は書き込みストローブＷＥが入
力されるとＸアドレスのデコード結果により内部のレジ
スタ格納位置を選択して一時データを保持し、ページメ
モリ１６０上で一括管理されている画素群の境界画素の
データが書き込まれると保持していたデータを一括して
ページメモリ１６０に書き込む。又１ライン分の処理が
終了すると同様に保持していたデータを一括してページ
メモリ１６０に書き込む。

第８図Ｂに第８図Ａに示す直列並列変換装置２１０の具
体的な構成を示す。直列並列変換装置２１０は書き込み
ストローブＷＥに同期してデイザ処理装置に出力データ
ＤＩが入力されると、デコーダ２１１がＸアドレスの下
位３ビツトをデコードしてデコーダ結果を書き込み位置
選択用ゲート群２１２に出力する。書き込み位置選択用
ゲート群２１２はデータレジスタ２１３にＤＩを書き込
む。又、フラグレジスタ２１４に対しても、同じビット
位置にパルスを出力し、書き込みが行われたビットにフ
ラグを立てる。

タイ壽ングジェネレータ２１Ｂは、−括管理された画素
群の境界画素に対するデータのデータレジスタ２１３へ
の書き込みパルスＷＥＯが入力されるか、１ライン分の
処理の終了信号ＥＮＤが入力されると、ページメモリ１
６０に対して読みだしパルスＲＤを出力し人出力バッフ
ァ群２１７を通シて、テンポラリデータレジスタ２１６
にメモリデータを読み出す。次にページメモリ１６０に
対して書き込みパルスＷＲを出力し、人出力バッファ群
２１７を通して、複数画素を書き込む。このとき、フラ
グレジスタ２１４の出力に従い、データ選択ゲート２１
５により、データレジスタ２１３に書き込みが行われた
ビットについてはデータレジスタ２１３のデータを、書
き込みが行われなかったビットについてはテンポラリデ
ータレジスタ２１６のデータを選択してページメモリ１
６０に出力される。ページメモリ１６０への書き込みが
終了すると、フラグレジスタ２１４はリセットされる。

又、入出力バッファ群２１７の入出力方向はページメモ
リ１６０との読み書きに対応して、タイ５ングジエネレ
ータ２１８が切り換える。ここで、−度ページメモリ１
６０からデータを読み出してから書き換えるのは、マイ
クロコンピュータ１１０により指定された始点、終点座
標Ｘｓ、Ｘｅが、−括管理している複数画素群の境界画
素と一致しない場合に、マイクロコンビュ−タ１１Ｏの
指定以外の画素データを書き換えないようにするためで
ある。このように、直列並列変換装置２１０により、複
数画素データが一括してページメモリ１６０に書き込ま
れる。

尚、その他の構成及び動作は第１の実施例と共通に付き
説明を省略する。

従って、第２の実施例では、複数画素に一括して割り当
てられたアドレスを持つ画像出力装置に対して、疑似中
間調処理のマトリクスの大きさ或いは構成を変更するこ
とができ、描画する図形の各々の種類に応じた最適な中
間調処理を行うことができる。

尚、上記第１及び第２の実施例においては、アドレス変
換器１７０，１８０及びデイザ処理回路１９０の各々の
テーブルを読み書きメモリで構成して、その内容をマイ
クロコンピュータ１１０のソフトウェアで書き換える構
成にしたが、例えば、アドレス変換器１７０，１８０．
及びデイザ処理回路１９０の各々のテーブルを予め複数
組用意し、それらの選択をマイクロコンピュータ１１０
が図形の内容に応じて切り換えるように構成しても良い
。

尚、上記第１及び第２の実施例では、デイザ処理回路１
９０にメモリユニット１９２と比較器１９３を設けたが
、これらを一体に構成することもできる。即ち、しきい
値マトリクス上の位置情報Ｄｘ、Ｄｙ及び濃度データＤ
ＡＴＡの全てをパラメータとしてアドレス端子に入力す
れば、しきい値とＤＡＴＡとの比較結果を直接出力する
ようなメモリユニットを構成することが可能である。

〔発明の効果〕

以上説明したように、本発明の疑似中間調処理装置は、
二次元画像を構成する各画素に各々割り当てられた二次
元アドレスを有する画像出力手段と、定周期のパルスを
発生するパルス発生手段と、パルス発生手段が出力する
パルスを計数する少なくとも１つのカウンタを含み、画
像出力手段の二次元アドレスを発生するアドレス発生手
段と、画素の集まりでなる設定された二次元画素マトリ
クス領域内の各々の画素位置に互いに異なるしきい値が
割り当てられた中間調処理テーブルを含み、入力される
多値階調信号をその階調値よりも小さい値に変換した信
号を前記画像出力手段に出力する中間調処理手段と、ア
ドレス発生手段が出力する二次元アドレス情報を、中間
調処理手段の二次元画素マトリクス領域内の画素位置を
示す二次元位置情報に変換し、変換した情報を中間調処
理手段に印加するアドレス情報変換手段と、二次元画素
マトリクス領域の構成、或いは大きさを更新するととも
にアドレス情報変換手段の変換内容を更新するマトリク
ス更新手段とを備えたため、疑似中間調処理のマトリク
スの大きさもしくは構成を変更することができ、描画す
る図形の各々の種類に応じた最適な中間調処理を行うこ
とができる。

従って、高品質の出力画像が得られ、しかも、処理の大
部分のハードウェア装置で実行されるので、処理に要す
る時間も非常に短くすることができる。

また、本発明の疑似中間調処理装置は、二次元画像を構
成する各画素に各々割り当てられた二次元アドレスに対
して複数画素に一括して割り当てられたアドレスを有す
る画像出力手段と、定周期のパルスを発生するパルス発
生手段が出力するパルスを計数する少なくとも１つのカ
ウンタを含み、画像出力手段の二次元アドレスを発生す
るアドレス発生手段と、複数の画素データを保持するレ
ジスタを含み、入力される画素データをアドレス発生手
段が出力する二次元アドレスにより位置を切り換えてレ
ジスタに保持し、画像出力手段に複数画素データを並列
に出力する直列並列変換手段と、画素の集まりでなる設
定された二次元画素マトリクス領域内の各々の画素位置
に互いに異なるしきい値が割り当てられた中間調処理テ
ーブルを含み、入力される多値階調信号をその階調値よ
りも小さい値に変換した信号を直列並列変換手段に出力
する中間調処理手段と、アドレス発生手段が出力する二
次元アドレス情報を、中間調処理手段の二次元画素マト
リクス領域内の画素位置を示す二次元位置情報に変換し
た情報を中間調処理手段に印加するアドレス情報変換手
段と、二次元画素マトリクス領域の構成もしくは大きさ
を更新すると共にアドレス情報変換手段の変換内容を更
新するマトリクス更新手段とを備えたため、中間調処理
のマトリクスの大きさや構成を可変にし、複数画素デー
タをまとめてメモリに記憶させるとともに、中間調処理
を短時間で実行することができる。即ち、複数画素に一
括して割り当てられたアドレスを持つ画像出力装置に対
して、疑似中間調処理のマトリクスの大きさもしくは構
成を変更することができ、膚画する図形の各々の種類に
応じた最適な中間調処理を行うことができる。従って、
高品質の出力画像が得られ、しかも、処理の大部分のハ
ードウェア装置で実行されるので、処理に要する時間も
非常に短くすることができる。

【図面の簡単な説明】

第１図は本発明の疑似中間調処理装置の第１の実施例の
構成図であり、第２図は第１図に示す２つのアドレス変
換器及びデイザ処理回路の具体的な構成の説明図であり
、第３図Ａ、第３図Ｂ及び第３図Ｃは二次元のしきい値
テーブルの説明図であり、第４図は画像情報を二次元画
素群の情報に変換する動作を説明するための図であり、
第５図は第４図の一部分ＡＩを拡大した状態の説明図で
あり、第６図はマイクロコンピュータの処理の概略を示
すフローチャートであり、第７図はアドレス発生回路の
構成の他の例を示す説明図であり、第８図Ａは本発明の
一実施例を示す構成図であり、第８図Ｂは第８図Ａに示
す直列並列変換装置の具体的な構成の説明図であり、第
９図は画素のＸ座標とＸ′座標の関係の説明図である。符号の説明１００・−−−一−−アドレス発生回路１１０−・−マ
イクロコンピュータ１２１．１２２，１２３．１２４−ｍ−ラッチ１３１．
１３２，１３３，１３４一先入れ先出しメモリ１４０−・−・読出しパルス発生器１５１−一・・・・発振器　１５２−−−−−一カウン
タ１５３−・・−・比較器　１５４・−−一−−−ゲー
ト回路１６０・−・−ページメモリ７７７１１１１１１１１１０　、　　１　８　０−−−−−−−・アドレス変換器
１、１８１，１９１・−・・・−・データセレクタ２、
１８２，１９２・−−−−−−・メモリユニット０・・
−・・−デイザ処理回路　１９３・・・・・−比較器０
・・・−・直列並列変換装置 ■−・−・・・−デコーダ２・・−−一ーー書き込み位置選択用ゲート３−−−−
−−−・データレジスタ４、−・・−フラグレジスタ５−−−−−−−・データ選択ゲート６−ーーーーーー・・テンポラリデータレジスタ７−・
−・人出力バッファ

Claims

【特許請求の範囲】

（１）二次元画像を構成する各画素に各々割り当てられ
た二次元アドレスを有する画像出力手段と、定周期のパルスを発生するパルス発生手段と、前記パル
ス発生手段が出力するパルスを計数する少なくとも１つ
のカウンタを含み、前記画像出力手段の二次元アドレス
を発生するアドレス発生手段と、画素の集まりでなる設定された二次元画素マトリクス領
域内の各々の画素位置に互いに異なるしきい値が割り当
てられた中間調処理テーブルを含み、入力される多値階
調信号をその階調値よりも小さい値に変換した信号を前
記画像出力手段に出力する中間調処理手段と、前記アドレス発生手段が出力する二次元アドレス情報を
、前記中間調処理手段の二次元画素マトリクス領域内の
画素位置を示す二次元位置情報に変換し、変換した情報
を前記中間調処理手段に印加するアドレス情報変換手段
と、前記二次元画素マトリクス領域の構成、或いは大きさを
更新するとともに前記アドレス情報変換手段の変換内容
を更新するマトリクス更新手段とを備えたことを特徴と
する疑似中間調処理装置。
（２）二次元画像を構成する各画素に各々割り当てられ
た二次元アドレスに対して複数画素に一括して割り当て
られたアドレスを有する画像出力手段と、定周期のパルスを発生するパルス発生手段と、前記パル
ス発生手段が出力するパルスを計数する少なくとも１つ
のカウンタを含み、前記画像出力手段の二次元アドレス
を発生するアドレス発生手段と、複数の画素データを保持するレジスタを含み、入力され
る画素データを前記アドレス発生手段が出力する二次元
アドレスにより位置を切り換えてレジスタに保持し、前
記画像出力手段に複数画素データを並列に出力する直列
並列変換手段と、画素の集まりでなる設定された二次元
画素マトリクス領域内の各々の画素位置に互いに異なる
しきい値が割り当てられた中間調処理テーブルを含み、
入力される多値階調信号をその階調値よりも小さい値に
変換した信号を前記直列並列変換手段に出力する中間調
処理手段と、前記アドレス発生手段が出力する二次元アドレス情報を
、前記中間調処理手段の二次元画素マトリクス領域内の
画素位置を示す二次元位置情報に変換し、変換した情報
を前記中間調処理手段に印加するアドレス情報変換手段
と、前記二次元画素マトリクス領域の構成、或いは大きさを
更新すると共に前記アドレス情報変換手段の変換内容を
更新するマトリクス更新手段とを備えたことを特徴とす
る疑似中間調処理装置。
（３）前記請求項１及び２において、前記中間調処理手段は、読み書きメモリで構成される中
間調処理テーブルと、前記読み書きメモリの記憶内容を
書き換えるメモリ書換え手段とを含むことを特徴とする
疑似中間調処理装置。
（４）前記請求項１及び２において、前記アドレス情報変換手段は、変換内容を記憶する読み
書きメモリと、前記読み書きメモリの記憶内容を書き換
えるメモリ書換え手段とを含むことを特徴とする疑似中
間調処理装置。