JPH0799543B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２値化処理された２値画像データを２値化処
理前の多値画像データに復元し、復元された多値画像デ
ータを画像処理する画像処理装置に関するものである。

［従来の技術］ 従来の画像処理装置においては、主に以下の様にして画
像データを記憶していた。

（１）濃淡のある深みを持つ画像データ信号をそのまま
ページメモリに記憶する。

（２）画像処理の最終段階でデイザ処理を行ない、２値
化、３値化、あるいは４値化等して、しかる後にページ
メモリに記憶してページメモリの記憶容量の小容量化を
図る。

（３）画像処理の最終段階でデータ圧縮し、ページメモ
リの記憶容量の小容量化を図る。

［発明が解決しようとする問題点］ しかし、上述の（１）においてはページメモリとして大
容量の記憶容量が必要となり、大変高価な画像処理装置
となつてしまつていた。

また、（２）においては、元の画像データ値に復元する
有効な手法がなく一度デイザ処理化した画像データを再
び画像処理することは困難であつた。

一方（３）においては、再び画像処理を行う際に伸長し
なければならない。ところが一度データ圧縮された画像
データはコード化されてしまうために、その画像データ
の位置アドレスを失つてしまう。そのために再び画像処
理を施す場合に所望の位置の画像データのみをアクセス
する事が非常に困難であり、順次ラスタごとに伸長しな
ければならなかつた。

又、この方法をフアクシミリ等を利用しても文字、線画
等のデータ圧縮は圧縮率が高いが、階調画をデイザ処理
した画像データの圧縮率は決して高くなく、階調を持つ
深みのある画像データをそのまま圧縮することはできな
かつた。

［問題点を解決するための手段］ 本発明は、上述した従来技術に鑑みてなされたものであ
り、記憶手段の記憶容量を減らし、かつ、高画質な処理
画像を得ることができ、特に、小容量の記憶手段を用い
て、画像データに対し、処理手段における画像処理を繰
り返し実行することができる画像処理装置を提供するこ
とを目的とする。

上記の目的を達成するため、本発明は、２値化処理され
た２値画像データを記憶する記憶手段と、前記記憶手段
に記憶されている２値画像データを読出す読出し手段
と、前記読出し手段で読出した２値画像データを２値化
処理前の濃淡多値画像データに復元する復元手段と、前
記復元手段により復元された濃淡多値画像データに対し
て画像処理を行なう処理手段と、前記処理手段で処理し
た処理画像を２値化処理し、前記記憶手段に再度格納す
る格納手段とを備えることにより、前記記憶手段に記憶
されている２値画像データに対し、前記読出し手段にお
ける読出し処理、前記復元手段における復元処理、前記
処理手段における画像処理、及び前記格納手段における
２値化処理と前記記憶手段への格納を繰り返し可能とし
ている。

［作用］ かかる構成において、記憶手段の記憶容量を減らし、か
つ、高画質な処理画像を得ることができる。

さらに、小容量の記憶手段を用いて、画像データに対
し、処理手段における画像処理を繰り返し実行すること
ができる。

［実施例］ 以下、図面を参照して本発明に係る一実施例を詳説す
る。

第１図〜第４図は本発明に係る一実施例を示し、第５図
は本実施例に関する処理概念を説明する図である。

第１図は本発明に係る一実施例の全体構成図であり、図
においては中央制御部６により他の残りのすべての系が
制御される。

まず、中央制御部６により画像読取スキヤナ１又は記憶
装置２が駆動される。画像読取スキヤナ１又は記憶装置
２から読み出された画像データはまず切換部３に入力さ
れる。切換部３においては、中央制御部６の制御に従つ
て画像読取スキヤナ１、記憶装置２、多階調化部13より
の画像データのうちの１つを選択して出力する。具体的
にはこれらのうちの駆動されているものの出力を選択し
出力する。画像処理部４には切換部３よりの出力が入力
され、ここで各種の画像処理が施され、ビツトマツプメ
モリ９、又はビツトマツプメモリ10に対し処理画像を出
力する。又、このとき画像処理部４においては、最終段
においてデイザ処理が施され、２値化、３値化データ等
にデイザ処理される。画像処理部４において、アフイン
変換等のアドレス変換処理を行つた場合に、変換された
アドレス情報をセレクタ７、及びセレクタ８に対し出力
する。

ところで本実施例においては、通常ビツトマツプメモリ
９、ビツトマツプメモリ10のうちどちらかは書き込み状
態であり、他方のビツトマツプメモリは停止状態か又は
読み出し状態である。ビツトマツプメモリ９、ビツトマ
ツプメモリ10のうち書き込み状態のビツトマツプメモリ
に対応するセレクタ９、セレクタ10のどちらかが画像処
理部４が出力するアドレス情報を選択し、書き込み状態
のビツトマツプメモリ9,10のいずれかに出力する。この
制御は中央制御部６により制御される。

又、画像処理部４において上述のアドレス変換処理が行
なわれない場合にはアドレス情報はセレクタ7,8には出
力されず、直接画像処理部４よりビツトマツプメモリ
９、又はビツトマツプメモリ10に出力される。この場合
にはアドレス情報の出力されるべきビツトマツプメモリ
は中央制御部６よりの画像処理部４への制御に基づいて
決定される。

一方、セレクタ7,8にはアドレス発生器５よりのアドレ
ス情報も入力されており、ビツトマツプメモリ９、ビツ
トマツプメモリ10のうちいずれかが読み出し状態の時に
はそれに対応するセレクタ７、セレクタ８のいずれかが
中央制御部６に選択制御され、選択されたセレクタはア
ドレス発生器５よりのアドレス情報を選択し、読み出し
状態のビツトマツプメモリ9,10のいずれかに出力する。
アドレス発生器５は出力装置12又は多階調化部13の処理
に同期して順次ビツトマツプメモリの読み出しアドレス
を発生し、読み出し状態のビツトマツプメモリより対応
する画像データを読み出し、データ切換部11を介して出
力装置12又は多階調化部13に送る。このデータ切換部11
は中央制御部６に制御され、ビツトマツプメモリ９、ビ
ツトマツプメモリ10のうち出力状態（読み出し状態）の
ビツトマツプメモリよりの読み出しデータを選択し出力
する。画像処理された結果を出力装置12に出力する場合
には、中央制御部６が出力装置12より画像データを出力
するよう駆動制御し、データ切換部11よりの出力データ
を出力装置12より出力させる。

ところで、ビツトマツプメモリ9,10に記憶されている画
像データを読み出し、再び画像処理部４で画像処理を施
す場合には、データ切換部11よりの出力データは、中央
制御部６により駆動されている多階調化部13に送られ
る。多階調化部13にはデータ切換部11から出力される２
値化、３値化等の出力データが入力され、画像処理部４
で処理される画像データのビツト数に、即ち、デイザ処
理が施される以前の画像データに復元されて切換部３に
出力される。

この時、切換部３では、中央制御部６に制御され、多階
調化部13の出力を選択し画像処理部４に出力する。この
時中央制御部６により多階調化部13のデータ遅延と画像
処理部４の同期が取られる。なお、ビツトマツプメモリ
9,10のうち読み出しに使用されていない方のビツトマツ
プメモリには画像処理部４において画像処理を施された
画像データが順次書き込まれることになる。

この様にして本実施例においては、デイザ処理されてビ
ツトマツプメモリ９又は10に格納された画像情報を、再
びデイザ処理化前のデータに復元されて再び画像処理す
ることができ、多目的の画像処理が行なえる構成となつ
ている。

画像の単なる移動処理等の様に階調に影響せず、デイザ
パターン等を崩さないで処理することのできる場合等に
おいては、ビツトマツプメモリから読み出した画像デー
タをそのまま画像処理することができるように、多階調
化部13においては中央制御部６よりの制御によりデータ
切換部11の出力に対して何の処理も行なわず、素通しに
することもできる構成となつており、また画像処理部４
においても中央制御部６の制御により画像処理後の画像
データに対してデイザ処理を行なわず、そのままセレク
タ7,8に出力可能な構成となつている。

第１図中の多階調化部13の詳細ブロツク図を第２図に示
す。

第２図において、データ切換部11よりの画像データはラ
インメモリ21〜26及び切換回路35に入力される。ここで
入力された画像データを多階調化しない場合（素通しと
する場合）には中央制御部６よりの制御信号36により切
換回路35よりデータ切換部11よりの出力データがそのま
ま選択出力される。

多階調化処理される場合にはラインメモリ制御部27の制
御によりラインメモリ21〜26のいずれかが選択され、選
択されたラインメモリに画像データを書き込む。ライン
メモリ21〜26は水平同期信号のくる毎に順次ラインメモ
リ21,22,23,24,25,26の順に選択され、書き込まれる。
ラインメモリ21〜26よりの出力信号LN1〜LN6はラインメ
モリセレクタ28に入力される。メモリ制御部27はライン
メモリセレクタ28を制御し、ラインメモリ21〜26のうち
最後の書き込み状態があつてから一番時間の経過してい
るラインメモリの読み出し出力、即ち最先に書き込まれ
たラインメモリの読み出し出力をL1に出力し、次に古い
２番目の読み出し出力をL2に出力し、以下L3,L4,L5と順
次先格納順に選択出力し、現在書き込み中のラインメモ
リの出力についてはラインメモリセレクタ28より出力し
ない。以上の制御動作により連続するL1〜L5の５ライン
の画像データをラインメモリセレクタ28が出力すること
になる。ラインメモリセレクタ28の出力は多階調化回路
30に入力されており、ここで後述する複数ビツトの階調
を持つた信号に変換されて、文字線画判別回路29に出力
する。又、多階調化回路30よりの複数ビツトの信号は、
文字線画判別回路29に送られ、ここで信号が一定時間遅
延され、位相を調整された後乗算回路32,33に出力され
る。一方セレクタ28よりの各信号は補正回路31にも入力
され、入力データはここで画像処理部４で処理される画
像データのビツト数に対応するデータ毎に区分され、全
ビツトを“1"（８ビツト構成であれば“＃FF"）に変換
された後にデータのレベルを乗算する。ここでデータの
レベルとはデイザ処理が２値化の場合、その結果の
“0",“1"をいい、３値化の場合はその結果である“0",
“1/2",“1"でありデイザ処理が４値化である場合は
“0",“1/3",“2/3",“1"である。その後文字線画判別
回路29の遅延量に応じて位相調整され、乗算回路33に出
力する。

一方、文字線画判別回路29には多階調化回路30の出力が
入力され、１画素ごとに、入力された画素データが文字
や線画であるか、中間調の階調画であるか判別される。
その判別結果により、０〜１の数を乗算回路32,33に出
力する。ただしここで乗算回路33に出力する値を“α”
（０≦α≦１）とする時、乗算回路32に出力する値は
“１−α”とする。“α”は文字線画判別回路29におい
て注目画素が中間調の階調画より、文字や線画に近いと
判断される程“1"に近づき、注目画素が中間調の階調画
に近いと判断される時は“0"に近づく値である。

乗算回路32においては、文字線画判別回路29の出力“１
−α”と多階調化回路30の出力が入力されており、両値
を乗算して加算回路34に出力する。乗算回路33において
も同様に文字線画判別回路29の出力“α”と補正回路31
の出力が入力されており、両値を乗算して加算回路34に
出力する。加算回路34では、この乗算回路32、乗算回路
33の両回路の出力が加算され、結果を切換回路35に出力
する。この時には切換回路35よりは加算回路34の出力が
選択され、切換部３に入力される。

なお、以上の説明を捕足すると、加算回路34の出力は多
階調化回路30、補正回路31の出力を混合比（１−α）対
（α）の比で混合した値である。又、“α”は文字や線
画に近づく程、“1"に近づく。ところで補正回路31の出
力は前述したように、デイザ処理結果を複数のビツトに
拡張しただけなので文字や線画の情報を失つていない。
しかしながら前述の２値、３値等の階調しか持ち合わせ
ていない。

一方、後述する多階調化回路30については多くの階調性
を持つているが、文字、線画等の情報は失われている。

このため、加算回路34は文字線画情報“α”が大きい時
（“1"に近い時）に、文字線画情報を失つていない補正
回路31のデータを混合する比率を大きくし、また、文字
線画情報“α”が小さい時（“１−α”が１に近い
時）、即ち中間調の階調画の時には多くの階調を持つて
いる多階調化回路30の出力を混合する比率“１−α”を
大きくする。故に本実施例の多階調化部13の出力は線画
情報と階調情報を失わずに、先にデイザ処理によりデイ
ザ化データに圧縮されたものを伸長する事ができる。

次に多階調化回路30の一実施例の詳細ブロツク図を第３
図に示す。

第３図において、ラインメモリセレクタ28の出力は加算
器41に入力される。又、本実施例ではL1〜L5の５画素分
の画像データを加算する。加算器41において画像の垂直
方向５画素分の加算が行なわれた後に、この加算データ
はラツチ42、加算器43,45,47,49にそれぞれ出力され
る。ラツチ42,44,46,48には、画像の水平方向に１画素
おきに発生する画像同期クロツクCLKがそれぞれ入力さ
れている。加算器42の出力５画素の加算結果は、ラツチ
42で１画素分遅延し加算器42において次の５画素の加算
結果と加算される。その結果はラツチ44でさらに１画素
遅延した後に加算器45で次の５画素の加算結果と加算さ
れラツチ46でまた１画素分遅延しつぎの５画素の加算結
果と加算器47で加算される。この結果はさらにラツチ48
で１画素分遅延し加算器49に出力される。加算器49には
次の５画素の加算結果と加算され出力される。

以上のようにして垂直方向５画素、水平方向５画素の５
×５のマトリクス計25画素の加算が行なわれる。この演
算結果は位相合わせ回路50及び文字線画判別回路29に出
力される。位相合わせ回路50では、文字線画判別回路29
の遅延量に応じた遅延が行なわれ、遅延された画素デー
タは階調変換回路51に入力される。階調変換回路51では
画像処理部４の処理ビツト数に変換し、乗算回路32に出
力する。

以上説明した本実施例では、多階調化回路30において５
×５のマトリクスの加算演算を行なう例について述べた
が、後述する理由によりマトリクスサイズを垂直方向、
水平方向ともにデイザマトリクスサイズの整数倍として
いる。本実施例の場合のデイザマトリクスサイズは５×
５であり、又、（n,m＝１）である。

デイザマトリクスサイズが水平方向Ｍ、垂直方向Ｎの
（Ｍ×Ｎ）の場合、ラインメモリ構成として本実施例の
ラインメモリ21〜26の構成に変え、（nN＋１）（n,Nは
整数）のラインメモリを備える構成にし、加算器41の入
力L1〜L5をL1〜LnNの（ｎ×Ｎ）本とし、ラツチ42〜4
8、加算器43〜49の構成をそれぞれ（mM−１）にすれば
よい（m,Mは整数）ことは容易に推察できる。

次に多階調化回路30のnN×mMのマトリクスの加算演算を
デイザマトリクスサイズＮ×Ｍに対して水平方向、垂直
方向ともに整数倍にする理由を第５図を参照して説明す
る。

以下の説明では第５図を、デイザマトリクス４×４のデ
イザ処理結果の“1",“0"を、黒白で図画化した水平方
向、垂直方向共に画像と対応させたものとして考えても
良いし、又、ビツトマツプメモリ空間と対応させたもの
として考えても良い。なお、第５図では黒化率“0.5"の
中間調画像としている。

もし仮に、図中、A2,B2に示すように、２×２のマトリ
クスで加算演算すると、MAX“1.0",MIN“0.0"の黒化率
となり、また、A3,B3に示すように、３×３のマトリク
スで加算演算すると、MAX“2/3",MIN“1/3"の黒化率と
なる。同様に、A5,B5に示すように、５×５のマトリク
スでは、MAX“3/5",MIN“2/5"の黒化率となり、また、A
6,B6に示すように、６×６のマトリクスではMAX“2/3",
MIN“1/3"の黒化率となる。この結果、一様な濃度デー
タを多階調化処理した結果、この濃度データが処理前と
比べて一様でなくなり、周期的な値となつてしまう。

このため、復元処理した濃度データに対して、画像処理
部４で再び画像処理を施した後にデイザ処理すると、モ
アレの発生を引き起こしてしまう。文字線画判別回路29
においても同様に濃度データが一様でなく、周期的な値
は濃度差があるので、文字や線画と誤判断され易い。

ところが本実指令に示す如きデイザマトリクスと同じサ
イズ、又は垂直方向、水平方向ともに整数倍のマトリク
スで加算処理を行なうと（例えば第５図に示すA4,B4の
ように）、デイザの周期性を全くひろう事なく多階調化
が行なえる。

次に文字線画判別回路29の詳細を第４図を参照して説明
する。第４図は文字線画判別回路29の詳細ブロツク図で
ある。

多階調化回路30よりの出力は文字線画判別回路29のライ
ンメモリ60〜63に入力される。ラインメモリ60〜63はラ
インメモリ21〜26と同様の動作をする。即ち、ラインメ
モリ60〜63のうち順次１つだけ書き込み可能状態とな
り、水平同期信号のくる毎に順次古い順に先の書き込み
データに重ねて新たなデータが書き込まれる。各ライン
メモリ60〜63よりの読み出し出力LLN1〜LLN4は、セレク
タ65に入力され、ラインメモリ60〜63のうち書き込まれ
た状態になつて一番時間のたつている（最先に書き込み
処理された）ラインメモリ出力がLL1に出力され、２番
目に古く書き込まれたラインメモリ出力がLL2、３番目
はLL3にそれぞれ出力される。現在書き込み中のライン
メモリの出力はセレクタ65より出力されない。なおこれ
ら一連の制御はメモリ制御部64により制御される。ラツ
チ66〜72には前述の画像同期クロツクCLKが入力されて
いる。セレクタ65よりの出力LL1はラツチ66,ラツチ69で
それぞれ各１画素分ずつ遅延され、加算器73に入力され
る一方、出力LL2はラツチ67,70,72でそれぞれ各１画素
分ずつ遅延される。そしてラツチ67,72の出力は加算器7
3に入力され、ラツチ70の出力は減算器74に入力され
る。セレクタ65よりの出力LL3は、ラツチ68,71で同様に
１画素分ずつ遅延され、加算器73に入力される。そし
て、加算器73の出力は減算器74に入力される。そして減
算器74ではラツチ70の出力の４倍から加算器73のデータ
を減算する処理を行なう。即ち、減算器74の出力として
は３×３のコンボリユージヨン（２次微分）の結果が得
られることになる。

減算器74の処理結果である出力信号は、続いて混合比率
演算回路75に入力される。ここで、減算器74の絶対値が
大きい程、前述“α”を“1"に近づける処理を行なう。
ここでは、第１の閾値を越えた時に（α＝１）とし、第
２の閾値以下では（α＝０）とし、第１の閾値と第２の
閾値間の値によりαを“1"〜“0"に変化させる。そして
出力“α”と“１−α”はそれぞれ前述の第２図に示す
乗算回路32、乗算回路33に出力される。

以上説明した様に、本実施例においては、文字線画判定
回路29では３×３の２次微分を行なつている例について
示したが、これに替え、５×５の２次微分や、２つ以上
の方向の１次微分の絶対値の和等のエツジを検出する手
段であれば、特に限定されるものではない。

又、文字線画判別回路29においては、サンプリングモア
レのない多階調化回路30の出力を入力しているので、網
点化されたデイザを文字や線画として誤判定することも
ない。

以上説明した様に本実施例によれば、デイザ処理された
信号を略正確に階調性のある複数ビツトの信号（濃淡画
像データ）に復元することができ、デイザ処理された
後、ビツトマツプメモリに書き込まれた画像を再び再生
し、繰り返し画像処理することが可能になり、ソース側
のメモリとデイステイネーシヨン側のメモリをビツトマ
ツプメモリに置き変える事ができる。このため、画像デ
ータを記憶する記憶メモリを小容量のメモリで構成する
ことができ、かつ記憶画像データを繰り換えして再画像
処理を行う事ができる。

［発明の効果］ 以上説明したように、本発明によれば、画像を２値画像
データとして記憶し、２値画像データを濃淡多値画像デ
ータに復元して画像処理を実行するので、記憶手段の記
憶容量を減らし、かつ、高画質な処理画像を得ることが
できる。

特に、本発明によれば、記憶手段に記憶されている２値
画像データに対し、記憶手段からの読出し処理、読出し
た２値画像データの濃淡多値画像データへの復元処理、
復元された濃淡多値画像データに対する画像処理、及び
処理された画像の２値化処理と前記記憶手段への格納を
繰り返し可能としたことにより、小容量の記憶手段を用
いて、画像データに対し、処理手段における画像処理を
繰り返し実行することができる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロツク図、 第２図は第１図に示す多階調化部の詳細ブロツク図、 第３図は第２図に示す多階調化回路の詳細ブロツク図、 第４図は第２図に示す文字線画判別回路の詳細ブロツク
図、 第５図は面積率50％のデイザ化画像を示す図である。 図中、１……画像読取スキヤナ、２……記憶装置、３…
…切換部、４……画像処理部、５……アドレス発生器、
６……中央制御部、7,8,28,65……セレクタ、9,10……
ビツトマツプメモリ、11……データ切換部、12……出力
装置、13……多階調化部、21〜26,60〜63……ラインメ
モリ、27,64……メモリ制御部、29……文字線画判別回
路、30……多階調化回路、31……補正回路、32,33……
乗算回路、34……加算回路、41,43,45,47,49,73……加
算器、42,44,46,48,66〜72……ラツチ、50……位相合わ
せ回路、51……階調変換回路、74……減算器、75……混
合比率演算回路である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】２値化処理された２値画像データを記憶す
   る記憶手段と、 前記記憶手段に記憶されている２値画像データを読出す
   読出し手段と、 前記読出し手段で読出した２値画像データを２値化処理
   前の濃淡多値画像データに復元する復元手段と、 前記復元手段により復元された濃淡多値画像データに対
   して画像処理を行なう処理手段と、 前記処理手段で処理した処理画像を２値化処理し、前記
   記憶手段に再度格納する格納手段とを備えることによ
   り、前記記憶手段に記憶されている２値画像データに対
   し、前記読出し手段における読出し処理、前記復元手段
   における復元処理、前記処理手段における画像処理、及
   び前記格納手段における２値化処理と前記記憶手段への
   格納を繰り返し可能としたことを特徴とする画像処理装
   置。