JPH0823887B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0823887B2 JPH0823887B2 JP60234559A JP23455985A JPH0823887B2 JP H0823887 B2 JPH0823887 B2 JP H0823887B2 JP 60234559 A JP60234559 A JP 60234559A JP 23455985 A JP23455985 A JP 23455985A JP H0823887 B2 JPH0823887 B2 JP H0823887B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- output
- circuit
- image
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000015654 memory Effects 0.000 description 74
- 239000011159 matrix material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 238000007906 compression Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 1
- 101001009852 Homo sapiens Protein GUCD1 Proteins 0.000 description 1
- 102100030846 Protein GUCD1 Human genes 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005956 quaternization reaction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、1画素2値レベルを表わす2値画像データ
を1画素多値レベルを表わす複数ビットからなる多値画
像データに復元する画像処理装置に関する。
を1画素多値レベルを表わす複数ビットからなる多値画
像データに復元する画像処理装置に関する。
[従来の技術] 従来の画像処理装置においては、主に以下の様にして
画像データを記憶していた。
画像データを記憶していた。
(1)濃淡のある深みを持つ画像データ信号をそのまま
ページメモリに記憶する。
ページメモリに記憶する。
(2)画像処理の最終段階でデイザ処理を行ない、2値
化、3値化、あるいは4値化等して、しかる後にページ
メモリに記憶してページメモリの記憶容量の小容量化を
図る。
化、3値化、あるいは4値化等して、しかる後にページ
メモリに記憶してページメモリの記憶容量の小容量化を
図る。
(3)画像処理の最終段階でデータ圧縮し、ページメモ
リの記憶容量の小容量化を図る。
リの記憶容量の小容量化を図る。
[発明が解決しようとする問題点] しかし、上述の(1)においてはページメモリとして
大容量の記憶容量が必要となり、大変高価な画像処理装
置となつてしまつていた。
大容量の記憶容量が必要となり、大変高価な画像処理装
置となつてしまつていた。
また、(2)においては、元の画像データ値に復元す
る有効な手法がなく一度デイザ処理化した画像データを
再び画像処理することは困難であつた。
る有効な手法がなく一度デイザ処理化した画像データを
再び画像処理することは困難であつた。
一方(3)においては、再び画像処理を行う際にデー
タ伸長しなければならない。ところが一度データ圧縮さ
れた画像データはコード化されてしまうために、その画
像データの位置アドレスを失つてしまう。そのために再
び画像処理を施す場合に所望の位置の画像データのみを
アクセスする事が非常に困難であり、順次ラスタごとに
伸長しなければならなかつた。
タ伸長しなければならない。ところが一度データ圧縮さ
れた画像データはコード化されてしまうために、その画
像データの位置アドレスを失つてしまう。そのために再
び画像処理を施す場合に所望の位置の画像データのみを
アクセスする事が非常に困難であり、順次ラスタごとに
伸長しなければならなかつた。
又、この方法をフアクシミリ等に利用しても文字、線
画等のデータ圧縮は圧縮率が高いが、階調画をデイザ処
理した画像データの圧縮率は決して高くなく、階調を保
つ深みのある画像データをそのまま圧縮することはでき
なかつた。
画等のデータ圧縮は圧縮率が高いが、階調画をデイザ処
理した画像データの圧縮率は決して高くなく、階調を保
つ深みのある画像データをそのまま圧縮することはでき
なかつた。
[問題点を解決するための手段] 本発明は、上述の問題点に鑑みてなされたもので、そ
の目的とするところは、上記従来技術の欠点を解決する
とともに、入力2値画像データについて、その文字、線
画の情報を保存し、かつ、解像度を劣化させることなく
階調性に優れた多値画像データに復元できる画像処理装
置を提供することである。
の目的とするところは、上記従来技術の欠点を解決する
とともに、入力2値画像データについて、その文字、線
画の情報を保存し、かつ、解像度を劣化させることなく
階調性に優れた多値画像データに復元できる画像処理装
置を提供することである。
上記の目的を達成するため、本発明は、1画素2値レ
ベルを表わす2値画像データを1画素多値レベルを表わ
す複数ビットからなる多値画像データに復元する画像処
理装置において、2値画像データを入力する入力手段
(実施例においてラインメモリ21〜26に対応)と、前記
入力手段により入力した複数画素の2値画像データに基
づいて、前記複数画素の各々の画素を複数ビットからな
る多値画像データに復元する復元処理を入力し2値画像
データに実行する第1の復元手段(実施例において多階
調化回路30に対応)と、前記入力手段により入力した2
値画像データの1画素が1のレベルの場合、全ビットが
1からなる複数ビットの多値画像データに、また前記2
値画像データの1画素が0のレベルの場合、全ビットが
0からなる複数ビットの多値画像データに復元する復元
処理を入力した2値画像データに実行する第2の復元手
段(実施例において補正回路31に対応)と、2値画像デ
ータが文字画像か中間調画像かを判別する判別手段(実
施例において文字線画判別回路29に対応)と、前記判別
手段での判別結果に応じて前記第1の復元手段にて得ら
れた複数ビットからなる多値画像データと前記第2の復
元手段にて得られた複数ビットからなる多値画像データ
を加算する加算手段(実施例において加算回路34に対
応)とを備える。
ベルを表わす2値画像データを1画素多値レベルを表わ
す複数ビットからなる多値画像データに復元する画像処
理装置において、2値画像データを入力する入力手段
(実施例においてラインメモリ21〜26に対応)と、前記
入力手段により入力した複数画素の2値画像データに基
づいて、前記複数画素の各々の画素を複数ビットからな
る多値画像データに復元する復元処理を入力し2値画像
データに実行する第1の復元手段(実施例において多階
調化回路30に対応)と、前記入力手段により入力した2
値画像データの1画素が1のレベルの場合、全ビットが
1からなる複数ビットの多値画像データに、また前記2
値画像データの1画素が0のレベルの場合、全ビットが
0からなる複数ビットの多値画像データに復元する復元
処理を入力した2値画像データに実行する第2の復元手
段(実施例において補正回路31に対応)と、2値画像デ
ータが文字画像か中間調画像かを判別する判別手段(実
施例において文字線画判別回路29に対応)と、前記判別
手段での判別結果に応じて前記第1の復元手段にて得ら
れた複数ビットからなる多値画像データと前記第2の復
元手段にて得られた複数ビットからなる多値画像データ
を加算する加算手段(実施例において加算回路34に対
応)とを備える。
[作用] 以上の構成において、入力2値画像データを、文字、
線画の情報を保存し、かつ、解像度を劣化させることな
く階調性に優れた多値画像データに復元できる。
線画の情報を保存し、かつ、解像度を劣化させることな
く階調性に優れた多値画像データに復元できる。
[実施例] 以下、図面を参照して本発明に係る一実施例を詳説す
る。
る。
第1図〜第4図は本発明に係る一実施例を示し、第5
図は本実施例に関する処理概念を説明する図である。
図は本実施例に関する処理概念を説明する図である。
第1図は本発明に係る一実施例の全体構成図であり、
図においては中央制御部6により他の残りのすべての系
が制御される。
図においては中央制御部6により他の残りのすべての系
が制御される。
まず、中央制御部6により画像読取スキヤナ1又は記
憶装置2が駆動される。画像読取スキヤナ1又は記憶装
置2から読み出された画像データはまず切換部3に入力
される。切換部3においては、中央制御部6の制御に従
つて画像読取スキヤナ1、記憶装置2、多階調化部13よ
りの画像データのうちの1つを選択して出力する。具体
的にはこれらのうちの駆動されているものの出力を選択
し出力する。画像処理部4には切換部3よりの出力が入
力され、ここで各種の画像処理が施され、ビツトマツプ
メモリ9、又はビツトマツプメモリ10に対し処理画像を
出力する。又、このとき画像処理部4においては、最終
段においてデイザ処理が施され、2値化、3値化データ
等にデイザ処理される。画像処理部4において、アフイ
ン変換等のアドレス変換処理を行つた場合に、変換され
たアドレス情報をセレクタ7、及びセレクタ8に対し出
力する。
憶装置2が駆動される。画像読取スキヤナ1又は記憶装
置2から読み出された画像データはまず切換部3に入力
される。切換部3においては、中央制御部6の制御に従
つて画像読取スキヤナ1、記憶装置2、多階調化部13よ
りの画像データのうちの1つを選択して出力する。具体
的にはこれらのうちの駆動されているものの出力を選択
し出力する。画像処理部4には切換部3よりの出力が入
力され、ここで各種の画像処理が施され、ビツトマツプ
メモリ9、又はビツトマツプメモリ10に対し処理画像を
出力する。又、このとき画像処理部4においては、最終
段においてデイザ処理が施され、2値化、3値化データ
等にデイザ処理される。画像処理部4において、アフイ
ン変換等のアドレス変換処理を行つた場合に、変換され
たアドレス情報をセレクタ7、及びセレクタ8に対し出
力する。
ところで本実施例においては、通常ビツトマツプメモ
リ9、ビツトマツプメモリ10のうちどちらかは書き込み
状態であり、他方のビツトマツプメモリは停止状態か又
は読み出し状態である。ビツトマツプメモリ9、ビツト
マツプメモリ10のうち書き込み状態のビツトマツプメモ
リに対応するセレクタ7、セレクタ8のどちらかが画像
処理部4が出力するアドレス情報を選択し、書き込み状
態のビツトマツプメモリ9,10のいずれかに出力する。こ
の制御は中央制御部6により制御される。
リ9、ビツトマツプメモリ10のうちどちらかは書き込み
状態であり、他方のビツトマツプメモリは停止状態か又
は読み出し状態である。ビツトマツプメモリ9、ビツト
マツプメモリ10のうち書き込み状態のビツトマツプメモ
リに対応するセレクタ7、セレクタ8のどちらかが画像
処理部4が出力するアドレス情報を選択し、書き込み状
態のビツトマツプメモリ9,10のいずれかに出力する。こ
の制御は中央制御部6により制御される。
又、画像処理部4において上述のアドレス変換処理が
行なわれない場合にはアドレス情報はセレクタ7,8には
出力されず、直接画像処理部4よりビツトマツプメモリ
9、又はビツトマツプメモリ10に出力される。この場合
にはアドレス情報の出力されるべきビツトマツプメモリ
は中央制御部6よりの画像処理部4への制御に基づいて
決定される。
行なわれない場合にはアドレス情報はセレクタ7,8には
出力されず、直接画像処理部4よりビツトマツプメモリ
9、又はビツトマツプメモリ10に出力される。この場合
にはアドレス情報の出力されるべきビツトマツプメモリ
は中央制御部6よりの画像処理部4への制御に基づいて
決定される。
一方、セレクタ7,8にはアドレス発生器5よりのアド
レス情報も入力されており、ビツトマツプメモリ9、ビ
ツトマツプメモリ10のうちいずれかが読み出し状態の時
にはそれに対応するセレクタ7、セレクタ8のいずれか
が中央制御部6に選択制御され、選択されたセレクタは
アドレス発生器5よりのアドレス情報を選択し、読み出
し状態のビツトマツプメモリ9,10のいずれかに出力す
る。アドレス発生器5は出力装置12又は多階調化部13の
処理に同期して順次ビツトマツプメモリの読み出しアド
レスを発生し、読み出し状態のビツトマツプメモリより
対応する画像データを読み出し、データ切換部11を介し
て出力装置12又は多階調化部13に送る。このデータ切換
部11は中央制御部6に制御され、ビツトマツプメモリ
9、ビツトマツプメモリ10のうち出力状態(読み出し状
態)のビツトマツプメモリよりの読み出しデータを選択
し出力する。画像処理された結果を出力装置12に出力す
る場合には、中央制御部6が出力装置12より画像データ
を出力するよう駆動制御し、データ切換部11よりの出力
データを出力装置12より出力させる。
レス情報も入力されており、ビツトマツプメモリ9、ビ
ツトマツプメモリ10のうちいずれかが読み出し状態の時
にはそれに対応するセレクタ7、セレクタ8のいずれか
が中央制御部6に選択制御され、選択されたセレクタは
アドレス発生器5よりのアドレス情報を選択し、読み出
し状態のビツトマツプメモリ9,10のいずれかに出力す
る。アドレス発生器5は出力装置12又は多階調化部13の
処理に同期して順次ビツトマツプメモリの読み出しアド
レスを発生し、読み出し状態のビツトマツプメモリより
対応する画像データを読み出し、データ切換部11を介し
て出力装置12又は多階調化部13に送る。このデータ切換
部11は中央制御部6に制御され、ビツトマツプメモリ
9、ビツトマツプメモリ10のうち出力状態(読み出し状
態)のビツトマツプメモリよりの読み出しデータを選択
し出力する。画像処理された結果を出力装置12に出力す
る場合には、中央制御部6が出力装置12より画像データ
を出力するよう駆動制御し、データ切換部11よりの出力
データを出力装置12より出力させる。
ところで、ビツトマツプメモリ9,10に記憶されている
画像データを読み出し、再び画像処理部4で画像処理を
施す場合には、データ切換部11よりの出力データは、中
央制御部6により駆動されている多階調化部13に送られ
る。多階調化部13にはデータ切換部11から出力される2
値化、3値化等の出力データが入力され、画像処理部4
で処理される画像データのビツト数に、即ち、デイザ処
理が施される以前の画像データに復元されて切換部3に
出力される。
画像データを読み出し、再び画像処理部4で画像処理を
施す場合には、データ切換部11よりの出力データは、中
央制御部6により駆動されている多階調化部13に送られ
る。多階調化部13にはデータ切換部11から出力される2
値化、3値化等の出力データが入力され、画像処理部4
で処理される画像データのビツト数に、即ち、デイザ処
理が施される以前の画像データに復元されて切換部3に
出力される。
この時、切換部3では、中央制御部6に制御され、多
階調化部13の出力を選択し画像処理部4に出力する。こ
の時中央制御部6により多階調化部13のデータ遅延と画
像処理部4の同期が取られる。なお、ビツトマツプメモ
リ9,10のうち読み出しに使用されていない方のビツトマ
ツプメモリには画像処理部4において画像処理を施され
た画像データが順次書き込まれることになる。
階調化部13の出力を選択し画像処理部4に出力する。こ
の時中央制御部6により多階調化部13のデータ遅延と画
像処理部4の同期が取られる。なお、ビツトマツプメモ
リ9,10のうち読み出しに使用されていない方のビツトマ
ツプメモリには画像処理部4において画像処理を施され
た画像データが順次書き込まれることになる。
この様にして本実施例においては、デイザ処理されて
ビツトマツプメモリ9又は10に格納された画像情報を、
再びデイザ処理化前のデータに復元されて再び画像処理
することができ、多目的の画像処理が行なえる構成とな
つている。
ビツトマツプメモリ9又は10に格納された画像情報を、
再びデイザ処理化前のデータに復元されて再び画像処理
することができ、多目的の画像処理が行なえる構成とな
つている。
画像の単なる移動処理等の様に階調に影響せず、デイ
ザパターン等を崩さないで処理することのできる場合等
においては、ビツトマツプメモリから読み出した画像デ
ータをそのまま画像処理することができるように、多階
調化部13においては中央制御部6よりの制御によりデー
タ切換部11の出力に対して何の処理も行なわず、素通し
にすることもできる構成となつており、また画像処理部
4においても中央制御部6の制御により画像処理後の画
像データに対してデイザ処理を行なわず、そのままセレ
クタ7,8に出力可能な構成となつている。
ザパターン等を崩さないで処理することのできる場合等
においては、ビツトマツプメモリから読み出した画像デ
ータをそのまま画像処理することができるように、多階
調化部13においては中央制御部6よりの制御によりデー
タ切換部11の出力に対して何の処理も行なわず、素通し
にすることもできる構成となつており、また画像処理部
4においても中央制御部6の制御により画像処理後の画
像データに対してデイザ処理を行なわず、そのままセレ
クタ7,8に出力可能な構成となつている。
第1図中の多階調化部13の詳細ブロツク図を第2図に
示す。
示す。
第2図において、データ切換部11よりの画像データは
ラインメモリ21〜26及び切換回路35に入力される。ここ
で入力された画像データを多階調化しない場合(素通し
とする場合)には中央制御部6よりの制御信号36により
切換回路35よりデータ切換部11よりの出力データがその
まま選択出力される。
ラインメモリ21〜26及び切換回路35に入力される。ここ
で入力された画像データを多階調化しない場合(素通し
とする場合)には中央制御部6よりの制御信号36により
切換回路35よりデータ切換部11よりの出力データがその
まま選択出力される。
多階調化処理される場合にはラインメモリ制御部27の
制御によりラインメモリ21〜26のいずれかが選択され、
選択されたラインメモリに画像データを書き込む。ライ
ンメモリ21〜26は水平同期信号のくる毎に順次ラインメ
モリ21,22,23,24,25,26の順に選択され、書き込まれ
る。ラインメモリ21〜26よりの出力信号LN1〜LN6はライ
ンメモリセレクタ28に入力される。メモリ制御部27はラ
インメモリセレクタ28を制御し、ラインメモリ21〜26の
うち最後の書き込み状態があつてから一番時間の経過し
ているラインメモリの読み出し出力、即ち最先に書き込
まれたラインメモリの読み出し出力をL1に出力し、次に
古い2番目の読み出し出力をL2に出力し、以下L3,L4,L5
と順次先格納順に選択出力し、現在書き込み中のライン
メモリの出力についてはラインメモリセレクタ28より出
力しない。以上の制御動作により連続するL1〜L5の5ラ
インの画像データをラインメモリセレクタ28が出力する
ことになる。ラインメモリセレクタ28の出力は多階調化
回路30に入力されており、ここで後述する複数ビツトの
階調を持つた信号に変換されて、文字線画判別回路29に
出力する。又、多階調化回路30よりの複数ビツトの信号
は、文字線画判別回路29に送られ、ここで信号が一定時
間遅延され、位相を調整された後乗算回路32,33に出力
される。一方セレクタ28よりの各信号は補正回路31にも
入力され、入力データはここで画像処理部4で処理され
る画像データのビツト数に対応するデータ毎に区分さ
れ、全ビツトを“1"(8ビツト構成であれば“#FF")
に変換された後にデータのレベルを乗算する。ここでデ
ータのレベルとはデイザ処理が2値化の場合、その結果
の“0",“1"をいい、3値化の場合はその結果である
“0",“1/2",“1"でありデイザ処理が4値化である場合
は“0",“1/3",“2/3",“1"である。その後文字線画判
別回路29の遅延量に応じて位相調整され、乗算回路33に
出力する。
制御によりラインメモリ21〜26のいずれかが選択され、
選択されたラインメモリに画像データを書き込む。ライ
ンメモリ21〜26は水平同期信号のくる毎に順次ラインメ
モリ21,22,23,24,25,26の順に選択され、書き込まれ
る。ラインメモリ21〜26よりの出力信号LN1〜LN6はライ
ンメモリセレクタ28に入力される。メモリ制御部27はラ
インメモリセレクタ28を制御し、ラインメモリ21〜26の
うち最後の書き込み状態があつてから一番時間の経過し
ているラインメモリの読み出し出力、即ち最先に書き込
まれたラインメモリの読み出し出力をL1に出力し、次に
古い2番目の読み出し出力をL2に出力し、以下L3,L4,L5
と順次先格納順に選択出力し、現在書き込み中のライン
メモリの出力についてはラインメモリセレクタ28より出
力しない。以上の制御動作により連続するL1〜L5の5ラ
インの画像データをラインメモリセレクタ28が出力する
ことになる。ラインメモリセレクタ28の出力は多階調化
回路30に入力されており、ここで後述する複数ビツトの
階調を持つた信号に変換されて、文字線画判別回路29に
出力する。又、多階調化回路30よりの複数ビツトの信号
は、文字線画判別回路29に送られ、ここで信号が一定時
間遅延され、位相を調整された後乗算回路32,33に出力
される。一方セレクタ28よりの各信号は補正回路31にも
入力され、入力データはここで画像処理部4で処理され
る画像データのビツト数に対応するデータ毎に区分さ
れ、全ビツトを“1"(8ビツト構成であれば“#FF")
に変換された後にデータのレベルを乗算する。ここでデ
ータのレベルとはデイザ処理が2値化の場合、その結果
の“0",“1"をいい、3値化の場合はその結果である
“0",“1/2",“1"でありデイザ処理が4値化である場合
は“0",“1/3",“2/3",“1"である。その後文字線画判
別回路29の遅延量に応じて位相調整され、乗算回路33に
出力する。
一方、文字線画判別回路29には多階調化回路30の出力
が入力され、1画素ごとに、入力された画素データが文
字や線画であるか、中間調の階調画であるか判別され
る。その判別結果により、0〜1の数を乗算回路32,33
に出力する。ただしここで乗算回路33に出力する値を
“α”(0≦α≦1)とする時、乗算回路32に出力する
値は“1−α”とする。“α”は文字線画判別回路29に
おいて注目画素が中間調の階調画より、文字や線画に近
いと判断される程“1"に近づき、注目画素が中間調の階
調面に近いと判断される時は“0"に近づく値である。
が入力され、1画素ごとに、入力された画素データが文
字や線画であるか、中間調の階調画であるか判別され
る。その判別結果により、0〜1の数を乗算回路32,33
に出力する。ただしここで乗算回路33に出力する値を
“α”(0≦α≦1)とする時、乗算回路32に出力する
値は“1−α”とする。“α”は文字線画判別回路29に
おいて注目画素が中間調の階調画より、文字や線画に近
いと判断される程“1"に近づき、注目画素が中間調の階
調面に近いと判断される時は“0"に近づく値である。
乗算回路32においては、文字線画判別回路29の出力
“1−α”と多階調化回路30の出力が入力されており、
両値を乗算して加算回路34に出力する。乗算回路33にお
いても同様に文字線画判別回路29の出力“α”と補正回
路31の出力が入力されており、両値を乗算して加算回路
34に出力する。加算回路34では、この乗算回路32、乗算
回路33の両回路の出力が加算され、結果を切換回路35に
出力する。この時には切換回路35よりは加算回路34の出
力が選択され、切換部3に入力される。
“1−α”と多階調化回路30の出力が入力されており、
両値を乗算して加算回路34に出力する。乗算回路33にお
いても同様に文字線画判別回路29の出力“α”と補正回
路31の出力が入力されており、両値を乗算して加算回路
34に出力する。加算回路34では、この乗算回路32、乗算
回路33の両回路の出力が加算され、結果を切換回路35に
出力する。この時には切換回路35よりは加算回路34の出
力が選択され、切換部3に入力される。
なお、以上の説明を補足すると、加算回路34の出力は
多階調化回路30、補正回路31の出力を混合比(1−α)
対(α)の比で混合した値である。又、“α”は文字や
線画に近づく程、“1"に近づく。ところで補正回路31の
出力は前述したように、デイザ処理結果を複数のビツト
に拡張しただけなので文字や線画の情報を失つていな
い。しかしながら前述の2値、3値等の階調しか持ち合
わせていない。
多階調化回路30、補正回路31の出力を混合比(1−α)
対(α)の比で混合した値である。又、“α”は文字や
線画に近づく程、“1"に近づく。ところで補正回路31の
出力は前述したように、デイザ処理結果を複数のビツト
に拡張しただけなので文字や線画の情報を失つていな
い。しかしながら前述の2値、3値等の階調しか持ち合
わせていない。
一方、後述する多階調回路30については多くの階調性
を持つているが、文字、線画等の情報は失われている。
を持つているが、文字、線画等の情報は失われている。
このため、加算回路34は文字線画情報“α”が大きい
時(“1"に近い時)に、文字線画情報を失つていない補
正回路31のデータを混合する比率を大きくし、また、文
字線画情報“α”が小さい時“1−α”が1に近い
時)、即ち中間調の階調画の時には多くの階調を持つて
いる多階調化回路30の出力を混合する比率“1−α”を
大きくする。故に本実施例の多階調化部13の出力は線画
情報と階調情報を失わずに、先にデイザ処理によりデイ
ザ化データに圧縮されたものを伸長する事ができる。
時(“1"に近い時)に、文字線画情報を失つていない補
正回路31のデータを混合する比率を大きくし、また、文
字線画情報“α”が小さい時“1−α”が1に近い
時)、即ち中間調の階調画の時には多くの階調を持つて
いる多階調化回路30の出力を混合する比率“1−α”を
大きくする。故に本実施例の多階調化部13の出力は線画
情報と階調情報を失わずに、先にデイザ処理によりデイ
ザ化データに圧縮されたものを伸長する事ができる。
次に多階調化回路30の一実施例の詳細ブロツク図を第
3図に示す。
3図に示す。
第3図において、ラインメモリセレクタ28の出力は加
算器41に入力される。又、本実施例ではL1〜L5の5画素
分の画像データを加算する。加算器41において画像の垂
直方向5画素分の加算が行なわれた後に、この加算デー
タはラツチ42、加算器43,45,47,49にそれぞれ出力され
る。ラツチ42,44,46,48には、画像の水平方向に1画素
おきに発生する画像同期クロツクCLKがそれぞれ入力さ
れている。加算器41の出力5画素の加算結果は、ラツチ
42で1画素分遅延し加算器41において次の5画素の加算
結果と加算される。その結果はラツチ44でさらに1画素
遅延した後に加算器45で次の5画素の加算結果と加算さ
れラツチ46でまた1画素分遅延し次の5画素の加算結果
と加算器47で加算される。この結果はさらにラツチ48で
1画素分遅延し加算器49に出力される。加算器49には次
の5画素の加算結果と加算され出力される。
算器41に入力される。又、本実施例ではL1〜L5の5画素
分の画像データを加算する。加算器41において画像の垂
直方向5画素分の加算が行なわれた後に、この加算デー
タはラツチ42、加算器43,45,47,49にそれぞれ出力され
る。ラツチ42,44,46,48には、画像の水平方向に1画素
おきに発生する画像同期クロツクCLKがそれぞれ入力さ
れている。加算器41の出力5画素の加算結果は、ラツチ
42で1画素分遅延し加算器41において次の5画素の加算
結果と加算される。その結果はラツチ44でさらに1画素
遅延した後に加算器45で次の5画素の加算結果と加算さ
れラツチ46でまた1画素分遅延し次の5画素の加算結果
と加算器47で加算される。この結果はさらにラツチ48で
1画素分遅延し加算器49に出力される。加算器49には次
の5画素の加算結果と加算され出力される。
以上のようにして垂直方向5画素、水平方向5画素の
5×5のマトリクス計25画素の加算が行なわれる。この
演算結果は位相合わせ回路50及び文字線画判別回路29に
出力される。位相合わせ回路50では、文字線画判別回路
29の遅延量に応じた遅延が行なわれ、遅延された画像デ
ータは階調変換回路51に入力される。階調変換回路51で
は画像処理部4の処理ビツト数に変換し、乗算回路32に
出力する。
5×5のマトリクス計25画素の加算が行なわれる。この
演算結果は位相合わせ回路50及び文字線画判別回路29に
出力される。位相合わせ回路50では、文字線画判別回路
29の遅延量に応じた遅延が行なわれ、遅延された画像デ
ータは階調変換回路51に入力される。階調変換回路51で
は画像処理部4の処理ビツト数に変換し、乗算回路32に
出力する。
以上説明した本実施例では、多階調化回路30において
5×5のマトリクスの加算演算を行なう例について述べ
たが、後述する理由によりマトリクスサイズを垂直方
向、水平方向ともにデイザマトリクスサイズの整数倍と
している。本実施例の場合のデイザマトリクスサイズは
5×5であり、又、(n,m=1)である。
5×5のマトリクスの加算演算を行なう例について述べ
たが、後述する理由によりマトリクスサイズを垂直方
向、水平方向ともにデイザマトリクスサイズの整数倍と
している。本実施例の場合のデイザマトリクスサイズは
5×5であり、又、(n,m=1)である。
デイザマトリクスサイズが水平方向M、垂直方向Nの
(M×N)の場合、ラインメモリ構成として本実施例の
ラインメモリ21〜26の構成に変え、(nN+1)(n,Nは
整数)のラインメモリを備える構成にし、加算器41の入
力L1〜L5をL1〜LnNの(n×N)本とし、ラツチ42〜4
8、加算器43〜49の構成をそれぞれ(mM−1)にすれば
よい(m,Mは整数)ことは容易に推察できる。
(M×N)の場合、ラインメモリ構成として本実施例の
ラインメモリ21〜26の構成に変え、(nN+1)(n,Nは
整数)のラインメモリを備える構成にし、加算器41の入
力L1〜L5をL1〜LnNの(n×N)本とし、ラツチ42〜4
8、加算器43〜49の構成をそれぞれ(mM−1)にすれば
よい(m,Mは整数)ことは容易に推察できる。
次に多階調化回路30のnN×mMのマトリクスの加算演算
をデイザマトリクスサイズN×Mに対して水平方向、垂
直方向ともに整数倍にする理由を第5図を参照して説明
する。
をデイザマトリクスサイズN×Mに対して水平方向、垂
直方向ともに整数倍にする理由を第5図を参照して説明
する。
以下の説明では第5図を、デイザマトリクス4×4の
デイザ処理結果の“1",“0"を、黒白で図面化した水平
方向、垂直方向共に画像と対応させたものとして考えて
も良いし、又、ビツトマツプメモリ空間と対応させたも
のとして考えても良い。なお、第5図では黒化率“0.5"
の中間調画像となしている。
デイザ処理結果の“1",“0"を、黒白で図面化した水平
方向、垂直方向共に画像と対応させたものとして考えて
も良いし、又、ビツトマツプメモリ空間と対応させたも
のとして考えても良い。なお、第5図では黒化率“0.5"
の中間調画像となしている。
もし仮に、図中、A2,B2に示すように、2×2のマト
リクスで加算演算すると、MAX“1.0",MIN“0.0"の黒化
率となり、また、A3,B3に示すように、3×3のマトリ
クスで加算演算すると、MAX“2/3",MIN“1/3"の黒化率
となる。同様に、A5,B5に示すように、5×5のマトリ
クスでは、MAX“3/5",MIN“2/5"の黒化率となり、ま
た、A6,B6に示すように、6×6のマトリクスではMAX
“2/3",MIN“1/3"の黒化率となる。この結果、一様な濃
度データを多階調化処理した結果、この濃度データが処
理前と比べて一様でなくなり、周期的な値となつてしま
う。
リクスで加算演算すると、MAX“1.0",MIN“0.0"の黒化
率となり、また、A3,B3に示すように、3×3のマトリ
クスで加算演算すると、MAX“2/3",MIN“1/3"の黒化率
となる。同様に、A5,B5に示すように、5×5のマトリ
クスでは、MAX“3/5",MIN“2/5"の黒化率となり、ま
た、A6,B6に示すように、6×6のマトリクスではMAX
“2/3",MIN“1/3"の黒化率となる。この結果、一様な濃
度データを多階調化処理した結果、この濃度データが処
理前と比べて一様でなくなり、周期的な値となつてしま
う。
このため、復元処理した濃度データに対して、画像処
理部4で再び画像処理を施した後にデイザ処理すると、
モアレの発生を引き起こしてしまう。文字線画判別回路
29においても同様に濃度データが一様でなく、周期的な
値は濃度差があるので、文字や線画と誤判断され易い。
理部4で再び画像処理を施した後にデイザ処理すると、
モアレの発生を引き起こしてしまう。文字線画判別回路
29においても同様に濃度データが一様でなく、周期的な
値は濃度差があるので、文字や線画と誤判断され易い。
ところが本実施例に示す如きデイザマトリクスと同じ
サイズ、又は垂直方向、水平方向ともに整数倍のマトリ
クスで加算処理を行なうと(例えば第5図に示すA4,B4
のように)、デイザの周期性を全くひろう事なく多階調
化が行なえる。
サイズ、又は垂直方向、水平方向ともに整数倍のマトリ
クスで加算処理を行なうと(例えば第5図に示すA4,B4
のように)、デイザの周期性を全くひろう事なく多階調
化が行なえる。
次に文字線画判別回路29の詳細を第4図を参照して説
明する。第4図は文字線画判別回路29の詳細ブロツク図
である。
明する。第4図は文字線画判別回路29の詳細ブロツク図
である。
多階調化回路30よりの出力は文字線画判別回路29のラ
インメモリ60〜63に入力される。ラインメモリ60〜63は
ラインメモリ21〜26と同様の動作をする。即ち、ライン
メモリ60〜63のうち順次1つだけ書き込み可能状態とな
り、水平同期信号のくる毎に順次古い順に先の書き込み
データに重ねて新たなデータが書き込まれる。各ライン
メモリ60〜63よりの読み出し出力LLN1〜LLN4は、セレク
タ65に入力され、ラインメモリ60〜63のうち書き込まれ
た状態になつて一番時間のたつている(最先に書き込み
処理された)ラインメモリ出力がLL1に出力され、2番
目に古く書き込まれたラインメモリ出力がLL2、3番目
はLL3にそれぞれ出力される。現在書き込み中のライン
メモリの出力はセレクタ65より出力されない。なおこれ
ら一連の制御はメモリ制御部64により制御される。ラツ
チ66〜72には前述の画像同期クロツクCLKが入力されて
いる。セレクタ65よりの出力LL1はラツチ66,ラツチ69で
それぞれ各1画素分ずつ遅延され、加算器73に入力され
る一方、出力LL2はラツチ67,70,72でそれぞれ各1画素
分ずつ遅延される。そしてラツチ67,72の出力は加算器7
3に入力され、ラツチ70の出力は減算器74に入力され
る。セレクタ65よりの出力LL3は、ラツチ68,71で同様に
1画素分ずつ遅延され、加算器73に入力される。そし
て、加算器73の出力は減算器74に入力される。そして減
算器74ではラツチ70の出力の4倍から加算器73のデータ
を減算する処理を行なう。即ち、減算器74の出力として
は3×3のコンボリユージヨン(2次微分)の結果が得
られることになる。
インメモリ60〜63に入力される。ラインメモリ60〜63は
ラインメモリ21〜26と同様の動作をする。即ち、ライン
メモリ60〜63のうち順次1つだけ書き込み可能状態とな
り、水平同期信号のくる毎に順次古い順に先の書き込み
データに重ねて新たなデータが書き込まれる。各ライン
メモリ60〜63よりの読み出し出力LLN1〜LLN4は、セレク
タ65に入力され、ラインメモリ60〜63のうち書き込まれ
た状態になつて一番時間のたつている(最先に書き込み
処理された)ラインメモリ出力がLL1に出力され、2番
目に古く書き込まれたラインメモリ出力がLL2、3番目
はLL3にそれぞれ出力される。現在書き込み中のライン
メモリの出力はセレクタ65より出力されない。なおこれ
ら一連の制御はメモリ制御部64により制御される。ラツ
チ66〜72には前述の画像同期クロツクCLKが入力されて
いる。セレクタ65よりの出力LL1はラツチ66,ラツチ69で
それぞれ各1画素分ずつ遅延され、加算器73に入力され
る一方、出力LL2はラツチ67,70,72でそれぞれ各1画素
分ずつ遅延される。そしてラツチ67,72の出力は加算器7
3に入力され、ラツチ70の出力は減算器74に入力され
る。セレクタ65よりの出力LL3は、ラツチ68,71で同様に
1画素分ずつ遅延され、加算器73に入力される。そし
て、加算器73の出力は減算器74に入力される。そして減
算器74ではラツチ70の出力の4倍から加算器73のデータ
を減算する処理を行なう。即ち、減算器74の出力として
は3×3のコンボリユージヨン(2次微分)の結果が得
られることになる。
減算器74の処理結果である出力信号は、続いて混合比
率演算回路75に入力される。ここで、減算器74の絶対値
が大きい程、前述“α”を“1"に近づける処理を行な
う。ここでは、第1の閾値を越えた時に(α=1)と
し、第2の閾値以下では(α=0)とし、第1の閾値と
第2の閾値間の値によりαを“1"〜“0"に変化させる。
そして出力“α”と“1−α”はそれぞれ前述の第2図
に示す乗算回路32、乗算回路33に出力される。
率演算回路75に入力される。ここで、減算器74の絶対値
が大きい程、前述“α”を“1"に近づける処理を行な
う。ここでは、第1の閾値を越えた時に(α=1)と
し、第2の閾値以下では(α=0)とし、第1の閾値と
第2の閾値間の値によりαを“1"〜“0"に変化させる。
そして出力“α”と“1−α”はそれぞれ前述の第2図
に示す乗算回路32、乗算回路33に出力される。
以上説明した様に、本実施例においては、文字線画判
定回路29では3×3の2次微分を行なつている例につい
て示したが、これに替え、5×5の2次微分や、2つ以
上の方向の1次微分の絶対値の和等のエツジを検出する
手段であれば、特に限定されるものではない。
定回路29では3×3の2次微分を行なつている例につい
て示したが、これに替え、5×5の2次微分や、2つ以
上の方向の1次微分の絶対値の和等のエツジを検出する
手段であれば、特に限定されるものではない。
又、文字線画判別回路29においては、サンプリングモ
アレのない多階調化回路30の出力を入力しているので、
網点化されたデイザを文字や線画として誤判定すること
もない。
アレのない多階調化回路30の出力を入力しているので、
網点化されたデイザを文字や線画として誤判定すること
もない。
以上説明した様に本実施例によれば、デイザ処理され
た信号を略正確に階調性のある複数ビツトの信号(濃淡
画像データ)に復元することができ、デイザ処理された
後、ビツトマツプメモリに書き込まれた画像を再び再生
し、繰り返し画像処理することが可能になり、ソース側
のメモリとデイステイネーシヨン側のメモリをビツトマ
ツプメモリに置き変える事ができる。このため、画像デ
ータを記憶する記憶メモリを小容量のメモリで構成する
ことができ、かつ記憶画像データを繰り換えして再画像
処理を行う事ができる。
た信号を略正確に階調性のある複数ビツトの信号(濃淡
画像データ)に復元することができ、デイザ処理された
後、ビツトマツプメモリに書き込まれた画像を再び再生
し、繰り返し画像処理することが可能になり、ソース側
のメモリとデイステイネーシヨン側のメモリをビツトマ
ツプメモリに置き変える事ができる。このため、画像デ
ータを記憶する記憶メモリを小容量のメモリで構成する
ことができ、かつ記憶画像データを繰り換えして再画像
処理を行う事ができる。
また、デイザ処理され、2値化処理された画像データ
を文字や線画の情報を保ちながら、再び階調性のある画
像データに変換することが出来る。
を文字や線画の情報を保ちながら、再び階調性のある画
像データに変換することが出来る。
[発明の効果] 以上説明したように、本発明によれば、入力した複数
画素の2値画像データから、複数ビットからなる1画素
の多値画像データを復元する多階調化回路からの多値画
像データと、入力した2値画像データに応じて全ビット
が1または0からなる多値画像データを復元する補正回
路からの多値画像データとを、画像が文字画像か中間調
画像かの判別結果に応じて加算することで、入力2値画
像データを、文字、線画の情報を保存し、かつ、解像度
を劣化させることなく階調性に優れた多値画像データに
復元することができる。
画素の2値画像データから、複数ビットからなる1画素
の多値画像データを復元する多階調化回路からの多値画
像データと、入力した2値画像データに応じて全ビット
が1または0からなる多値画像データを復元する補正回
路からの多値画像データとを、画像が文字画像か中間調
画像かの判別結果に応じて加算することで、入力2値画
像データを、文字、線画の情報を保存し、かつ、解像度
を劣化させることなく階調性に優れた多値画像データに
復元することができる。
第1図は本発明に係る一実施例のブロツク図、 第2図は第1図に示す多階調化部の詳細ブロツク図、 第3図は第2図に示す多階調化回路の詳細ブロツク図、 第4図は第2図に示す文字線画判別回路の詳細ブロツク
図、 第5図は面積率50%のデイザ化画像を示す図である。 図中、1……画像読取スキヤナ、2……記憶装置、3…
…切換部、4……画像処理部、5……アドレス発生器、
6……中央制御部、7,8,28,65……セレクタ、9,10……
ビツトマツプメモリ、11……データ切換部、12……出力
装置、13……多階調化部、21〜26,60〜63……ラインメ
モリ、27,64……メモリ制御部、29……文字線画判別回
路、30……多階調化回路、31……補正回路、32,33……
乗算回路、34……加算回路、41,43,45,47,49,73……加
算器、42,44,46,48,66〜72……ラッチ、50……位相合わ
せ回路、51……階調変換回路、74……減算器、75……混
合比率演算回路である。
図、 第5図は面積率50%のデイザ化画像を示す図である。 図中、1……画像読取スキヤナ、2……記憶装置、3…
…切換部、4……画像処理部、5……アドレス発生器、
6……中央制御部、7,8,28,65……セレクタ、9,10……
ビツトマツプメモリ、11……データ切換部、12……出力
装置、13……多階調化部、21〜26,60〜63……ラインメ
モリ、27,64……メモリ制御部、29……文字線画判別回
路、30……多階調化回路、31……補正回路、32,33……
乗算回路、34……加算回路、41,43,45,47,49,73……加
算器、42,44,46,48,66〜72……ラッチ、50……位相合わ
せ回路、51……階調変換回路、74……減算器、75……混
合比率演算回路である。
Claims (1)
- 【請求項1】1画素2値レベルを表わす2値画像データ
を1画素多値レベルを表わす複数ビットからなる多値画
像データに復元する画像処理装置において、 2値画像データを入力する入力手段と、 前記入力手段により入力した複数画素の2値画像データ
に基づいて、前記複数画素の各々の画素を複数ビットか
らなる多値画像データに復元する復元処理を入力し2値
画像データに実行する第1の復元手段と、 前記入力手段により入力した2値画像データの1画素が
1のレベルの場合、全ビットが1からなる複数ビットの
多値画像データに、また前記2値画像データの1画素が
0のレベルの場合、全ビットが0からなる複数ビットの
多値画像データに復元する復元処理を入力した2値画像
データに実行する第2の復元手段と、 2値画像データが文字画像か中間調画像かを判別する判
別手段と、 前記判別手段での判別結果に応じて前記第1の復元手段
にて得られた複数ビットからなる多値画像データと前記
第2の復元手段にて得られた複数ビットからなる多値画
像データを加算する加算手段とを備えることを特徴とす
る画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234559A JPH0823887B2 (ja) | 1985-10-22 | 1985-10-22 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234559A JPH0823887B2 (ja) | 1985-10-22 | 1985-10-22 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6295669A JPS6295669A (ja) | 1987-05-02 |
JPH0823887B2 true JPH0823887B2 (ja) | 1996-03-06 |
Family
ID=16972916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60234559A Expired - Fee Related JPH0823887B2 (ja) | 1985-10-22 | 1985-10-22 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0823887B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816448B2 (ja) * | 1989-07-31 | 1998-10-27 | スズキ株式会社 | 車載用ナビゲーション装置 |
US5164717A (en) * | 1989-09-28 | 1992-11-17 | Sun Microsystems, Inc. | Method and apparatus for the dithering of antialiased vectors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59163959A (ja) * | 1983-03-08 | 1984-09-17 | Fujitsu Ltd | 中間調画像変換方式 |
JPS60136476A (ja) * | 1983-12-26 | 1985-07-19 | Canon Inc | 画像処理装置 |
-
1985
- 1985-10-22 JP JP60234559A patent/JPH0823887B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6295669A (ja) | 1987-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59156070A (ja) | 画像処理装置 | |
EP0734153B1 (en) | Image processing apparatus for performing random mask process | |
US5655032A (en) | Coding method and apparatus therefor | |
JPH11187264A (ja) | 画像処理方法および装置 | |
US4858018A (en) | Image processing apparatus | |
EP0503645A2 (en) | Matrix address generator and multivalue gradation processor having the same | |
JPH0799543B2 (ja) | 画像処理装置 | |
US5659635A (en) | Image processing apparatus for compressing and decompressing image data | |
JPH0823887B2 (ja) | 画像処理装置 | |
JPH0792832B2 (ja) | 画像処理装置 | |
JPH07118002B2 (ja) | 画像処理装置 | |
JP2935435B2 (ja) | 中間調画像処理装置 | |
JP2934971B2 (ja) | 画像2値化処理装置 | |
JPH01126778A (ja) | 画像情報処理装置 | |
JPH07295527A (ja) | 画像信号2値化処理装置および方法 | |
JPH06113125A (ja) | 画像処理装置 | |
JP3162159B2 (ja) | 画像処理装置 | |
JP2800252B2 (ja) | データ圧縮法 | |
JPH01106671A (ja) | 画像処理回路 | |
JP2833669B2 (ja) | 画素密度変換方式 | |
JPH0575864A (ja) | フアクシミリの読み取り方式 | |
JPH11155064A (ja) | 画像処理方法及び装置 | |
JPH02252360A (ja) | 中間調画像推定方法 | |
JPH02107064A (ja) | 画像信号処理装置 | |
JPH02252359A (ja) | 中間調画像推定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |