JP3162159B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に関し、
特に、ラスター走査型の画像信号の特定領域に、他の領
域とは異なる処理を施す画像処理装置に関する。

【０００２】

【従来の技術】ラスター走査型の画像信号の特定領域
に、他の領域とは異なる処理を施す画像処理装置とし
て、ビットマップメモリにあらかじめ処理のオン／オフ
に対応する切換情報を記憶しておき、画像処理中にあっ
てはラスター走査の進行にしたがってビットマップメモ
リ内のデータを順に読み出して処理のオン／オフ制御に
供する構成とした画像処理装置が知られている（特開昭
５９−４５７６５号公報）。これによれば、メモリ容量
が削減され、それぞれの領域において画像処理を容易に
することができる。

【０００３】また本出願人の先願として、主走査方向に
おける画像処理の種類とその変化点座標の違いに応じて
１ライン単位の切換制御手順の分類を行い、この分類さ
れた画像処理の種類と変化点座標のデータをメモリに記
憶したのち画像処理を開始し、画像処理中にあっては副
走査の進行にしたがって分類の選択制御をマイクロコン
ピュータ等で行うと共に、主走査方向の画像処理の切換
制御をメモリに記憶された画像処理の種類と変化点座標
データに基づいて行う構成とした切換制御装置がある
（特願平２−４５００号）。

【０００４】

【発明が解決しようとする課題】しかし、特開昭５９−
４５７６５号公報の欠点は、ビットマップメモリに記憶
されるデータが画像処理のオン／オフ制御に直結してい
る点にある。

【０００５】すなわち、制御を行う画像処理の種類の増
加にしたがってビットマップメモリを深さ方向に増設す
る必要があるので、大容量のメモリが必要となり、実質
的には複数種の画像処理の切換制御が実現できないとい
う問題がある。

【０００６】また、特願平２−４５００号の欠点は、１
ライン単位の切換制御手順の種類が多い場合、例えば非
矩形の領域に対して画像処理の切換制御を行う場合に、
大容量のメモリが必要とするところにあり、実質的には
非矩形の領域に対する画像処理の切換制御ができないと
いう問題がある。

【０００７】そこで本発明は、特に大容量のメモリを必
要とせず、非矩形の領域に対して複数種の画像処理の切
換制御を実施しうる画像処理装置を提供することを目的
とする。

【０００８】

【課題を解決するための手段】本願の第１発明は、２値
以上の記憶を行う、画像情報の画素単位に対応するメモ
リ単位、の集合でなり、１ビット以上を先頭ビットとす
る処理モード情報を格納する、ビットマップ状のメモリ
（４０５）；画像情報のラスター走査の進行に同期して
ビットマップ状のメモリ（４０５）より情報を読み出す
読出手段（１０９１）；読み出された情報の先頭ビット
を検知する検知手段（７０２）；検知手段（７０２）の
先頭ビット検知に応答して処理モード情報を抽出する処
理モード情報抽出手段（１０９２）；抽出された処理モ
ード情報を、新たに処理モード情報が抽出されるまで保
持する保持手段（７０７）；および、保持手段（７０
７）に保持された処理モード情報が指定する画像処理を
前記画像情報に施こす処理手段（１０２）；を備える。

【０００９】なお、カッコ内の記号は、図面に示し後述
する実施例の対応要素又は対応事項を示す。

【００１０】本願の第２発明は、２値以上の記憶を行
う、画像情報の画素単位に対応するメモリ単位、の集合
でなり、１ビット以上を先頭ビットとし次の１ビット以
上を桁数ビットとする、桁数が異なる複数種の処理モー
ド情報を格納する、ビットマップ状のメモリ（４０
５）；画像情報のラスター走査の進行に同期してビット
マップ状のメモリ（４０５）より情報を読み出す読出手
段（１０９１）；読み出された情報の先頭ビットおよび
桁数ビットを検知する検知手段（７０２，７０４，７０
５）；検知手段（７０２，７０４，７０５）の先頭ビッ
トおよび桁数検知に応答して処理モード情報を抽出する
処理モード情報抽出手段（１０９２）；抽出された処理
モード情報を、新たに処理モード情報が抽出されるまで
保持する保持手段（７０７）；および、保持手段（７０
７）に保持された処理モード情報が指定する画像処理を
前記画像情報に施こす処理手段（１０２）；を備える。

【００１１】本願の第３発明は、２値以上の記憶を行
う、画像情報の画素単位に対応するメモリ単位、の集合
でなり、１ビット以上を先頭ビットとし次の１ビット以
上を桁数ビットとする、処理モード情報およびそれより
も桁数が少ないスタック情報を格納する、ビットマップ
状のメモリ（４０５）；画像情報のラスター走査の進行
に同期してビットマップ状のメモリ（４０５）より情報
を読み出す読出手段（１０９１）；読み出された情報の
先頭ビットおよび桁数ビットを検知する検知手段（７０
２，７０３）；検知手段（７０２，７０３）の先頭ビッ
トおよび桁数検知に応答して処理モード情報およびスタ
ック情報を抽出する情報抽出手段（１０９２）；抽出さ
れた処理モード情報を保持する保持手段（７０７）；新
たに抽出された情報がスタック情報であるかを判定し、
スタック情報であると保持手段（７０７）に保持してい
る処理モード情報を、スタック情報でないと新たに抽出
された処理モード情報を、読み出し情報に設定するモー
ド情報設定手段（１０９２）；および、モード情報設定
手段（１０９２）が設定した読み出し情報が指定する画
像処理を前記画像情報に施こす処理手段（１０２）；を
備える。

【００１２】本願の第４発明は、２値以上の記憶を行
う、画像情報の画素単位に対応するメモリ単位、の集合
でなり、１ビット以上を先頭ビットとする処理モード情
報を格納する、ビットマップ状のメモリ（４０５）；画
像情報のラスター走査の進行に同期してビットマップ状
のメモリ（４０５）より情報を読み出す読出手段（１０
９１ｂ）；読み出された情報の先頭ビットを検知する検
知手段（８０２）；検知手段（８０２）の先頭ビット検
知に応答して処理モード情報を抽出する処理モード情報
抽出手段（８０３）；抽出された処理モード情報のレベ
ルを、該処理モード領域の終りまで保持する複数の状態
保持手段（８０５ａ〜８０５ｐ）；複数の状態保持手段
（８０５ａ〜８０５ｐ）から出力される処理モード情報
のレベルに応じて、所定の優先順位で一つの処理モード
情報を選択する選択手段（８０６）；および、選択手段
（８０６）で選択された処理モード情報が指定する画像
処理を前記画像情報に施こす処理手段（１０２）；を備
える。

【００１３】また第４発明の好ましい実施態様は、選択
手段（８０６）は、指定された優先順位で一つの処理モ
ード情報を選択し、また状態保持手段（８０５ａ〜８０
５ｐ）の初期レベルを設定する初期状態設定手段（８０
４，８０７）を更に備える。

【００１４】

【作用】本願の第１発明によれば、２値以上の記憶を行
う、画像情報の画素単位に対応するメモリ単位、の集合
でなり、１ビット以上を先頭ビットとする処理モード情
報を格納する、ビットマップ状のメモリ（４０５）より
画像情報のラスター走査の進行に同期して読み出された
情報の先頭ビットを検知手段（７０２）が検知する。そ
して、先頭ビット検知に応答して抽出された処理モード
情報を新たに処理モード情報が抽出されるまで保持手段
（７０７）が保持する。よって、処理モード情報が切り
換わるまで同じモードの処理が継続される。また、境界
の切り換わりの所のみにモードコードを書けばよく他の
所はゼロレベルでよい。そして、処理手段（１０２）
は、保持手段（７０７）に保持された処理モード情報が
指定する画像処理を前記画像情報に施こす。これによ
り、非矩形の領域に対して画像処理の切換制御が可能
で、かつビットマップ状のメモリ（４０５）を深さ方向
に特に増設することなく複数種の画像処理の切り換えを
実施しうる。

【００１５】本願の第２発明によれば、２値以上の記憶
を行う、画像情報の画素単位に対応するメモリ単位、の
集合でなり、１ビット以上を先頭ビットとし次の１ビッ
ト以上を桁数ビットとする、桁数が異なる複数種の処理
モード情報を格納する、ビットマップ状のメモリ（４０
５）より画像情報のラスター走査の進行に同期して読み
出された情報の先頭ビットおよび桁数ビットを検知手段
（７０２，７０４，７０５）が検知する。そして、先頭
ビットおよび桁数検知に応答して処理モード情報を新た
に処理モード情報が抽出されるまで保持手段（７０７）
が保持する。よって、処理モード情報が切り換わるまで
同じモードの処理が継続される。また、境界の切り換わ
りの所のみにモードコードを書けばよく他の所はゼロレ
ベルでよい。更に使用頻度が高いモードに少ない桁数の
モードコードを割り当てることができラスター走査に対
するモード情報読み取りの遅れが短くなる。そして、処
理手段（１０２）は、保持手段（７０７）に保持された
処理モード情報が指定する画像処理を前記画像情報に施
こすので、高精細な画像処理の切り換え制御を実施しう
る。

【００１６】本願の第３発明によれば、２値以上の記憶
を行う、画像情報の画素単位に対応するメモリ単位、の
集合でなり、１ビット以上を先頭ビットとし次の１ビッ
ト以上を桁数ビットとする、処理モード情報およびそれ
よりも桁数が少ないスタック情報を格納する、ビットマ
ップ状のメモリ（４０５）より画像情報のラスター走査
の進行に同期して読み出された情報の先頭ビットおよび
桁数ビットを検知手段（７０２，７０３）が検知する。
そして、先頭ビットおよび桁数検知に応答して処理モー
ド情報およびスタック情報を情報抽出手段（１０９２）
が抽出し、抽出された処理モード情報を保持手段（７０
７）が保持する。よって、処理モード情報が切り換わる
まで同じモードの処理が継続される。また、境界の切り
換わりの所のみにモードコードを書けばよく他の所はゼ
ロレベルでよい。その後、モード情報設定手段（１０９
２）は、新たに抽出された情報がスタック情報であるか
を判定し、スタック情報であると保持手段（７０７）に
保持している処理モード情報を、スタック情報でないと
新たに抽出された処理モード情報を、読み出し情報に設
定する。よって、特にスタック情報がある場合はラスタ
ー走査に対するモード情報読み取りの遅れがかなり短く
なる。そして、処理手段（１０２）は、モード情報設定
手段（１０９２）が設定した読み出し情報が指定する画
像処理を前記画像情報に施こすので、高精細な画像処理
の切り換え制御を実施しうる。

【００１７】本願の第４発明によれば、選択手段（８０
６）は複数の状態保持手段（８０５ａ〜８０５ｐ）から
出力される処理モード情報のレベルを検出し、そのレベ
ル応じて、所定の優先順位で一つの処理モード情報を選
択する。そして、処理手段（１０２）は選択された処理
モード情報が指定する画像処理を前記画像情報に施こ
す。よって、複数の処理モード情報が重複した場合であ
っても一つの画像処理の制御を特に大容量のメモリを必
要とすることなく行える。

【００１８】また第４発明の好ましい実施態様は、選択
手段（８０６）の選択する際の優先順位を任意に設定可
能としたので複数の処理モード情報が重複した場合、例
えば最も上の処理モード情報あるいは最も下の処理モー
ド情報等、任意に選択しうる。また状態保持手段（８０
５ａ〜８０５ｐ）の初期レベルを設定する初期状態設定
手段（８０４，８０７）を更に備えるので選択手段（８
０６）で選択されると予想される処理モード情報を設定
することで制御を省略しうる。

【００１９】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。

【００２０】

【実施例】（第１実施例）図１は、本発明の一実施例を
使用するデジタル複写機における画像処理ユニットの概
略構成を示す。

【００２１】図１を参照すると、符号１０１は原稿を読
み取ってラスタースキャン型の画像信号を出力するスキ
ャナユニットである。スキャナユニット１０１より出力
された画像信号は画像処理ユニット１０２に入力され、
画像処理が施された後、プリンタユニット１１３に出力
される。また、システムユニット１００は、スキャナユ
ニット１０１，画像処理ユニット１０２およびプリンタ
ユニット１１３全体の制御を行う。

【００２２】画像処理ユニット１０２は、入力された画
像信号に処理を施すフィルタ処理回路１０３，加工処理
回路１０４，および中間調処理回路１０５等から構成さ
れている。

【００２３】ここで、フィルタ回路１０３は、異なる係
数による空間フィルタ処理を画像信号に施す回路で、そ
のフィルタ係数は、フィルタ制御回路１０６から出力さ
れる信号によりリアルタイムに切り換え制御されてい
る。

【００２４】加工処理回路１０４は、フィルタ回路１０
３が出力する画像信号に、影付け，中抜き（輪郭抽
出），ネガポジ反転の順で処理を施す回路で、影付け処
理および中抜き処理のオン／オフとオン時の動作モー
ド，ネガポジ反転処理のオン／オフは、加工制御回路１
０７から出力される信号によりリアルタイムに切り換え
制御されている。

【００２５】中間調処理回路１０５は、加工処理回路１
０４が出力する画像信号に、濃度調整，ディザ，イレー
スの順で処理を施す回路で、濃度調整処理の濃度レベ
ル，ディザ処理のディザパターンの選択，イレース処理
のオン／オフは、中間調制御回路１０８から出力される
信号によりリアルタイムに切り換え制御されている。

【００２６】また、領域制御回路１０９は、各処理回路
１０３〜１０５における処理の組合せに対応したエリア
番号信号を、スキャナユニット１０１におけるラスター
スキャン動作の進行に応じて発生する回路である。

【００２７】図２に、エリア番号信号と処理の組合せの
対応例を示す。図２は、フィルタ処理８種，影付け処理
８種，中抜き処理４種，濃度調整処理１６種，ディザ処
理４種の切り換えが可能な場合を示しており、この場合
の各処理の制御信号はそれぞれ３，３，２，４，２ビッ
トの幅をもつ。また、エリア番号信号は１６種でその信
号幅は４ビットになっている。

【００２８】図１において、各制御回路１０６〜１０８
は、対応する処理回路１０３〜１０５とその内部処理ブ
ロックで生じる画像信号の遅れに応じて、エリア番号信
号を遅らせるディレイ補正回路１１０，１１１，１１２
をそれぞれ有しており、これによって処理の組合せがズ
レないようにしている。このように、画像信号の遅れに
応じてエリア番号信号を遅らせる場合は、組合せを行う
画像処理の種類を増しても、エリア番号信号の本数が増
えないので、多機能な画像処理装置を容易に実現でき
る。

【００２９】次に、本発明に係わる領域制御回路１０９
の説明を行う。

【００３０】図３は、領域制御データを記憶するメモリ
のアドレスマッピングの例である。図３（ａ）を参照す
ると、メモリは５１２ｋワード（１ワード＝１６ビッ
ト）の容量を有しており、１ライン分のデータは１５１
ワードを占める。従って、メモリには３４７２ライン分
のデータが記憶可能である。

【００３１】１ライン分のデータの構造は、図３（ｂ）
に示すようになっている。すなわち、各ラインの先頭ア
ドレスは後述する参照オフセットアドレスの領域で、こ
れに続く第１〜第１５０ワードはビットマップデータの
領域になっている。

【００３２】図３（ｃ）は、第１〜第１５０ワードのデ
ータとビットマップとの関係を示すものであり、各ワー
ドはＭＳＢが先頭になっている。また、図３（ｃ）に示
すようにビットマップの大きさは３４７２ライン×２４
００ドットであり、解像度を主副とも８ドット／ｍｍと
すると、Ａ３およびＤＬＴ用紙よりも大きなサイズを有
している。

【００３３】図４に、図３に示した構造のメモリをアク
セスするメモリアクセス回路１０９１の回路ブロック例
を、図５，図６，図７および図８にその動作を説明する
タイムチャートを示す。

【００３４】図４および図５を参照すると、副走査カウ
ンタ回路４０１は有効画像領域を表すＦＧＡＴＥ信号に
より動作を開始し、ライン同期信号ＬＳＹＮＣが入力さ
れる度に１５１進み、各ラインデータの先頭アドレス信
号ＳＡＤＲＳを出力する。なお、ＦＧＡＴＥ信号の長さ
は３４７２ラインを超えないように制御されている。図
４および図６を参照すると、分周回路４０２は画素同期
信号ＣＬＯＣＫを１６分周してメモリ同期信号ＭＣＬＫ
を出力する。この分周動作はライン同期信号ＬＳＹＮＣ
に同期して行われる。また、上述した副走査カウンタ回
路４０１が出力する先頭アドレス信号ＳＡＤＲＳは、ラ
イン同期信号ＬＳＹＮＣの立ち上がりに同期して変化す
る。

【００３５】図４および図７を参照すると、主走査カウ
ンタ回路４０３はライン同期信号ＬＳＹＮＣでクリアさ
れメモリ同期信号ＭＣＬＫを計数するカウンタ等で構成
され、各ラインにおけるアドレス位置信号ＭＡＤＲＳ
と、Ｐ−Ｓ（パラレル−シリアル）変換回路４０８で使
用されるクリア信号ＣＬＥＡＲを出力する。また、ライ
ン先頭検出回路４０４は図３に示した構造のメモリ４０
５から出力された、参照オフセットアドレスデータを取
り込むタイミングを検出して、その検出信号ＬＨＤを出
力する回路であり、参照オフセットアドレス回路４０６
がこの検出信号ＬＨＤに応じて参照オフセットアドレス
データを保持して、オフセットアドレス信号ＯＡＤＲＳ
として出力する。ここでメモリ４０５に入力されるアド
レスＡＤＲＳは、加算器４０７の動作により先頭アドレ
ス信号ＳＡＤＲＳ，アドレス位置信号ＭＡＤＲＳおよび
参照オフセットアドレス信号の総和になっている。そし
て、各ラインに対応した参照オフセットアドレスデータ
が入力されるように動作する。

【００３６】図４および図８を参照すると、Ｐ−Ｓ変換
回路４０８はメモリ４０５が出力する１６ビットパラレ
ルデータＰＡＲＤをメモリ同期信号ＭＣＬＫに同期して
取り込み、画素同期信号ＣＬＯＣＫに同期してシリアル
データＳＥＲＤとして出力する回路である。また、Ｐ−
Ｓ変換回路４０８は主走査カウンタ回路４０３が出力す
るＣＬＥＡＲ信号に応じて保持しているデータをクリア
するので、メモリ４０５に記憶された各ラインの第１〜
１５０ワード以外のデータを出力しない。

【００３７】図４に示したメモリクリア回路４０９は、
上述したＦＧＡＴＥ，ＬＳＹＮＣ，ＣＬＯＣＫの各信号
に同期して、メモリ４０５にクリアデータを能動的に書
き込む回路で、マイクロコンピュータ等で構成されたシ
ステム制御ユニット１００からの指令によって動作が制
御されている。

【００３８】また、メモリ４０５への必要データの書き
込みもシステム制御ユニット１００により行われる。

【００３９】次に図９を参照して、ビットマップ部分に
書き込まれるデータについて説明する。ビットマップ部
分に書き込まれるデータはその長さによって３種類に分
類できる。２ビット長コードはスタック参照コード１種
類であり、このコードはエリア番号の属性を持たないと
いう特殊なコードである。すなわち、このスタック参照
コードは１つ前のエリア番号を選択する場合に用いら
れ、その長さが極めて短いという特徴を持つ。４ビット
長コードはエリア番号０および１の２種類であり、その
長さが短いという特徴を持つ。また、７ビット長コード
は全てのエリア番号（０〜１５）を表すために１６種類
あり、その長さは標準的である。

【００４０】各ビット長コードの構造は、ビット番号１
がスタートビットになっており、このスタートビットを
検出することで後述するエリアコード抽出回路１０９２
が動作を開始する。また、ビット番号２は２ビット長コ
ードとその他の識別に、ビット番号３は４ビット長コー
ドと７ビット長コードとの識別に使用される。

【００４１】図１０に、図４に示したメモリアクセス回
路１０９１が出力するシリアルデータＳＥＲＤからエリ
ア番号信号を生成するエリアコード検出回路１０９２の
回路ブロック例を，図１１にその動作を説明するタイム
チャートを示す。

【００４２】図１０および図１１を参照すると、Ｓ−Ｐ
（シリアル−パラレル）変換回路７０１は、シリアルデ
ータＳＥＲＤを、図示しない画素同期信号に同期して６
ビットのパラレルデータＰＤ１〜６に変換する回路であ
る。

【００４３】スタートビット検出回路７０２は、パラレ
ルデータＰＤ１に基づいて上述した各ビット長コードの
スタートビットを検出する回路である。スタートビット
検出回路７０２はスタートビットを検出すると、回路内
部の検出フラグをセットし、これによってスタートビッ
トの検出動作は休止する。また、スタートビット検出回
路７０２は、２ビット長コード検出回路７０３，４ビッ
ト長コード検出回路７０４，および７ビット長コード検
出回路７０５に対し、それぞれコード長に応じたタイミ
ングで検出イネーブル信号ＥＮ２，ＥＮ４およびＥＮ７
を出力する。

【００４４】７ビット長コード検出回路７０５は、検出
イネーブル信号ＥＮ７を受け取ると、パラレルデータＰ
Ｄ１〜６に基づいてエリア番号を生成しデータバスＡＲ
ＥＡ上にエリア番号を出力すると共に、アクノリッジ信
号ＡＣＫ７を出力する。

【００４５】アクノリッジ信号ＡＣＫ７は、ＯＲゲート
７０６を介してＦ／Ｆ７０７，７０８およびスタートビ
ット検出回路７０２に入力されている。これによりＦ／
Ｆ７０７には、７ビット長コード検出回路７０５が出力
したエリア番号が保持されると共に、Ｆ／Ｆ７０８には
それまでのＦ／Ｆ７０７が出力していたエリア番号が保
持される。また、スタートビット検出回路７０２は上述
した検出フラグをリセットして、これによってスタート
ビットの検出動作を再開する。

【００４６】４ビット長コード検出回路７０４は、検出
イネーブル信号ＥＮ４を受け取ると、パラレルデータＰ
Ｄ１〜３に基づいて４ビット長コードの検出を行う。こ
の時、４ビット長コードが検出されると、検出したエリ
ア番号をデータバスＡＲＥＡ上に出力すると共に、アク
ノリッジ信号ＡＣＫ４を出力する。これによって、７ビ
ット長コード検出回路７０５の場合と同様に、Ｆ／Ｆ７
０７および７０８の保持データの変更と、スタートビッ
ト検出回路７０２における検出フラグのリセットが行わ
れる。また、この検出フラグのリセットによりスタート
ビット検出回路７０２は、次の検出イネーブル信号ＥＮ
７の出力タイミングにおいて、検出イネーブル信号ＥＮ
７を出力しなくなる。

【００４７】２ビット長コード検出回路７０３は、検出
イネーブル信号ＥＮ２を受け取ると、パラレルデータＰ
Ｄ１に基づいて２ビット長コードの検出を行う。この
時、２ビット長コード（スタック参照コード）が検出さ
れると、アクノリッジ信号ＡＣＫ２を出力する。アクノ
リッジ信号ＡＣＫ２は、Ｆ／Ｆ７０８の出力イネーブル
端子に入力されており、これによってＦ／Ｆ７０８に保
持されているエリア番号がデータバスＡＲＥＡ上に出力
される。また、アクノリッジ信号ＡＣＫ２の出力によっ
て、Ｆ／Ｆ７０７および７０８の保持データの変更と、
スタートビット検出回路７０２における検出フラグのリ
セットも行われる。この検出フラグのリセットによりス
タートビット検出回路７０２は、次の検出イネーブル信
号ＥＮ５，７の出力タイミングにおいて、それぞれイネ
ーブル信号ＥＮ５，７を出力しなくなる。

【００４８】なお、以上で説明したスタートビット検出
回路７０２，２ビット長コード検出回路７０３，４ビッ
ト長コード検出回路７０４および７ビット長コード検出
回路７０５は、図示しない画素同期信号に同期して動作
している。

【００４９】次に、図１２を用いて、参照オフセットア
ドレスの効果について説明する。領域とそれに属する画
像処理の組合せを設定可能なデジタル複写機は公知であ
り（例えばＡＲＴＡＧＥ８０００）、図１２は設定され
た領域と、画像処理の組合せに応じて付加されたエリア
番号の関係例を示している。図は、設定された領域が長
方形の場合を示しており、通常はこのような長方形の領
域が設定されることが多い。

【００５０】このような形状の領域が設定されている場
合、領域制御回路１０９が出力する１ライン中のエリア
番号のパターンは、周辺ラインと同一である確率が高
い。このため図に示すように第ｋライン目に図９に示し
たようなエリアコードのデータを記憶させておき、周辺
のライン（第ｋ＋１，ｋ＋２ライン目）は参照オフセッ
トアドレスに所定のアドレスを記憶させるだけで、所望
の領域制御を行うことができる。よって、システム制御
ユニット１００がメモリをアクセスする回数を大幅に削
減できるので、メモリ設定時間も大幅に短縮される。

【００５１】次に、図１３を用いて、図９に示したよう
な異なる長さを持つエリアコードを使用する効果につい
て説明する。

【００５２】図１３は、設定された領域と、画像処理の
組合せに応じて付加されたエリアコードの関係例を示し
ている。図に示すように高精細な画像処理の切り換えを
必要とする場合、領域制御回路１０９ではその領域に、
長さの短いエリアコードを割り当てることが可能にな
る。すなわち、システム制御ユニット１００は、４ビッ
ト長コードのエリア番号１を割り当てることで、図に示
すように最小４ドット幅で、次のエリア番号を出力させ
ることができる。これは、同一の長さのエリアコードを
使用する場合に比べて高精細である。

【００５３】次に、図１４を用いて、図９に示したよう
なスタック参照コードを使用する効果について説明す
る。

【００５４】図１４は、設定された領域と、画像処理の
組合せに応じて付加されたエリア番号の関係例を示して
いる。図に示すように一時的な画像処理の切り換えを高
精細に行う必要がある場合、領域制御回路１０９では元
のエリア番号に戻す場合にスタック参照コードを使用す
ることができる。すなわち、システム制御ユニット１０
０は２ビット長コードのスタック参照コードを書き込む
ことができるので、図に示すように最小２ビット幅で元
のエリア番号を出力させることができる。これは、通常
のエリア番号情報を含むエリアコードを使用する場合に
比べて高精細である。

【００５５】また、システム制御ユニット１００はメモ
リクリア回路４０９を動作させることにより、その間、
他の制御が可能となると同時に、古いデータを消去する
ためにメモリ４０５の全アドレスをアクセスする必要が
なくなる。すなわち、領域の変化点だけをアクセスすれ
ばよいので、データの設定時間を大幅に短縮することが
できる。また、図９に示したように、各エリアコードは
２ビット以上の長さを有しているために、ビットマップ
状のメモリに１つのエリアコードを書き込む場合に、２
つのアドレスをアクセスする場合が生じる。しかし、ビ
ットマップ状のメモリが予めクリアされていると、実際
に書き込みが必要となるのは各コードの「１」部分だけ
となる。従って、スタック参照コードは実質的に１ビッ
トの長さのコードとみなせるなど、メモリにアクセスす
る回数は更に少なくすることが可能になる。

【００５６】（第２実施例）第１実施例ではユーザの指
定領域が重ならない場合を示したが、第２実施例では図
１５に示すように重ねて指定される場合（この方が操作
性がよい）を示す。図１５（ａ）のように、エリア２と
エリア３が重なった場合、どちらかの処理を行うのが一
般的である。エリア３で処理する場合には図１５（ｂ）
のように、エリア２で処理する場合には図１５（ｃ）の
ように書き込む必要がある。なお、第１実施例と同一部
分には同一符号を記し、その説明を省略する。

【００５７】図１６に、第１実施例の図４にかわる領域
制御回路１０９ｂのメモリアクセス回路１０９１ｂを示
す。これは、図４に示すメモリアクセス回路１０９１ｂ
から参照オフセットアドレス回路４０６およびライン先
頭検出回路４０４を除いた回路である。

【００５８】図１７に、図１６に示すビットマップ状の
メモリ４０５に書き込まれるデータを示す。ビット番号
１はスタートビット，またビット番号２はエリア番号と
なっている。ビット番号１のスタートビットを検出する
ことで、図１８に示す、エリアコード抽出回路１０９２
ｂ（第１実施例の図１０にかわる回路）が動作を開始す
る。以下エリアコード抽出回路１０９２ｂの動作につい
て、図１９に示すタイムチャートを参照して説明する。

【００５９】Ｓ−Ｐ（シリアル−パラレル）変換回路８
０１は、シリアルデータＳＥＲＤを、図示しない画素同
期信号に同期して５ビットのパラレルデータＰＤ０〜４
に変換する回路である。

【００６０】スタートビット検出回路８０２は、パラレ
ルデータＰＤ４に基づいて上述した４ビット長コードの
スタートビットを検出する回路である。スタートビット
検出回路８０２はスタートビットを検出すると、ＥＮ信
号を出力する。また同時に４画素分（コードが書かれて
いる間）はＥＮ信号を発生しないように制御する。

【００６１】デコーダ８０３は、図２０に示すように、
４ビットのデータを１６本のラインにデコード（ＴＴＬ
のＬＳ１３８を１６ビットに拡張したもの等）する回路
である。

【００６２】エリア回路８０５ａ〜８０５ｐはトグルフ
リップフロップでＥＮ信号がＨでかつ、デコーダ８０３
の出力がＬ（選択されている）の時、各エリア回路の出
力は反転する。また、このトグルフリップフロップはラ
イン同期信号で任意の初期値に戻る。

【００６３】選択回路８０６はエンコーダ８０６ａ，８
０６ｂで構成され、エンコーダ８０６ａ，８０６ｂにエ
リア回路８０５ａ〜８０５ｐから１６ビットのデータＸ
₀〜Ｘ₁₅が入力されると、エリア番号を示す４本Ｚ₀〜Ｚ
₃にエンコード（ＴＴＬのＬＳ１４８を１６ビットに拡
張したもの等）する。優先順切換信号（ユーザ指定）が
Ｄフリップフロップ８０８に入力し、Ｄフリップフロッ
プ８０８から出力される優先順選択信号により、いずれ
かのエンコーダが選択され、選択されたエンコーダの出
力信号のみが有効とされる。

【００６４】エンコーダ８０６ａは、図２１に示すよう
に、入力データＸ₀〜Ｘ₁₅から一つのＨ信号を抽出し、
対応するデータ（エリア番号）を出力する。抽出方法
は、入力データにＨ信号があるか否かを入力データＸ₁₅
からＸ₁₄→Ｘ₁₃→・・・→Ｘ₂→Ｘ₁の順に調べていく。
そして、一番最初に発見したＨ信号の位置（エリア番
号）を表わすコードを発生する。

【００６５】図１９は、このエンコーダ８０６ａからエ
リア番号が出力される過程を示している。初期状態では
エリア０の出力信号はＨ固定で、その他はＬ固定であり
エリア番号は０となる。次に、エリアコード２を検出す
るとエリア２の出力信号がＨとなりエリア番号は２とな
る。そして、エリアコード３を検出するとエリア３の出
力信号がＨとなりエリア番号は３となる。再び、エリア
コード３を検出するとエリア３の出力信号がＬとなりエ
リア番号は２となる。最後に、エリアコード２を検出す
るとエリア２の出力信号がＬとなりエリア番号は０とな
る。

【００６６】すなわち、ユーザの指定領域によりエリア
２とエリア３が重なった場合には、エリア番号が大きい
方の番号（エンコーダ８０６ａが第１番目に発見したＨ
信号に対応するエリア番号）が選択される（図１５
（ｂ））。なお、エリア２とエリア３の重なりに限ら
ず、複数のエリアが重なった場合でも最も番号の大きい
エリア番号が選択される。

【００６７】一方、エンコーダ８０６ｂは、図２２に示
すように、エンコーダ８０６ａと同様に入力データＸ₀
〜Ｘ₁₅から一つのＨ信号を抽出し、対応するデータ（エ
リア番号）を出力するが、その抽出方法は、入力データ
にＨ信号があるか否かを入力データＸ₁からＸ₂→Ｘ₃→
・・・→Ｘ₁₄→Ｘ₁₅→Ｘ₀の順に調べていき、一番最初
に発見したＨ信号の位置（エリア番号）を表わすコード
を発生する。

【００６８】これによれば、ユーザの指定領域によりエ
リア２とエリア３が重なった場合には、エリア番号が小
さい方の番号（エンコーダ８０６ｂが第１番目に発見し
たＨ信号に対応するエリア番号）が選択される（図１５
（ｃ））。なお、エリア２とエリア３の重なりに限ら
ず、複数のエリアが重なった場合でも最も番号の小さい
エリア番号が選択される。

【００６９】以上で説明したスタートビット検出回路８
０２，デコーダ８０３，エリア回路８０５ａ〜８０５ｐ
および選択回路８０６は、図示しない画素同期信号に同
期して動作している。

【００７０】なお、図２３に示すように、図１８に示す
エリアコード抽出回路１０９２ｂにディップスイッチ８
０４および初期状態設定回路８０７を更に加えてもよ
い。これによれば、図２４に示すように、ディップスイ
ッチ８０４による選択（ユーザ）でエリア回路８０５ａ
〜８０５ｐの初期状態を変化させることができる。例え
ば、図２５に示すように、主走査単位でみた場合、初期
状態（初期値）をエリア１の出力をＨで他のエリア０，
２〜１５の出力をＬとするようにセット（セレクトＡ＝
Ｈ，Ｂ＝Ｌ，Ｃ＝Ｌ，Ｄ＝Ｌ；この信号はその後エリア
回路内で反転される）することで、最初のエリア（図１
４に示すエリア４外の領域）がエリア１の処理となる。

【００７１】また、ビットマップ状のメモリ４０５の領
域以外に任意のエリアコード（データイレース等）を発
生させることによりビットマップを変倍させた時に不用
データの発生を防止するようにしてもよい。

【００７２】

【発明の効果】以上説明したように本願の第１発明によ
れば、非矩形の領域に対して画像処理の切換制御が可能
で、かつビットマップ状のメモリ（４０５）を深さ方向
に特に増設することなく複数種の画像処理の切り換えを
実施しうる。

【００７３】また、第２発明および第３発明によれば、
高精細な画像処理の切り換え制御を実施しうる。更に、
第４発明によれば、複数種の画像処理モード情報が重な
った場合でも高精細な画像処理の切り換え制御を実施し
うる。

【図面の簡単な説明】

【図１】 本発明の一実施例を使用するデジタル複写機
における画像処理ユニットの概略構成を示すブロック図
である。

【図２】 エリア番号信号と処理の組合せの対応例を示
す表である。

【図３】 領域制御データを記憶するメモリ４０５のア
ドレスマッピングの一例を示すブロック図である。

【図４】 図３に示す構造のメモリ４０５をアクセスす
るメモリアクセス回路１０９１の構成概要を示すブロッ
ク図である。

【図５】 図４に示すメモリアクセス回路１０９１の動
作を示すタイムチャートである。

【図６】 図４に示すメモリアクセス回路１０９１の動
作を示すタイムチャートである。

【図７】 図４に示すメモリアクセス回路１０９１の動
作を示すタイムチャートである。

【図８】 図４に示すメモリアクセス回路１０９１の動
作を示すタイムチャートである。

【図９】 図３に示す構造のメモリ４０５のビットマッ
プ部分に書き込まれるデータの構成を示すブロック図で
ある。

【図１０】 図４に示すメモリアクセス回路１０９１が
出力するシリアルデータＳＥＲＤからエリア番号信号を
生成するエリアコード検出回路１０９２の構成概要を示
すブロック図である。

【図１１】 図１０に示すエリアコード検出回路１０９
２の動作を示すタイムチャートである。

【図１２】 参照オフセットアドレスを使用する場合
の、設定された領域と、画像処理の組合せに応じて付加
されたエリア番号の関係例を示すブロック図である。

【図１３】 図９に示す異なる長さを持つエリアコード
を使用する場合の、設定された領域と、画像処理の組合
せに応じて付加されたエリア番号の関係例を示すブロッ
ク図である。

【図１４】 スタック参照コードを使用する場合の、設
定された領域と、画像処理の組合せに応じて付加された
エリア番号の関係例を示すブロック図である。

【図１５】 （ａ）はエリア２とエリア３の指定領域が
重なった場合を示すブロック図，（ｂ）は重なり部分に
ついてエリア３で処理する場合を示すブロック図，そし
て（ｃ）は重なり部分についてエリア２で処理する場合
を示すブロック図である。

【図１６】 第２実施例の、メモリアクセス回路１０９
１ｂの構成概要を示すブロック図である。

【図１７】 図１６に示した構造のメモリ４０５のビッ
トマップ部分に書き込まれるデータの構成を示すブロッ
ク図である。

【図１８】 第２実施例の、エリアコード抽出回路１０
９２ｂの構成概要を示すブロック図である。

【図１９】 図１８に示すエリアコード抽出回路１０９
２ｂの動作を示すタイムチャートである。

【図２０】 図１８に示すデコーダ８０３の入出力信号
を示すブロック図である。

【図２１】 図１８に示す選択回路８０６のエンコーダ
８０６ａの入出力信号を示すブロック図である。

【図２２】 図１８に示す選択回路８０６のエンコーダ
８０６ｂの入出力信号を示すブロック図である。

【図２３】 第２実施例の、もう一つの、エリアコード
抽出回路１０９２ｂの構成概要を示すブロック図であ
る。

【図２４】 図２３に示す初期状態設定回路８０７の入
出力信号を示すブロック図である。

【図２５】 主走査単位でみた場合の、設定された領域
と、画像処理の組合せに応じて付加されるエリア番号の
関係例を示すブロック図である。

【符号の説明】

１００：システム制御回路 １０１：スキャナ
ユニット １０２：画像処理ユニット １０３：フィルタ
処理回路 １０４：加工処理回路 １０５：中間調処
理回路 １０６：フィルタ制御回路 １０７：加工制御
回路 １０８：中間調制御回路 １０９，１０９ｂ：領域制御回路 １０９１，１０９１ｂ：メモリアクセス回路 １０９２，１０９２ｂ：エリアコード抽出回路 １１０，１１１，１１２：ディレイ補正回路 １１３：プリンタユニット ４０５：メモリ ７０２，８０２：スタートビット検出回路 ７０３：２ビット長コード検出回路 ７０４：４ビット
長コード検出回路 ７０５：７ビット長コード検出回路 ７０７，７０８：
Ｆ／Ｆ ８０３：デコーダ ８０４：ディップ
スイッチ ８０５ａ〜８０５ｐ：エリア回路 ８０６：選択回路 ８０６ａ，８０６ｂ：エンコーダ ８０７：初期状態
設定回路 ８０８：Ｄフリップフロップ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−7668（ＪＰ，Ａ) 特開 平２−39770（ＪＰ，Ａ) 特開 平３−214965（ＪＰ，Ａ) 特開 平４−165869（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/40

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】２値以上の記憶を行う、画像情報の画素単
   位に対応するメモリ単位、の集合でなり、１ビット以上
   を先頭ビットとする処理モード情報を格納する、ビット
   マップ状のメモリ；画像情報のラスター走査の進行に同
   期して前記ビットマップ状のメモリより情報を読み出す
   読出手段；読み出された情報の先頭ビットを検知する検
   知手段；該検知手段の先頭ビット検知に応答して処理モ
   ード情報を抽出する処理モード情報抽出手段；抽出され
   た処理モード情報を、新たに処理モード情報が抽出され
   るまで保持する保持手段；および、 該保持手段に保持された処理モード情報が指定する画像
   処理を前記画像情報に施こす処理手段；を備える、画像
   処理装置。
2. 【請求項２】２値以上の記憶を行う、画像情報の画素単
   位に対応するメモリ単位、の集合でなり、１ビット以上
   を先頭ビットとし次の１ビット以上を桁数ビットとす
   る、桁数が異なる複数種の処理モード情報を格納する、
   ビットマップ状のメモリ；画像情報のラスター走査の進
   行に同期して前記ビットマップ状のメモリより情報を読
   み出す読出手段；読み出された情報の先頭ビットおよび
   桁数ビットを検知する検知手段；該検知手段の先頭ビッ
   トおよび桁数検知に応答して処理モード情報を抽出する
   処理モード情報抽出手段；抽出された処理モード情報
   を、新たに処理モード情報が抽出されるまで保持する保
   持手段；および、 該保持手段に保持された処理モード情報が指定する画像
   処理を前記画像情報に施こす処理手段；を備える、画像
   処理装置。
3. 【請求項３】２値以上の記憶を行う、画像情報の画素単
   位に対応するメモリ単位、の集合でなり、１ビット以上
   を先頭ビットとし次の１ビット以上を桁数ビットとす
   る、処理モード情報およびそれよりも桁数が少ないスタ
   ック情報を格納する、ビットマップ状のメモリ；画像情
   報のラスター走査の進行に同期して前記ビットマップ状
   のメモリより情報を読み出す読出手段；読み出された情
   報の先頭ビットおよび桁数ビットを検知する検知手段；
   該検知手段の先頭ビットおよび桁数検知に応答して処理
   モード情報およびスタック情報を抽出する情報抽出手
   段；抽出された処理モード情報を保持する保持手段；新
   たに抽出された情報がスタック情報であるかを判定し、
   スタック情報であると保持手段に保持している処理モー
   ド情報を、スタック情報でないと新たに抽出された処理
   モード情報を、読み出し情報に設定するモード情報設定
   手段；および、 モード情報設定手段が設定した読み出し情報が指定する
   画像処理を前記画像情報に施こす処理手段；を備える、
   画像処理装置。
4. 【請求項４】２値以上の記憶を行う、画像情報の画素単
   位に対応するメモリ単位、の集合でなり、１ビット以上
   を先頭ビットとする処理モード情報を格納する、ビット
   マップ状のメモリ；画像情報のラスター走査の進行に同
   期して前記ビットマップ状のメモリより情報を読み出す
   読出手段；読み出された情報の先頭ビットを検知する検
   知手段；該検知手段の先頭ビット検知に応答して処理モ
   ード情報を抽出する処理モード情報抽出手段；抽出され
   た処理モード情報のレベルを、該処理モード領域の終り
   まで保持する複数の状態保持手段；前記複数の状態保持
   手段から出力される処理モード情報のレベルに応じて、
   所定の優先順位で一つの処理モード情報を選択する選択
   手段；および、 該選択手段で選択された処理モード情報が指定する画像
   処理を前記画像情報に施こす処理手段；を備える、画像
   処理装置。
5. 【請求項５】前記選択手段は、指定された優先順位で一
   つの処理モード情報を選択する、請求項４記載の画像処
   理装置。
6. 【請求項６】前記状態保持手段の初期レベルを設定する
   初期状態設定手段を更に備える、請求項４又は５記載の
   画像処理装置。