JP3390025B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に関し、
特に、ラスター走査型の画像信号の特定領域に、他の領
域とは異なる処理を施す画像処理装置に関する。

【０００２】

【従来の技術】ラスター走査型の画像信号の特定領域
に、他の領域とは異なる処理を施す画像処理装置とし
て、ビットマップメモリにあらかじめ処理のオン／オフ
に対応する切換情報を記憶しておき、画像処理中にあっ
てはラスター走査の進行にしたがってビットマップメモ
リ内のデータを順に読み出して処理のオン／オフ制御に
供する構成とした画像処理装置が知られている（特開昭
５９−４５７６５号公報）。

【０００３】これによれば、メモリ容量が削減され、そ
れぞれの領域において画像処理を容易にすることができ
る。

【０００４】

【発明が解決しようとする課題】しかし、特開昭５９−
４５７６５号公報は、オン／オフ制御データをビットマ
ップメモリのページ領域の全域に記憶する。

【０００５】すなわち、ビットマップメモリへのデータ
書き込みは、マイクロコンピュータ等で行われるが、そ
の大きさは例えばＡ３用紙・２００ｄｐｉ時でおおよそ
１Ｍｂｉｔｅにもなるため、領域の形状によらずその書
き込みに時間を要して画像処理の開始が遅くなるという
問題がある。

【０００６】そこで本発明は、マイクロコンピュータ等
によるビットマップメモリへの処理モード情報の書き込
みを短時間で行うことを目的とする。

【０００７】

【課題を解決するための手段】（１）２値以上の記憶を
行う、画像情報の画素単位に対応するメモリ単位、の集
合でなるビットマップ状のメモリ（４０５）；該メモリ
（４０５）の格納情報をクリアする情報消去手段（１０
０，４０９）；前記メモリの 、 画像情報の処理モードの
切換りの境界に対応するアドレスに 、 切換った処理モー
ドを指定する 、 メモリ情報のクリアレベル（「０」）と
異なるレベル（「１」）の１ビット以上を先頭ビットと
する処理モード情報（図９）を格納する手段（１０
０）；画像情報のラスター走査の進行に同期して前記メ
モリ（４０５）より情報を読み出す読出手段（１００，
４０２〜４０７）；読み出された情報の前記先頭ビット
を検知する検知手段（７０２）；該検知手段の先頭ビッ
ト検知に応答して処理モード情報を抽出する処理モード
情報抽出手段（７０３〜７０６）；抽出された処理モー
ド情報を保持し 、 前記処理モード情報抽出手段（７０３
〜７０６）が次の処理モード情報を抽出するとそれを切
換え保持する手段（７０７）；および、該保持する手段
（７０７）が保持する処理モード情報が指定する画像処
理を前記画像情報に施こす処理手段（１０３〜１０
８）；を備える画像処理装置。

【０００８】（２）更に 、 前記保持する手段（７０７）
が切換え保持の前に保持した処理モード情報を保持する
前情報保持手段（７０８）を備え； 処理モード情報は 、
前の処理モード情報の選択を指定するスタック参照コー
ド（「１０」）を含み； 前記処理モード情報抽出手段
（７０３〜７０６）は、前記スタック参照コードを抽出
すると 、 前記前情報保持手段（７０８）が保持する処理
モード情報を 、 前記保持する手段（７０７）に切換え保
持させる；上記（１）の画像処理装置。

【０００９】（３）処理モード情報は、桁数が異なり該
桁数に対応する数の先頭ビットがある複数種である（図
９）；上記（２）の画像処理装置。

【００１０】（４）前記スタック参照コードが、前記複
数種の処理モード情報の中で、最も少ない桁数である、上
記（３）の画像処理装置。

【００１１】（５）更に 、 前記ビットマップ状のメモリ
からの情報読み出しのライン先頭を検出する手段（４０
４）；および 、 ライン先頭の検出に応答してライン先頭
の参照オフセットアドレスを取り込む参照オフセット手
段（４０６）；を備え 、 前記格納する手段（１００）は 、
ライン上の処理モード情報の分布が先行ラインのものと
同一となるラインの先頭に相当する前記メモリ上記憶領
域に 、 該先行ラインとのアドレスの差を表す参照オフセ
ットアドレスを書込み； 前記読出手段は 、 参照オフセッ
ト手段が取り込んだ参照オフセットアドレスが表す差の
分前のライン上の 、 前記メモリの格納情報を読出す；上
記（１）の画像処理装置。

【００１２】（６）前記情報消去手段（１００，４０
９）は、前記メモリ（４０５）の格納情報を、頁単位，
ライン単位および前記画素単位に対応するメモリ単位で
クリアする；上記（１），（２），（３），（４）又は
（５）の画像処理装置。

【００１３】なお、カッコ内の記号等は、図面に示し後
述する実施例の対応要素又は対応事項等を示す。

【００１４】

【作用】本願の上記（１）の発明によれば、情報消去手
段（１００，４０９）は、２値以上の記憶を行う、画像
情報の画素単位に対応するメモリ単位、の集合でなり、
情報クリアレベルと異なるレベルの１ビット以上を先頭
ビットとする処理モード情報を格納する、ビットマップ
状のメモリ（４０５）の情報を、クリアする。そして 、
処理モード情報（図９）は 、 メモリ情報のクリアレベル
（「０」）と異なるレベル（「１」）の１ビット以上を
先頭ビットとするものである。

【００１５】よって、処理の切換わりの境界の所のみ
に、切換った処理モードを指定する処理モード情報を書
込むことにより 、 ラスター走査の進行に同期してメモリ
（４０５）から情報を読み出すとき 、 読み出し情報がク
リアレベル（「０」）から先頭ビットレベル（「１」）
に切換るとき 、 そこに処理モード情報があるので 、 処理モ
ード情報抽出手段（７０３〜７０６）による先頭ビット
検知が容易であり 、 処理モード情報抽出手段（７０３〜
７０６）による処理モード情報の抽出を容易に行うこと
ができる。

【００１６】ラスター走査の進行に同期してメモリ（４
０５）から情報を読み出すとき 、 保持する手段（７０
７）によって 、 処理モード情報抽出手段（７０３〜７０
６）が抽出した処理モード情報を保持し 、 処理モード情
報抽出手段（７０３〜７０６）が次の処理モード情報を
抽出するとそれを切換え保持するので 、 例えば図１２に
示すように 、 エリア番号７の処理モード情報が現れると 、
保持する手段がこれを保持し 、 エリア番号３の処理モー
ド情報が現れるとそれを切換え保持し 、 エリア番号６の
処理モード情報が現れるとそれを切換え保持する。従っ
て 、 メモリ（４０５）には処理の切換わりの境界の所の
みに処理モード情報を書込んでいても 、 保持する手段
（７０７）は、境界間領域（同一処理モードの領域）で
は継続して同一の処理モード情報を 、 処理手段（１０３
〜１０８）に出力する。従ってメモリ（４０５）に処理
モード情報を書込むときは 、 上述のように 、 処理の切換わ
りの境界の所のみに 、 切換った処理モードを指定する処
理モード情報を書込めばよい。

【００１７】即ち 、 処理の切換わりの境界の所のみに処
理モード情報を書けばよく、その他の所は情報クリアで
よい。従って、ビットマップ状のメモリ（４０５）全体
を書き換える必要はない。メモリ（４０５）に書き込む
データ量は削減され、メモリ（４０５）への処理モード
情報の設定は短時間で終了する。

【００１８】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。

【００１９】

【実施例】図１は、本発明の一実施例を使用するデジタ
ル複写における画像処理ユニットの概略構成を示す。

【００２０】図１を参照すると、符号１０１は原稿を読
み取ってラスタースキャン型の画像信号を出力するスキ
ャナユニットである。スキャナユニット１０１より出力
された画像信号は画像処理ユニット１０２に入力され、
画像処理が施された後、プリンタユニット１１３に出力
される。また、システムユニット１００は、スキャナユ
ニット１０１，画像処理ユニット１０２およびプリンタ
ユニット１１３全体の制御を行う。

【００２１】画像処理ユニット１０２は、入力された画
像信号に処理を施すフィルタ処理回路１０３，加工処理
回路１０４，および中間調処理回路１０５等から構成さ
れている。

【００２２】ここで、フィルタ回路１０３は、異なる係
数による空間フィルタ処理を画像信号に施す回路で、そ
のフィルタ係数は、フィルタ制御回路１０６から出力さ
れる信号によりリアルタイムに切り換え制御されてい
る。

【００２３】加工処理回路１０４は、フィルタ回路１０
３が出力する画像信号に、影付け，中抜き（輪郭抽
出），ネガポジ反転の順で処理を施す回路で、影付け処
理および中抜き処理のオン／オフとオン時の動作モー
ド，ネガポジ反転処理のオン／オフは、加工制御回路１
０７から出力される信号によりリアルタイムに切り換え
制御されている。

【００２４】中間調処理回路１０５は、加工処理回路１
０４が出力する画像信号に、濃度調整，ディザ，イレー
スの順で処理を施す回路で、濃度調整処理の濃度レベ
ル，ディザ処理のディザパターンの選択，イレース処理
のオン／オフは、中間調制御回路１０８から出力される
信号によりリアルタイムに切り換え制御されている。

【００２５】また、領域制御回路１０９は、各処理回路
１０３〜１０５における処理の組合せに対応したエリア
番号信号を、スキャナユニット１０１におけるラスター
スキャン動作の進行に応じて発生する回路である。

【００２６】図２に、エリア番号信号と処理の組合せの
対応例を示す。図２は、フィルタ処理８種，影付け処理
８種，中抜き処理４種，濃度調整処理１６種，ディザ処
理４種の切り換えが可能な場合を示しており、この場合
の各処理の制御信号はそれぞれ３，３，２，４，２ビッ
トの幅をもつ。また、エリア番号信号は１６種でその信
号幅は４ビットになっている。図２に示すエリア番号０
〜１５は 、 それぞれ 、 その番号の行に記述した処理の組み
合わせを指定するもの 、 即ち処理モードを指定するもの
（処理モード指定情報）である。

【００２７】図１において、各制御回路１０６〜１０８
は、対応する処理回路１０３〜１０５とその内部処理ブ
ロックで生じる画像信号の遅れに応じて、エリア番号信
号を遅らせるディレイ補正回路１１０，１１１，１１２
をそれぞれ有しており、これによって処理の組合せがズ
レないようにしている。このように、画像信号の遅れに
応じてエリア番号信号を遅らせる場合は、組合せを行う
画像処理の種類を増しても、エリア番号信号の本数が増
えないので、多機能な画像処理装置を容易に実現でき
る。

【００２８】次に、本発明に係わる領域制御回路１０９
の説明を行う。

【００２９】図３は、領域制御データを記憶するメモリ
のアドレスマッピングの例である。

【００３０】図３（ａ）を参照すると、メモリ４０５は
５１２ｋワード（１ワード＝１６ビット）の容量を有し
ており、１ライン分のデータは１５１ワードを占める。
従って、メモリ４０５には３４７２ライン分のデータが
記憶可能である。

【００３１】１ライン分のデータの構造は、図３（ｂ）
に示すようになっている。すなわち、各ラインの先頭ア
ドレスは後述する参照オフセットアドレスの領域で、こ
れに続く第１〜第１５０ワードはビットマップデータの
領域になっている。

【００３２】図３（ｃ）は、第１〜第１５０ワードのデ
ータとビットマップとの関係を示すものであり、各ワー
ドはＭＳＢが先頭になっている。また、図３（ｃ）に示
すようにビットマップの大きさは３４７２ライン×２４
００ドットであり、解像度を主副とも８ドット／ｍｍと
すると、Ａ３およびＤＬＴ用紙よりも大きなサイズを有
している。

【００３３】図１に示す領域制御回路１０９は 、 図４に
示すメモリアクセス回路１０９１と 、 図１０に示すエリ
アコード抽出回路１０９２で構成されており 、 メモリア
クセス回路１０９１がメモリ４０５からの読み出しデー
タをＰ（パラレル）／Ｓ（シリアル）変換したシリアル
データＳＥＲＤを 、 エリアコード抽出回路１０９２に与
え 、 エリアコード抽出回路１０９２がシリアルデータＳ
ＥＲＤから処理モード情報のデータを抽出しその中のエ
リア番号データを抽出してフィルタ制御回路１０６に出
力する。

【００３４】図４は、図３に示した構造のメモリを、 ラ
スター走査に同期してアクセスするメモリアクセス回路
１０９１の回路ブロック例を示し、図５，図６，図７お
よび図８にその動作を説明するタイムチャートを示す。

【００３５】図４および図５を参照すると、副走査カウ
ンタ回路４０１は有効画像領域を表すＦＧＡＴＥ信号に
より動作を開始し、ライン同期信号ＬＳＹＮＣが入力さ
れる度に１５１進み、各ラインデータの先頭アドレス信
号ＳＡＤＲＳを出力する。なお、ＦＧＡＴＥ信号の長さ
は３４７２ラインを超えないように制御されている。

【００３６】図４および図６を参照すると、分周回路４
０２は画素同期信号ＣＬＯＣＫを１６分周してメモリ同
期信号ＭＣＬＫを出力する。この分周動作はライン同期
信号ＬＳＹＮＣに同期して行われる。また、上述した副
走査カウンタ回路４０１が出力する先頭アドレス信号Ｓ
ＡＤＲＳは、ライン同期信号ＬＳＹＮＣの立ち上がりに
同期して変化する。

【００３７】図４および図７を参照すると、主走査カウ
ンタ回路４０３はライン同期信号ＬＳＹＮＣでクリアさ
れメモリ同期信号ＭＣＬＫを計数するカウンタ等で構成
され、各ラインにおけるアドレス位置信号ＭＡＤＲＳ
と、Ｐ−Ｓ（パラレル−シリアル）変換回路４０８で使
用されるクリア信号ＣＬＥＡＲを出力する。また、ライ
ン先頭検出回路４０４は図３に示した構造のメモリ４０
５から出力された、参照オフセットアドレスデータを取
り込むタイミングを検出して、その検出信号ＬＨＤに応
じて参照オフセット回路４０６が 、参照オフセットアド
レスデータを保持して、オフセットアドレス信号ＯＡＤ
ＲＳとして出力する。ここでメモリ４０５に入力される
アドレスＡＤＲＳは、加算器４０７の動作により先頭ア
ドレス信号ＳＡＤＲＳ，アドレス位置信号ＭＡＤＲＳお
よび参照オフセットアドレス信号ＯＡＤＲＳの総和にな
っている。そして、各ラインに対応した参照オフセット
アドレスデータが入力されるように動作する。

【００３８】図４および図８を参照すると、Ｐ−Ｓ変換
回路４０８はメモリ４０５が出力する１６ビットパラレ
ルデータＰＡＲＤをメモリ同期信号ＭＣＬＫに同期して
取り込み、画素同期信号ＣＬＯＣＫに同期してシリアル
データＳＥＲＤとして出力する回路である。また、Ｐ−
Ｓ変換回路４０８は主走査カウンタ回路４０３が出力す
るＣＬＥＡＲ信号に応じて保持しているデータをクリア
するので、メモリ４０５に記憶された各ラインの第１〜
１５０ワード以外のデータを出力しない。

【００３９】図４に示したメモリクリア回路４０９は、
上述したＦＧＡＴＥ，ＬＳＹＮＣ，ＣＬＯＣＫの各信号
に同期して、メモリ４０５にクリアデータを能動的に書
き込む回路で、マイクロコンピュータ等で構成されたシ
ステム制御ユニット１００からの指令によって動作が制
御されている。

【００４０】また、メモリ４０５への必要データの書き
込みもシステム制御ユニット１００により行われる。

【００４１】次に図９を参照して、ビットマップ部分に
書き込まれる処理モード情報のデータ構成について説明
する。ビットマップ部分に書き込まれる処理モード情報
のデータは、その長さによって３種類に分類できる。２
ビット長コードはスタック参照コード１種類であり、こ
のコードはエリア番号の属性を持たないという特殊なコ
ードである。すなわち、このスタック参照コードは１つ
前のエリア番号を選択する場合に用いられ、その長さが
極めて短いという特徴を持つ。４ビット長コードはエリ
ア番号０および１の２種類であり、その長さが短いとい
う特徴を持つ。また、７ビット長コードは全てのエリア
番号（０〜１５）を表すために１６種類あり、その長さ
は標準的である。

【００４２】各ビット長コードの構造は、ビット番号１
がスタートビットになっており、このスタートビットを
検出することで後述するエリアコード抽出回路１０９２
が動作を開始する。また、ビット番号２は２ビット長コ
ードとその他の識別に、ビット番号３は４ビット長コー
ドと７ビット長コードとの識別に使用される。

【００４３】図１０に、図４に示したメモリアクセス回
路１０９１が出力するシリアルデータＳＥＲＤからエリ
ア番号信号を生成するエリアコード検出回路１０９２の
回路ブロック例を、図１１にその動作を説明するタイム
チャートを示す。

【００４４】図１０および図１１を参照すると、Ｓ−Ｐ
（シリアル−パラレル）変換回路７０１は、シリアルデ
ータＳＥＲＤを、図示しない画素同期信号に同期して６
ビットのパラレルデータＰＤ１〜６に変換する回路であ
る。

【００４５】スタートビット検出回路７０２は、パラレ
ルデータＰＤ１に基づいて上述した各ビット長コードの
スタートビットを検出する回路である。スタートビット
検出回路７０２はスタートビットを検出すると、回路内
部の検出フラグをセットし、これによってスタートビッ
トの検出動作は休止する。また、スタートビット検出回
路７０２は、２ビット長コード検出回路７０３，４ビッ
ト長コード検出回路７０４，および７ビット長コード検
出回路７０５に対し、それぞれコード長に応じたタイミ
ングで検出イネーブル信号ＥＮ２，ＥＮ４およびＥＮ７
を出力する。

【００４６】７ビット長コード検出回路７０５は、検出
イネーブル信号ＥＮ７を受け取ると、パラレルデータＰ
Ｄ１〜６に基づいてエリア番号を生成しデータバスＡＲ
ＥＡ上にエリア番号を出力すると共に、アクノリッジ信
号ＡＣＫ７を出力する。

【００４７】アクノリッジ信号ＡＣＫ７は、ＯＲゲート
７０６を介して、Ｆ／Ｆ７０７，７０８およびスタート
ビット検出回路７０２に入力されている。これにより、
データを保持する手段であるＦ／Ｆ７０７には、７ビッ
ト長コード検出回路７０５が出力したエリア番号が保持
されると共に、前情報保持手段であるＦ／Ｆ７０８には
それまでのＦ／Ｆ７０７が出力していたエリア番号が保
持される。また、スタートビット検出回路７０２は上述
した検出フラグをリセットして、これによってスタート
ビットの検出動作を再開する。

【００４８】４ビット長コード検出回路７０４は、検出
イネーブル信号ＥＮ４を受け取ると、パラレルデータＰ
Ｄ１〜３に基づいて４ビット長コードの検出を行う。こ
の時、４ビット長コードが検出されると、検出したエリ
ア番号をデータバスＡＲＥＡ上に出力すると共に、アク
ノリッジ信号ＡＣＫ４を出力する。これによって、７ビ
ット長コード検出回路７０５の場合と同様に、Ｆ／Ｆ７
０７および７０８の保持データの変更と、スタートビッ
ト検出回路７０２における検出フラグのリセットが行わ
れる。また、この検出フラグのリセットによりスタート
ビット検出回路７０５は、次の検出イネーブル信号ＥＮ
７の出力タイミングにおいて、検出イネーブル信号ＥＮ
７を出力しなくなる。

【００４９】２ビット長コード検出回路７０３は、検出
イネーブル信号ＥＮ２を受け取ると、パラレルデータＰ
Ｄ１に基づいて２ビット長コードの検出を行う。この
時、２ビット長コード（スタック参照コード）が検出さ
れると、アクノリッジ信号ＡＣＫ２を出力する。アクノ
リッジ信号ＡＣＫ２は、Ｆ／Ｆ７０８の出力イネーブル
端子に入力されており、これによってＦ／Ｆ７０８に保
持されているエリア番号がデータバスＡＲＥＡ上に出力
される。また、アクノリッジ信号ＡＣＫ２の出力によっ
て、Ｆ／Ｆ７０７および７０８の保持データの変更と、
スタートビット検出回路７０２における検出フラグのリ
セットも行われる。この検出フラグのリセットによりス
タートビット検出回路７０５は、次の検出イネーブル信
号ＥＮ４，７の出力タイミングにおいて、それぞれイネ
ーブル信号ＥＮ４，７を出力しなくなる。

【００５０】なお、以上で説明したスタートビット検出
回路７０２，２ビット長コード検出回路７０３，４ビッ
ト長コード検出回路７０４および７ビット長コード検出
回路７０５は、図示しない画素同期信号に同期して動作
している。

【００５１】次に、図１２を用いて、参照オフセットア
ドレスの効果について説明する。領域とそれに属する画
像処理の組合せを設定可能なデジタル複写機は公知であ
り（例えばＡＲＴＡＧＥ８０００）、図１２は設定され
た領域と、画像処理の組合せに応じて付加されたエリア
番号の関係例を示している。図は、設定された領域が長
方形の場合を示しており、通常はこのような長方形の領
域が設定されることが多い。

【００５２】このような形状の領域が設定されている場
合、領域制御回路１０９が出力する１ライン中のエリア
番号のパターンは、周辺ラインと同一である確立が高
い。このため図に示すように第ｋライン目に図９に示し
たようなエリアコードのデータを記憶させておき、周辺
のライン（第ｋ＋１，ｋ＋２ライン目）は参照オフセッ
トアドレスに所定のアドレスを記憶させるだけで、所望
の領域制御を行うことができる。

【００５３】すなわち 、 図４および図７を参照してライ
ン先頭検出回路４０４に関して先に説明したように 、 ラ
イン先頭検出回路４０４がメモリ４０５から出力された
参照オフセットアドレスデータを取り込むタイミングを
検出してそれを表す検出信号ＬＨＤを発生し 、 この検出
信号ＬＨＤに応じて参照オフセット回路４０６が 、 参照
オフセットアドレスデータを保持して、オフセットアド
レス信号ＯＡＤＲＳとして出力し 、 メモリ４０５に入力
されるアドレスＡＤＲＳは、先頭アドレス信号ＳＡＤＲ
Ｓ，アドレス位置信号ＭＡＤＲＳおよび参照オフセット
アドレス信号ＯＡＤＲＳの総和になっている。

【００５４】実効がある参照オフセットアドレスは 、 図
１２に−１５１，−３０２として示すように 、 負値であ
る。これらの負値が無い箇所では参照オフセット回路４
０６が出力するオフセットアドレス信号ＯＡＤＲＳはゼ
ロを表すもの（データ無し）であるので 、 メモリアクセ
スアドレスＡＤＲＳは 、 副走査カウンタ４０１のカウン
トデータＳＡＤＲＳと主走査カウンタ４０３のカウント
データＭＡＤＲＳとの和である。ところが 、 実効がある
参照オフセットアドレス−１５１又は−３０２があるラ
インでは 、 メモリアクセスアドレスＡＤＲＳは 、 副走査カ
ウンタ４０１のカウントデータＳＡＤＲＳと主走査カウ
ンタ４０３のカウントデータＭＡＤＲＳとの和から 、 参
照オフセットアドレスＯＡＤＲＳである−１５１又は−
３０２を加算した値となる。すなわちメモリアクセスア
ドレスが 、 現在のラスター走査のアドレスＳＡＤＲＳ＋
ＭＡＤＲＳから 、 参照オフセットアドレス−１５１又は
−３０２の絶対値を減算したものとなり 、 そこのライン
情報がメモリ４０５から読み出される。つまり 、 ラスタ
ー走査の現在のラインよりも 、 オフセット値（参照オフ
セットアドレス信号ＯＡＤＲＳが表す値の絶対値）分前
のラインの情報が 、 メモリ４０５から読み出される。−
１５１又は−３０２ よって、システム制御ユニット１
００が多くのラインに同じ処理モード情報を繰返し書込
む 、 ライン上画素単位のメモリアクセスの回数を大幅に
削減できるので、メモリへの処理モード情報の設定時間
も大幅に短縮される。

【００５５】次に、図１３を用いて、図９に示したよう
な異なる長さを持つエリアコードを使用する効果につい
て説明する。

【００５６】図１３は、設定された領域と、画像処理の
組合せに応じて付加されたエリアコードの関係例を示し
ている。図に示すように高精細な画像処理の切り換えを
必要とする場合、領域制御回路１０９ではその領域に、
長さの短いエリアコードを割り当てることが可能にな
る。すなわち、システム制御ユニット１００は、４ビッ
ト長コードのエリア番号１を割り当てることで、図に示
すように画像上では４ドット幅で、次のエリア番号を出
力させることができる。これは、他のエリア番号 には７
ビット長を割り当てこれにより画像上では７ドット幅で
エリア番号を出力する場合に比べて 、 処理モード情報の
切換えが高精細である。つまり高分解能で処理領域の切
換えができる。

【００５７】次に、図１４を用いて、図９に示したよう
なスタック参照コードを使用する効果について説明す
る。

【００５８】図１４は、設定された領域と、画像処理の
組合せに応じて付加されたエリア番号の関係例を示して
いる。図に丸で囲って示すような 、 ラスター走査に同期
した画像処理（領域）の切り換えを高精細に行う必要が
ある場合、領域制御回路１０９では、 例えばエリア０か
らエリア４に切換えそしてその後エリア４からエリア０
に切換えるなど 、元のエリア番号（０）に戻す場合に、ス
タック参照コードを使用することができる。すなわち、
システム制御ユニット１００は、２ビット長コードのス
タック参照コードを、元のエリア番号（０）に戻す場合
に、 該エリア番号（０）を示すコードに変えてスタック
参照コードをメモリ４０５に書き込む。スタック参照コ
ードは、最小の２ビット幅であるので 、 上述のように 、 ２
ビット長コード検出回路７０３がこのスタック参照コー
ドを検出してアクノリッジ信号ＡＣＫ２を出力して 、 こ
れによってＦ／Ｆ７０８に保持されている前のエリア番
号（０）がＦ／Ｆ７０７に 、 Ｆ／Ｆ７０７が保持してい
たエリア番号（４）はＦ／Ｆ７０８に 、 それぞれ保持さ
れる。これにより、画像上ではラスター走査の最小２ド
ット幅で、次のエリア番号を出力させることができる。
他のエリア番号情報を含むエリアコード（４ビット長，
７ビット長）を使用する場合は４ドット幅，７ドット幅
となるのに比べて、 処理モード情報の切換えが高精細で
ある。つまり高分解能で処理領域の切換えができる。

【００５９】また、システム制御ユニット１００はメモ
リクリア回路４０９を動作させることにより、その間、
他の制御が可能となると同時に、古いデータを消去する
ためにメモリ４０５の全アドレスをアクセスする必要が
なくなる。すなわちメモリ４０５上の情報すなわち処理
モード情報のデータは 、 画像上の処理モードの切換り 境
界のみに書込まれるので 、 古いデータを消去するときに
は 、 該境界だけをアクセスしてクリアすればよいので、
処理モード情報の設定時間を大幅に短縮することができ
る。また、図９に示したように、各エリアコードは２ビ
ット以上の長さを有しているために、ビットマップ状の
メモリに１つのエリアコードを書き込む場合に、２つの
アドレスをアクセスする場合が生じる。しかし、ビット
マップ状のメモリが予めクリアされていると、実際に書
き込みが必要となるのは各コードの「１」部分だけとな
る。従って、スタック参照コードは実質的に１ビットの
長さのコードとみなせるなど、メモリにアクセスする回
数は更に少なくすることが可能になる。

【００６０】システム制御ユニット１００が、ビットマ
ップ状のメモリ４０５の処理モード情報を、頁単位，ラ
イン単位およびメモリ単位でクリアする。頁単位でクリ
アするときには境界の切換わりの所のみに処理モード情
報を書けばよい。

【００６１】ページ単位でクリアしないときには 、 ライ
ン単位又はメモリ単位でメモリ上の前の情報をクリア
し 、 所要の処理モード情報を境界の切換わりの所のみに
書けばよい。従って、ビットマップ状のメモリ４０５全
体を書き換える必要はない。実際にビットマップ状のメ
モリ４０５に書き込むデータ量は削減され、処理モード
情報の設定は短時間で終了する。

【００６２】

【発明の効果】以上説明したように本発明によれば、 ビ
ットマップ状のメモリには、処理の切換わりの境界の所
のみに処理モード情報を書けばよく、その他の所は情報
クリアでよい。従って、ビットマップ状のメモリ全体を
書き換える必要はない。メモリに書き込むデータ量は削
減され、メモリへの処理モード情報の設定は短時間で終
了する。

【図面の簡単な説明】

【図１】 本発明の一実施例を使用するデジタル複写に
おける画像処理ユニットの概略構成を示すブロック図で
ある。

【図２】 エリア番号信号と処理の組合せの対応例を示
す表である。

【図３】 領域制御データを記憶するメモリ４０５のア
ドレスマッピングの一例を示すブロック図である。

【図４】 図１に示す領域制御回路１０９の 、メモリ４
０５をアクセスするメモリアクセス回路１０９１の構成
概要を示すブロック図である。

【図５】 図４に示したメモリアクセス回路１０９１の
動作を示すタイムチャートである。

【図６】 図４に示したメモリアクセス回路１０９１の
動作を示すタイムチャートである。

【図７】 図４に示したメモリアクセス回路１０９１の
動作を示すタイムチャートである。

【図８】 図４に示したメモリアクセス回路１０９１の
動作を示すタイムチャートである。

【図９】 図３に示した構造のメモリ４０５のビットマ
ップ部分に書き込まれるデータの構成を示すブロック図
である。

【図１０】 図１に示す領域制御回路１０９の 、エリア
コード検出回路１０９２の構成概要を示すブロック図で
ある。

【図１１】 図１０に示したエリアコード検出回路１０
９２の動作を示すタイムチャートである。

【図１２】 参照オフセットアドレスを使用する場合
の、設定された領域と、画像処理の組合せに応じて付加
されたエリア番号の関係例を示すブロック図である。

【図１３】 図９に示した異なる長さを持つエリアコー
ドを使用する場合の、設定された領域と、画像処理の組
合せに応じて付加されたエリア番号の関係例を示すブロ
ック図である。

【図１４】 スタック参照コードを使用する場合の、設
定された領域と、画像処理の組合せに応じて付加された
エリア番号の関係例を示すブロック図である。

【符号の説明】

１００：システム制御回路 １０１：スキャナユニット １０２：画像処理ユニット １０３：フィルタ処理回路 １０４：加工処理回路 １０５：中間調処理回路 １０６：フィルタ制御回路 １０７：加工制御回路 １０８：中間調制御回路 １０９：領域制御回路 １０９１：メモリアクセス回路 １０９２：エリアコード抽出回路 １１０，１１１，１１２：ディレイ補正回路 １１３：プリンタユニット ４０５：メモリ ４０９：メモリクリア回路 ７０２：スタートビット検
出回路

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】２値以上の記憶を行う、画像情報の画素単
   位に対応するメモリ単位、の集合でなるビットマップ状
   のメモリ； 該メモリの格納情報をクリアする情報消去手段；前記メモリの 、 画像情報の処理モードの切換りの境界に
   対応するアドレスに 、 切換った処理モードを指定する 、 メ
   モリ 情報のクリアレベルと異なるレベルの１ビット以上
   を先頭ビットとする処理モード情報、を格納する手段； 画像情報のラスター走査の進行に同期して前記メモリよ
   り情報を読み出す読出手段； 読み出された情報の前記先頭ビットを検知する検知手
   段； 該検知手段の先頭ビット検知に応答して処理モード情報
   を抽出する処理モード情報抽出手段；抽出された処理モード情報を保持し 、 前記 処理モード情
   報抽出手段が次の処理モード情報を抽出するとそれを切
   換え保持する手段；および、該保持する手段が保持する 処理モード情報が指定する画
   像処理を前記画像情報に施こす処理手段； を備える、画像処理装置。
2. 【請求項２】更に 、 前記保持する手段が切換え保持の前
   に保持した処理モード情報を保持する前情報保持手段を
   備え； 処理モード情報は 、 前の処理モード情報の選択を指定す
   るスタック参照コードを含み； 前記処理モード情報抽出手段は、前記スタック参照コー
   ドを抽出すると 、 前記前情報保持手段が保持する処理モ
   ード情報を 、 前記保持する手段に切換え保持させる； 請求項１に記載の 画像処理装置。
3. 【請求項３】処理モード情報は、桁数が異なり該桁数に
   対応する数の先頭ビットがある複数種である；請求項２
   に記載の画像処理装置。
4. 【請求項４】前記スタック参照コードが、前記複数種の
   処理モード情報の中で、最も少ない桁数である、請求項３
   に記載の画像処理装置。
5. 【請求項５】更に 、 前記ビットマップ状のメモリからの
   情報読み出しのライン先頭を検出する手段；および 、 ラ
   イン先頭の検出に応答してライン先頭の参照オフセット
   アドレスを取り込む参照オフセット手段；を備え 、 前記格納する手段は 、 ライン上の処理モード情報の分布
   が先行ラインのものと同一となるラインの先頭に相当す
   る前記メモリ上記憶領域に 、 該先行ラインとのアドレス
   の差を表す参照オフセットアドレスを書込み； 前記読出手段は 、 参照オフセット手段が取り込んだ参照
   オフセットアドレスが表す差の分前のライン上の 、 前記
   メモリの格納情報を読出す；請求項１に記載の 画像処理
   装置。
6. 【請求項６】前記情報消去手段は、前記メモリの格納情
   報を、頁単位，ライン単位および前記画素単位に対応す
   るメモリ単位でクリアする；請求項１，請求項２，請求
   項３，請求項４又は請求項５に記載の画像処理装置。