JPH05250466A - 画像の回転、拡大・縮小およびディジタルハーフトーン・スクリーニングをまとめて行うためのタイル方式の処理方法 - Google Patents

画像の回転、拡大・縮小およびディジタルハーフトーン・スクリーニングをまとめて行うためのタイル方式の処理方法

Info

Publication number
JPH05250466A
JPH05250466A JP4210538A JP21053892A JPH05250466A JP H05250466 A JPH05250466 A JP H05250466A JP 4210538 A JP4210538 A JP 4210538A JP 21053892 A JP21053892 A JP 21053892A JP H05250466 A JPH05250466 A JP H05250466A
Authority
JP
Japan
Prior art keywords
tile
output
image
contone
halftone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4210538A
Other languages
English (en)
Other versions
JP3224866B2 (ja
Inventor
Jr John F Hamilton
フランクリン ハミルトン ジュニア ジョン
Iii Anthony J Leone
ジェームス レオン三世 アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of JPH05250466A publication Critical patent/JPH05250466A/ja
Application granted granted Critical
Publication of JP3224866B2 publication Critical patent/JP3224866B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
    • H04N1/393—Enlarging or reducing
    • H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/02—Affine transformations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4038—Image mosaicing, e.g. composing plane images from plane sub-images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/60—Rotation of whole images or parts thereof
    • G06T3/602—Rotation of whole images or parts thereof by block rotation, e.g. by recursive reversal or rotation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
    • H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
    • H04N1/4058—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern with details for producing a halftone screen at an oblique angle

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 画像の回転、アナモルフィックな拡大・縮小
とハーフトーン・スクリーニングを通じ連続階調操作す
るためのタイル方式。 【構成】 ページ記述言語ＰＤＬを実行する画像システ
ム５の単純化・高レベルのブロック図。入力データはリ
ード線７からシステム５に。データの流れはリード線７
からプロセッサ１０に。処理されたデータを出力バッフ
ァに、ＰＤＬを使用し印字されたページ３０上に現れ
る。ＰＤＬプロセッサ１３は連続階調画像データを操作
して、望みの回転、拡大・縮小とハーフトンされた出力
を生成バッファ１７に書き込む。普通は数ページの全出
力ページ分のハーフトーン化された画像データを、エン
ジン２５の印字解像度で保存するだけの十分な容量を持
つ。本発明のプロセスは、まず全入力連続階調画像を互
にスムーズに接する同じ寸法のタイルに分割するのを基
礎としている。互いに集まって連続階調画像を形成する
事。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は画像の回転、拡大・縮小
およびディジタルハーフトーン・スクリーニングによる
連続階調画像の操作機能を持つページ記述言語の実行に
於て行われる電子的画像処理方法に関連する。
【０００２】本願の内容は、Ｊ．Ｆ．Ｈａｍｉｌｔｏ
ｎ， Ｊｒ．他による、同時に出願中で当被譲渡人が所
有する合衆国特許出願、名称「タイル方式での画像の回
転、拡大・縮小およびディジタルハーフトーン・スクリ
ーニングをまとめて行うための装置」、出願番号０７／
７４０，５３２にも述べられ、請求されている。
【０００３】
【従来の技術】画像は読者に情報を伝達する上で効率的
な方法として常に文書に組み込まれてきたが、パソコン
の使用の爆発的な拡大と、ますます多様化する画像に関
連した用途のコンピュータ化が相まって、画像をディジ
タル信号の形で処理する必要性を増加させた。これらの
処理にはなかんずく画像の回転、拡大・縮小およびハー
フトーン化が含まれる。
【０００４】数年前から、いわゆるページ記述言語を使
ったコンピュータによる文書中の画像の処理が増加して
きた。このような言語を使用すれば、ユーザーは印刷さ
れたページ上に再現されるべき画像のような対象を定義
し、その対象を希望の仕方で処理し、その他のものとの
正確な相互位置関係に配置し、全ページを適切に構成す
ることができる。ディジタル画像を処理する上でユーザ
ーに最大限のフレキシビリティを与えるためには、ペー
ジ記述言語は任意の一様でアナモルフィック（縦軸、横
軸の倍率が異なる）な画像の、有限な境界内での拡大・
縮小、任意の角度での画像の回転、および任意の画面角
度と画面基線によるハーフトーン化をサポートする必要
がある。文書中の画像が同一ページ内の他の対象と適切
に組み合わされるためには、これらの画像処理機能は非
常に正確に組み込まれなければならず、さもないと印字
した際にページ上に不要なものやその他のエラーが現れ
る。
【０００５】現在数種類のページ記述言語が使用されて
いるが、これらの言語が特に画像の拡大・縮小および回
転を実行するために伝統的に取ってきた２つの基本的な
方式には重大な限界が存在する。
【０００６】具体的には、この分野で広く使用されてい
る１つの基本方式は、全画像をランダムアクセス・フレ
ームメモリー内に保存し、その後ここにある画像の個々
のビットに対して操作を行うと言う手順に依存してい
る。この方式を今後「フルフレーム・メモリー」方式と
呼ぶが、これは適切に回転した画像データを生成して回
転画像を作るためには、メモリーアドレスを増加させな
がら画像を１ビットごとに逐時的に読み出すという動作
を必要とする場合がある。本技術分野で知られているよ
うに、画像の拡大・縮小には、必要に応じて画像のスケ
ールを変更するために、例えば選択されたピクセル位置
にデータを加えたり、あるいはそこからデータを削除し
たりする操作が含まれる場合がある。この方式全体は十
分に大きくて同時に比較的高速の読み出し・書き込みの
ランダムアクセスが出来るフレームメモリーを必要とす
る。現在利用可能な印字出力装置、例えばレーザープリ
ンターで十分に得られる３００ドット／インチ（約１１
８ドット／ｃｍ）の解像度で印字される８×１０インチ
（約２０×２５ｃｍ）の連続階調の画像を生成するに
は、約７Ｍバイトものフレームメモリーが必要となるの
である。この様に大きなメモリーは、特に現在得られる
高速ランダムアクセス・メモリー（ＲＡＭ）回路で構成
すれば、非常に高価なものになってしまう。そのような
フレームメモリーのこの高いコストのために、これは低
コストのプリンターでは使用できない。更に、この様に
大容量で高速のメモリーをもってしても、画像の拡大・
縮小および回転はマイクロプロセッサー内で実行される
プロセスに基づくソフトウェアで行われることが多いの
で、全画像の処理は比較的遅くなってしまう。
【０００７】実際のメモリーの制限を考慮して、画像の
拡大・縮小および回転はタイル方式で交互に行えること
を従来技術は示していた。この方式では、画像はまずタ
イルと呼ばれる小さくて一様な領域に分割される。各タ
イルには次にそれぞれ別々に必要な処理が施される。通
常１つのタイルは全画像に比べてはるかに小さい。一旦
１つのタイルが処理されて１つの出力タイルを生成する
と、その出力タイルは出力バッファ内の空間的に対応す
る領域に書き込まれる。そして全画面が出力タイルで構
成されるまで、このプロセスがすべてのタイルに対して
続けられる。
【０００８】これら２つのアプローチを前提とすれば、
タイリング法にはいくつかの明確な利点がある。まず、
タイルの寸法を全画像のサイズよりも大幅に削減し、高
速フレームメモリーのための必要メモリー容量を例えば
全画像を記憶するための７Ｍバイトから、現在処理され
ている１つのタイルを記憶するための１０ｋバイトに大
幅に削減する。これにより大きな全サイズの高速フレー
ムメモリーを不要とし、その結果システムメモリーをシ
ンプルにしてそのコストを大幅に削減する。画像のサイ
ズの出力バッファは依然として必要であろうが、このバ
ッファは高速ランダムアクセスメモリーとして機能する
必要は無く、従って比較的低速で価格の安い記憶回路で
作ることができる。
【０００９】更に、一度に１つのタイルを処理すること
により、フレームメモリーが関係するデータ転送は、
「全フレームメモリー」方式のように全画像のデータを
送るのでなく、特定の１つのタイルのデータの転送だけ
で済む。したがってこれらのメモリー内容の転送に必要
な動作は非常に単純化されて、タイル方式による全処理
動作の一部分に過ぎないようになった。更に、常に比較
的わずかなデータだけを処理することにより、全タイル
を高速で処理する専用ハードウェア回路を簡単に製作す
ることができ、従って全画像を回転および拡大・縮小す
る速さを「全フレームメモリー」方式に比べて速くする
ことができる。最後に、タイル方式はパイプラインおよ
びパラレル方式の処理を容易に適用できる。これらの処
理方法によれば、適切なタイル処理ハードウェアが複製
され、パラレルおよび時間差交互動作方式で動作し、一
度に数個のタイルをまとめて処理できるようにする。こ
れにより、画像の拡大・縮小および回転の全プロセスが
更に加速される。この方式は、価格／性能比とのかねあ
いを保ちながら規模を大きくすることができ、望みのス
ループット・レベルを実現できるという利点がある。
【００１０】
【発明が解決しようとする課題】タイル方式の拡大・縮
小および回転はこのような利点を持っているが、タイル
方式は、特にハーフトーン化に使用した場合は、各出力
タイルが出力バッファ内で非常に正確に配置されること
を必要とし、さもないと画像に眼に見える欠陥が生じる
ことがある。具体的には、５０％チント・ファクターの
ハーフトーン画像の場合、隣接するタイル間のハーフト
ーン化パターンに於ける１ピクセルのオフセットの結果
として、画像に眼に見える欠陥が生じるのを我々は実験
的に観察した。これらの欠陥は、画像全体を通じてタイ
ルの境界に沿って生じるジグザグの線の形を取る。その
結果、もしも画像をその後ハーフトーン化する場合、出
力バッファから各タイルを取り出してそのタイルにスク
リーンをかけて、そのタイルを１ビットの精度で出力バ
ッファに戻すために、これらのタイルに対して操作を行
うスクリーナーが必要となる。ある画像に対する全ハー
フトーン化プロセスを通じてこのような高精度を達成
し、維持することは実際上きわめて困難であることがわ
かっている。
【００１１】簡単に考えれば、この精度要求は緩和する
ことができ、ハーフトーン化されたタイルの境界を適切
にスムージングすることによりジグザグパターンは解消
できると考えられるかも知れない。具体的には、ローパ
ス空間フィルターを利用して行われるそのようなスムー
ジングにより、丸めの誤差の影響とその結果のタイルの
配列の狂いは減らせるであろう。この誤差は、浮動小数
点アドレスを丸めて整数アドレス（これはハーフトーン
化されたタイルがその中で再び組み立てられる出力バッ
ファのアドレスを指定するのに使用される）にするとき
に生じるものである。かかるフィルター処理は眼に見え
るタイルの配列の狂いを減らすが、このフィルター処理
は画像内の基調のハーフトーンドット構造を壊し、損な
うことを、我々は適切な実験的観察を通じて認めた。し
たがって、タイル境界のフィルター処理は有効な解決策
とならず、タイル方式の画像処理において１ビットの精
度は維持されなければならないと考える。
【００１２】更に、タイル分割を別としても、市販され
ているスクリーナーは高価できわめて大きなメモリーを
必要とし、しかも画像の拡大・縮小または回転、あるい
はその両方を行う機能を持っていない場合が多い。
【００１３】しかも、画像の拡大・縮小および回転はフ
ロントエンド操作として、現在利用可能な画像処理装置
内で、すなわち一連の画像処理回路の内でイメージスキ
ャナーのすぐ後の回路内で実行されることが多いが、ス
クリーニングはバックエンド操作として印字出力装置に
付属した回路内で実行される。いずれの操作も、一般に
他方の動作に関する情報を余り持たずに、あるいは多く
の場合全く持たずに行われ、その結果画像に欠陥その他
の悪影響が現れることが多い。ページ記述言語は後処理
を行うので、すなわちこれらの言語は画像を自分が「そ
れを見つけたままに」処理するので、「フロントエン
ド」での拡大・縮小および回転のような、事前にそれに
対して行われた操作に対して画像を最適化する可能性
は、これらの言語では得られない。したがって、これら
の言語の現在行われている特定の具体的実行形態では、
モアレパターンおよびエイリアシングのような悪影響を
取り除けない。これらの不具合は、ハーフトーン化プロ
セスおよび印字出力装置に結び付いた類似の特性を持つ
これらのフロントエンド操作の様々な特性、例えばサン
プリング周波数およびピクセル配置などの間の相互作用
の結果生じるものである。
【００１４】更に、市販されているスクリーナーを使用
しても、動作スピードはきわめて遅い。したがって、ペ
ージ記述言語の実行にそのようなスクリーナーを使用す
る場合は、それにより得られるスループットは７０ｐｐ
ｍ近いスピードが得られる市販の印字出力装置の毎分印
字ページ数でのスピード（ｐｐｍ）よりもはるかに低く
なり、重大なボトルネックとなる。
【００１５】きわめて遅いスピードはユーザーに不満を
抱かせて、これらの画像のそれぞれが処理され印字され
るのにかかる時間を待つよりも、画像を文書に組み込む
のをあきらめさせるであろう。
【００１６】上記の基本的な欠点にもかかわらず、タイ
ル方式に固有の利点、特にフレームバッファの容量とコ
ストの削減による利点は、それを使用する強力な根拠と
なる。
【００１７】したがって、後処理環境において画像の回
転、拡大・縮小およびハーフトーン化を非常に正確にま
た低コストで実行できるタイル方式の処理方法の必要性
がこの技術分野に存在する。更に、ページ記述言語のス
ループットを現在利用可能な印字出力装置のスピードに
近づけるほど十分に加速できる仕方で、タイル方式の画
像の回転、拡大・縮小およびハーフトーン化操作を行う
必要性が存在する。印字出力装置にかかる処理技術を組
み込むことにより、文書中の画像の使用を大幅に速める
利点がある。
【００１８】本発明の目的は、後処理環境で連続階調
（コントーン）画像の回転、拡大・縮小およびハーフト
ーン化を、非常に正確にしかし低コストで実行できる装
置とそれに伴う方法を提供するものである。
【００１９】具体的な目的は、高速メモリーの必要容量
を有利に減らすためのかかる装置および方法において、
タイル分割法を利用することである。
【００２０】より具体的な目的は、出力バッファにおけ
るタイル配置の誤差を、全ハーフトーン化処理を通じて
１ビット以内に抑えることができる装置を提供すること
である。
【００２１】いま１つの具体的な目的は、ページ記述言
語を現在利用可能な多くの印字出力装置のスループット
にほぼ匹敵する処理スループットにまで十分加速するよ
うなスピードで、画像の回転、拡大・縮小およびハーフ
トーン化処理を行える装置および方法を提供することで
ある。
【００２２】
【課題を解決するための手段及び作用】これらおよびそ
の他の目的は、概して我々の発明の趣旨に従って達成す
ることができる。すなわち、出力画像の１つのブロック
中の２つの隣接ピクセル位置の間の対応する移動に対し
て、連続階調画像内の連続階調のタイル中における、連
続するサンプリング位置の間の増加方向の移動を指定す
るピクセル・サンプリングの増分を定義する。次にこれ
らの増分に対応して、（ａ）ブロックを通っての増加方
向の移動を表現するアドレスが生成されて出力ピクセル
位置の系列を作る；（ｂ）連続階調画像がサンプルされ
て、アドレス指定されたそれぞれの出力ピクセル位置に
対応しているサンプルされた連続階調値を生成し、複数
のサンプルされた連続階調値を作る；（ｃ）系列内のそ
れぞれのアドレス指定された出力ピクセルに対して、上
記のサンプルされた各連続階調値とあらかじめ定義され
ている１つのパターンに対する応答として、対応する１
つのハーフトーン出力値が作られ、複数のハーフトーン
出力値を発生する。ハーフトーン出力値のおのおのは次
に、連続階調タイル内にある１つのピクセル位置に対し
て各ハーフトーン出力値が対応させられたときに、ブロ
ック内の対応するアドレス指定された出力ピクセル位置
に書き込まれる。
【００２３】特に我々の詳細な知見によれば、我々の発
明にかかる方法は、連続階調画像を互いに重なり合わな
いタイルの配列に、また出力画像をブロックの配列に効
果的に分割することに基礎を置くものであり、後者は通
常連続階調画像が回転される角度φ（回転角）に依存し
て重なり合う。ブロックのサイズは拡大に対しては例え
ば３２×３２個の位置に固定され、縮小に対してはある
程度可変となっている。タイルのサイズはアナモルフィ
ックな倍率αとβおよび回転角に基づいて決められ、そ
れによりタイルが対応するブロックに対して回転させら
れたときに、タイルのサイズがそのブロック内に納まる
最大の大きさになるようにする。増加ピクセルサンプリ
ング座標系は、回転角度、アナモルフィックな倍率およ
び画面角度θと同時に、とりわけタイルおよびブロック
のサイズに基づいて決められ、ブロック内の各ピクセル
を次々に通るピクセルごとの移動に対して、ブロック内
のそのようなピクセルの各々に対するハーフトーン化さ
れた出力データが、対応する連続階調タイルを完全に含
む連続階調画像内の最小サイズのブロック内に含まれる
連続階調データから得られるようにする。
【００２４】増加サンプリング座標はまた、ハーフトー
ンのスクリーニング・パターンを通してのピクセルの対
応する増加移動に対して、とりわけ画面基線および画面
角度θに基づいて定義され、あるブロック内の各ピクセ
ルに対する連続してサンプルされたハーフトーン化され
た値を生成する。増分はまた、連続階調画像内の連続す
るタイルの間の移動および出力画像内の連続するブロッ
クの間の移動に対して定義される。これらの増分がすべ
て選択されると、連続階調画像内の各タイルが次々と処
理されて、それぞれの連続するまた対応するブロックを
ハーフトーン化された出力データで埋める。この処理で
は、現在の出力ブロックを通っての１ビットごとの増加
による一連の出力ピクセル位置の生成が行われ、連続階
調画像を通っての増加方向のサンプリングにより、各出
力ピクセル位置に結び付いた連続階調のサンプル値を発
生して複数の連続階調のサンプル値を生成し、そしてハ
ーフトーンパターンを通っての増加方向のサンプリング
により、連続階調の各サンプル値に対する応答として、
系列内の各出力ピクセル位置に対して対応するハーフト
ーン出力値を発生して複数のハーフトーン出力値を作り
出す。この増分と、増加方向の連続階調およびハーフト
ーン・サンプリング工程は実質上ブロック内で行われ、
現在のブロック内の相連続する各ピクセルに対して１つ
のアドレスが生成された後で、それに対して対応する連
続階調のサンプル値と対応するハーフトーン出力値が生
成される。このプロセスは、現在のブロックがハーフト
ーンの出力値で埋められるまで、高速スキャン方向で現
在のブロックの各列に沿って、また低速スキャン方向に
沿ってそのブロック内の列から列へ移動して行われる。
ハーフトーン化されたデータは、現在のブロック内の位
置のうちで、対応する連続階調のサンプル値を現在処理
中のタイル内に持っているものに対するバッファ内にの
み書き込まれ、ゼロの値はそのブロック内の他のすべて
の位置に書き込まれる。現在の連続階調タイルが完全に
処理されると、バッファの内容はページバッファ内の出
力ブロックに転送される。この出力ブロックは、出力画
像内の現在ブロックの空間位置に対応する位置にある。
現在の連続階調タイルが処理された後でタイル増分によ
り定義された次の続く連続階調タイルが処理されて、出
力画像内の次のブロックに対する出力ハーフトーン化デ
ータを生成し、このプロセスを連続する連続階調タイル
のそれぞれに対して続ける。すべての連続階調タイルが
適切に配列されることを保証するために、連続する連続
階調タイルのそれぞれの開始位置は、１つのブロックの
各辺と１つの対応する回転された連続階調タイルの各コ
ーナーの間に存在する位置オフセットの値で修正され
る。各連続階調タイルは、全連続階調画像を通して１つ
の列に沿って、すなわち高速スキャン方向に逐時的に処
理され、また列から列に、すなわち低速スキャン方向に
逐時的に処理される。
【００２５】ハーフトーンデータは、ハーフトーン基準
セルを通ってサンプルすることにより、またはしきい値
マトリックスを通じて、生成することができる。前者の
方法によれば、ハーフトーン基準スタックには複数のハ
ーフトーン基準セルが含まれ、それぞれの基準セルは異
なる値のハーフトーンドット、普通は０％から１００％
のドットまで、を含んでいる。サンプルされた連続階調
値のおのおのは、サンプルすべき特定のハーフトーン基
準平面を適切なピクセルアドレスにより選択して、対応
するハーフトーンのサンプル値を生成する。後者の方法
によれば、しきい値マトリックスはこの場合もまた適切
なピクセルアドレスにより連続的にサンプルされ、現在
のサンプルされたしきい値を生成する。このしきい値は
対応する現在のサンプルされた連続階調値と比較され
て、比較の結果により決められる値を持つハーフトーン
の出力ビットを発生する。ハーフトーンのサンプリング
は、ハーフトーン平面内であれまたはしきい値マトリッ
クス内であれ、連続階調画像を通ってのサンプリングと
は独立に、また一般的に連続階調画像を通ってのサンプ
リングとは異なる方向で行われるが、どちらのサンプリ
ングのプロセスもお互いにロックステップ内で動作す
る。
【００２６】我々の発明は、２個のチップのアーキテク
チャー、具体的にはマイクロコンピュータと専用ハード
ウェア回路を組み合わせたものを使用して好適に実施さ
れる。後者のハードウェアを以後タイルおよびピクセル
・プロセッサー（ＴＰＰ）と呼ぶ。マイクロコンピュー
タは、全連続階調画像の処理を通じて固定される様々な
パラメータ、例えばタイルおよびブロックのサイズ、ピ
クセルのサンプリングとタイルの増分など、を設定し、
次にそれぞれの連続する連続階調タイルおよび出力ブロ
ックの開始位置を計算する。マイクロコンピュータはピ
クセルサンプリングの増分をＴＰＰにロードする。その
後、各連続階調タイルに対して開始位置が決定され、Ｔ
ＰＰに入力され、その後でその連続階調タイルを処理す
るための命令がＴＰＰに送られる。ＴＰＰは内蔵のタイ
ル・プロセッサーにより、出力画像内の連続する出力ピ
クセルのおのおのについて、連続階調およびハーフトー
ンのピクセルサンプリング・アドレスを生成する。これ
らのアドレスは、関連させられた連続階調およびハーフ
トーンの参照メモリーに対してアクセスすることによ
り、サンプルされた各連続階調値および対応する各ハー
フトーン出力値を生成するために、逐時的に使用され
る。ＴＰＰによる各連続階調タイルの処理の後、マイク
ロコンピュータはＴＰＰが生成したすべてのハーフトー
ン・データをページバッファ内の対応するブロック内に
転送し、次に連続する次のタイルに対する開始位置を反
映するように、ＴＰＰ内に記憶されたパラメータの値を
更新する。その後ＴＰＰにそのような処理を開始するよ
うに命令し、すべての連続階調タイルを処理するまで続
ける。本質的には、マイクロコンピュータとＴＴＰの組
合せによりネスティングされた処理ループを実行し、Ｔ
ＰＰはハード的に２つのネスティングされたループを実
現している。
【００２７】我々の発明は、我々の発明によるアーキテ
クチャーの所与の実施例にパラレル処理を容易に組み込
んで、処理のスループットを希望のレベルに向上するこ
とができるという有利な特徴を持っている。それを行う
ために、発明に関わる２−チップのアーキテクチャーを
拡張して、すべて共通のマイクロコンピュータに接続さ
れてそれに制御された複数のＴＰＰを使用して、パラレ
ル処理を容易に実現することができる。各ＴＰＰはマイ
クロコンピュータにより、入力される連続階調画像の特
定の対応する重なり合わない部分、例えば水平の帯状部
分を独立に処理するように設定することができる。マイ
クロコンピュータは、時間的に交互にずらされた、本質
的に相互にパラレルな仕方でそれぞれの画像部分を処理
するように、すべてのＴＰＰに対して命令する。各ＴＰ
Ｐがその処理を実行している間、その時そのＴＰＰによ
り生成されており、かつ適切なＦＩＦＯに一時的に保存
されるデータを、その後この処理が完了したときに転送
すべき出力バッファの部分をマイクロコンピュータが決
定する。パラレル処理の程度を向上するためにアクティ
ブなＴＰＰの数を増加すると、処理スループットも確実
に増加する。
【００２８】下記の説明により、本発明の主要な応用の
１つがディジタル画像処理システム内の後処理環境内に
ページ記述言語を組み込む、すなわちシステムを構成す
る任意の前段の画像処理装置内にではなく、例えばシス
テムで使用される印字出力装置内に組み込むことである
と考えられる限り、画像の回転、拡大・縮小およびハー
フトーン化を比較的高速でまとめて実行するための画像
処理の広範囲の用途に、本発明にかかる技法が使用でき
ることを、本技術分野に習熟した人であれば容易に理解
できるであろう。そこで本発明の以下の説明では、簡単
のために上記の趣旨に沿って述べる。
【００２９】本発明の技法と装置の意味のある、かつ詳
細な理解を助けるために、以下の説明はいくつかの段階
に分けて進める。まず、本発明に基づいてページ記述言
語を実行するための画像処理システムの簡単な概観を述
べる。次に、様々な説明図の助けにより、画像の回転、
拡大・縮小およびハーフトーン化をまとめて実行する本
発明のプロセスを説明する。その後、次第に詳しい内容
に進みながら、本発明の技法を組み込んだ画像処理シス
テムの実施例と、その後で２個のチップ（例えばマイク
ロコンピュータ／ＡＳＩＣ）を使用した本技法の実施に
ついて詳しく述べる。後者の説明では、まず両方のチッ
プが実行する動作の高レベルの疑似コードを使った機能
面での説明を行い、次に例えば本技法の重要な部分を実
行するＡＳＩＣ（特定用途向け集積回路）チップ内で使
用される専用ハードウェア回路の説明を行う。
【００３０】
【実施例】
Ａ．ページ記述言語を実行するシステム 図１は、本発明の技法にもとづいて画像の回転、拡大・
縮小およびハーフトーン化機能を提供するページ記述言
語（ＰＤＬ）を実行する画像処理システム５の、単純化
した非常に高レベルのブロックダイヤグラムを示す。図
から分かるように、入力データはリード線７を通ってシ
ステム５に入力される。このデータはそれぞれ関連する
テキスト性のまたは連続階調の画像データをその後に伴
う一連のＰＤＬ命令で構成される。このような命令はそ
れぞれ引き続くデータがどの様に処理され、出力ページ
に現れるべきかを指定する。連続して実行されるＰＤＬ
命令とそれらに付随するデータが組合わさってデータの
流れを構成し、このデータの流れはリード線７を通って
プロセッサー１０に入力される。プロセッサー１０それ
自体ＰＤＬ処理回路１３と出力バッファ１７を内蔵して
おり、付随するデータに対して対応する画像処理操作を
実行することにより、ＰＤＬ処理回路を通してそのよう
な命令のおのおのを実行し、その後処理された画像デー
タを出力バッファに書き込む。このバッファの内容はラ
スター形式で読み込まれ、リード線２１を通ってディジ
タル・マーキング（書き込み）エンジン２５に入力され
る。このエンジンはその最も単純な形態では、その入力
に加えられた対応する各ビットに対して、単一の書き込
みスポット（出力ビット）を出力ページに書き込む。エ
ンジン２５は典型的には、３００ドット／インチ（約１
１８ドット／ｃｍ）以上の垂直および水平印字出力ピッ
チを持つレーザープリンターである。印字されたページ
３０は典型的には紙上へのハードコピー出力であるが、
エンジン２５により生成されて出力バッファ１７の内容
を表すものである。
【００３１】ＰＤＬを使用することにより、ユーザーは
印字されたページ３０上に現れる画像のような対象を定
義することができ、その対象は望みの仕方で処理され、
その他のものとの正確な相互位置関係で配置され、全ペ
ージを適切に構成することができる。ディジタル画像を
処理する上でユーザーに最大限のフレキシビリティを与
えるために、ＤＰＬは任意の一様でアナモルフィックな
画像の、有限な境界内での拡大・縮小、任意の角度での
画像の回転、および任意の画面角度と画面基線によるハ
ーフトーン化をサポートする必要がある。文書中の画像
が同一ページ内の他の対象と適切に組み合わされるため
には、これらの画像処理機能は非常に正確に実行されな
ければならず、さもないと印字した際にページ上に不要
なものやその他のエラーが現れる。
【００３２】例えば、一連のＰＤＬ命令により、入力連
続階調画像８を各方向に０．５倍し、約４５゜回転して
からハーフトーン化し、次に出力ページの中央に配置し
て、ページ３０上に配置された出力画像３３を生成する
ように指定することができる。これらの命令はまた文字
Ａおよびｂを出力画像３３の両側に置き、文字Ａを水平
方向と垂直方向の両方に２倍に拡大するように指定する
こともできる。これらのＰＤＬ命令とそれに付随するデ
ータの処理において、ＰＤＬプロセッサー１３は以下に
述べるように連続階調画像データを操作して、画像の望
みの回転、拡大・縮小およびハーフトーンされた出力を
生成してその結果を出力バッファ１７に書き込む。プロ
セッサー１３はまたＰＤＬ命令で定義されたテキストデ
ータをも操作する。出力バッファ１７は、少なくとも１
ページ、普通は数ページの全出力ページ分のハーフトー
ン化された画像データを、エンジン２５の印字解像度で
保存するだけの十分な容量を持っている。
【００３３】本発明の趣旨はあるＰＤＬで使用される特
定の命令にあるのではなく、また各ＰＤＬ命令と付随す
るデータが発生される仕方に存するものでもなく、画像
の回転、拡大・縮小およびハーフトーン機能を実行して
これらの機能をあるＰＤＬに与える仕方に関わるもので
ある。したがって、以下の説明は画像の回転、拡大・縮
小およびハーフトーン化を中心に行う。
【００３４】Ｂ．発明のプロセス 本発明のタイル方式のプロセスを、図３〜図６，７，８
および９を参考にしながら全体として定性的に説明す
る。システム５内で画像の回転、拡大・縮小およびハー
フトーン化を実行するための本発明のプロセスを構成す
る様々なタイル方式の操作を図３〜図６に示し、これら
の図に対する描画シートの正しい配列を図２に示す。様
々な空間的に対応する連続階調ボックスおよび出力ブロ
ックの例に対する連続階調サンプリングおよび出力デー
タの書き込みを図７に示す。単一の連続階調ボックスお
よび対応する出力ブロックの詳細をそれぞれ図８および
５に示す。以下の説明全体を通じてこれらの図を参照さ
れたい。
【００３５】本発明のプロセスは、まず全入力連続階調
画像を互いにスムーズに接する同じ寸法のタイルに分割
することを基礎としている。図７に示した連続階調画像
３０１は、全連続階調画像を通じて水平および垂直方向
に広がる連続階調タイル３１０１、３１０２、３１
０３、・・に分割される。図３の表示２１０が拡大図と
して、画像部分２１５が３×３マトリックスに配列され
た９つの連続階調タイル２１５１、２１５２、・・、２
１５９で構成されることを示している。この画像が分割
されると、各連続階調タイルは次々と処理されて出力、
例えばハーフトーン化されたビット値を作り、そのビッ
ト値はそのような各タイルに対して出力バッファ内の位
置の対応する正方形ブロック内にタイルとして書き込ま
れる。これに関連して、図７に示した出力バッファ１７
内のブロック３７１１、３７１２、３７１３、・・に
は、出力画像３３を構成するスムーズに接した対応する
出力タイル３７５１、３７５２、３７５３、・・に対す
る出力ビット値が含まれる。各出力タイルは１つの対応
する連続階調タイルの出力データを含む。以下の説明を
通じて、連続階調タイルとは互いに集まって連続階調画
像を形成するもののことであり、出力タイルとは集まっ
て出力バッファ１７内に形成される出力画像を構成する
もののことであることを念頭に置いて頂きたい。
【００３６】出力バッファの各ブロックは、サイズが例
えば３２×３２点に固定されている。各コントーン（連
続階調）タイルごとに別々のブロックが存在する。連続
階調画像を出力ページに対して希望の角度φだけ回転で
きる限り、タイルは出力ブロックに対してφ度だけ傾け
られる。これは図２の表示２１０で出力ブロックがそれ
らに空間的に対応するタイルに重ね合わされている状態
と、図７の傾斜させられた出力画像３３により示されて
いる。
【００３７】以下に詳しく述べるように、初期化の間に
各タイルのサイズは１つの出力ブロック内に納まるよう
な最大サイズに設定される。各タイルのサイズは次の３
つの要素によって決まる；低速および高速スキャン方向
（αおよびβ）における倍率、連続階調画像を回転する
角度（φ）および出力ブロックサイズ（例えば３２×３
２個の出力点に固定されている）である。各出力タイル
は対応するブロック内で回転させられるので、隣接する
連続階調タイル２１５１および２１５２の出力データを
含む図３に示すブロック２１７１と２１７２のように隣
接するブロックは、出力バッファ内で重なり合う。隣接
するブロックの重なり（オーバラップ）の程度は、連続
階調画像が回転させられる角度φの大きさによって決ま
る。この角度が増加すると、重なり合いの程度も増加す
る。ブロック２１７１内での重なり合い部分は、斜線を
施した領域２１９内で起こる。他のそれぞれのブロック
内でも同様の領域が生じる。重なり合いにより、すべて
の隣接するタイルがつながっており、互いに適切に並ん
でいることが保証される。
【００３８】表示２２０はその様な連続階調タイルの一
例、例えばタイル２１５７が対応する出力ブロック、例
えば２１７７の上に重なっているのを示している。これ
からわかるように、このタイルはブロックに対して回転
角μの方向を向いている。
【００３９】連続階調画像がこのように定義されて、ブ
ロック対して角度が付けられると、連続階調画像は２次
元的にサンプルされて、その結果各ブロックに必要とさ
れる連続階調データが、それと結び付いた連続階調タイ
ルから得られる。サンプリングは連続階調平面、例えば
図７の平面３０１内で行われるので、高速および低速ス
キャン方向（ｖおよびｕ）での２次元サンプルの増分も
また以下に詳しく述べるように初期化の間に設定され、
連続階調画像の１つのタイルに対する出力データを含む
べきすべての出力ブロック内のおのおのの、そしてすべ
ての出力位置について、連続する異なる連続階調サンプ
ルが生成されるようにする。その結果、連続階調画像内
の連続階調値のある領域（出力ブロックと区別するため
に、今後連続階調ボックスと呼ぶ）がラスター形式で事
前に決められた増分で完全にサンプルされて、連続する
連続階調サンプルを生成する。この連続する連続階調サ
ンプルは、ハーフトーン化などで処理されると、出力画
像内の空間的に対応する出力ブロックを完全に埋めるの
に十分な数の連続する連続階調出力値を発生する。その
ようなサンプルされた値の１つ１つが生成されて処理さ
れると、その結果出来るハーフトーン化された出力値は
１つの出力ブロック内の対応する出力位置に書き込まれ
る。これに関連して、それぞれ連続階調タイル３２
０１、３１０２、３１０３、・・・を含む連続階調ボッ
クス３２０１、３２０２、３２０３、・・・はそれぞれ
相次いでラスター形式でサンプルされて、そのようなボ
ックスのそれぞれに対する一連の連続階調サンプルを発
生する。各ボックスに対するこれらのサンプルはその後
ハーフトーン・スクリーニングにより処理されて、対応
する一連のハーフトーンビット（書き込みスポット）を
発生する。これらのハーフトーン・ビット列は、対応す
る出力ブロック内の適切な連続する位置、例えば出力ブ
ロック３７１１、３７１２、３７１３、・・・に書き込
まれる。図７は連続階調ボックスとそれに結び付いた出
力ブロックの間の空間的な対応を図示する。具体的に
は、連続階調ボックス３２０１、３２０２および３２０
３に対するサンプルされた連続階調値はそれぞれの線３
３１、３３２および３３３で示されるようにハーフトー
ン・スクリーナー３４０にかけられる。これらの線は、
これら３つの連続階調ボックスのそれぞれに対して生成
された連続階調サンプルを視覚的に識別する役割を果た
す。ハーフトーン・スクリーナー３４０は、これらのボ
ックスのそれぞれに対して生成された連続階調サンプル
に対して動作して、以下に述べる様な仕方で別々のハー
フトーン・ビットパターンを供給する。線３３１、３３
２および３３３上に現れる連続階調サンプルから生じる
ハーフトーン・ビットパターンはハーフトーン・スクリ
ーナー３４０により、それぞれの線３４１、３４２およ
び３４３を通ってクリッピング・ロジック３５０に送ら
れる。以下に述べるようにこのロジックによって供給さ
れる出力ビットは、それぞれ線３６１、３６２および３
６３で示されるように出力バッファ１７および特に対応
する出力ブロック３７１１、３７１２、３７１３内に書
き込まれる。この様にして、連続階調ボックス３２
０１、３２０２および３２０３のおのおのから生じる連
続階調サンプルは、対応する一連のスクリーニングされ
た出力値を生成する。これらの出力値は対応する出力ブ
ロック３７１１、３７１２、３７１３に書き込まれる。
連続階調画像３０１内の各連続階調ボックスは逐時的に
処理されて出力データを対応する出力ブロックに書き込
み、すべての出力ブロックを埋めるまで行われる。
【００４０】出力データは、対応する連続階調タイルに
結び付いた領域を埋めるために出力バッファ内の各ブロ
ック内で必要なだけである。回転角度に基づいて連続階
調タイルがある連続階調ボックスを完全には占有しない
ので、以下に説明するようにクリッピングは、処理され
て出力値を生成する連続階調タイル内にある連続階調サ
ンプルを定義するのに使用される。これらの出力値は連
続階調ボックス内の残りの連続階調サンプルから出力ブ
ロック内の出力タイルに保存されるが、これら残りの連
続階調サンプルは効果的に無視される。これら後者の値
が隣接する出力ブロックの重なり合う領域に対する出力
データを生成するので、ゼロの値は出力バッファ内の対
応する出力位置に書き込まれる。最も単純な形態では、
クリッピングは、出力ブロック内の各出力位置への書き
込みに当たって、ハーフトーン・ビット値またはゼロの
値をかける単純なスイッチと見ることができる。スイッ
チ３５１、３５２および３５３は、その時点で線３４
１、３４２または３４３に現れているハーフトーンビッ
ト値か、または線３４５に与えられたゼロの値をそれぞ
れの線３６１、３６２および３６３に送ることにより、
出力ブロック３７１１、３７１２、３７１３に対するク
リップ機能を行う。任意の出力ブロックに対してハーフ
トーン・ビットをかけるかそれともゼロの値かの選択
（スイッチ設定）は、直交クリッピング座標（Ｋおよび
Ｌ）の同時に発生する値に基づいて行われる。これらの
座標は、与えられた現在のタイルサイズに対して、変数
ＫおよびＬにおける単位の距離が連続階調タイルの縁に
沿っての距離に等しいように定義され、スケールが決め
られる。具体的には、ＫとＬは共に連続階調タイル内で
は１の値に等しく、このタイルの外ではゼロまたは２と
なる。これらのクリッピング変数は各連続階調タイルの
境界を効果的に取り囲み、ゼロの値を各ブロックのすべ
ての残りの領域に書き込みながら、対応する出力タイル
によって占有されるべき各出力ブロック内の領域を出力
データで満たすことを可能にする。処理された連続階調
サンプルデータ、例えばハーフトーン・ビットは、Ｋと
Ｌの値が両方とも１に等しいような１つのブロック内
の、すなわち任意の出力ブロック内に含まれるがどの重
なり合い部分にも含まれない１つの出力タイルのみの内
部の、空間的に対応する出力位置に書き込まれる。Ｋと
Ｌの値はラスター形式においても、現在の出力ブロック
内に書き込まれる現在の出力位置に対するアドレスの増
加と同様に、適切に増加させられる。
【００４１】図３の表示２２０に示されるサンプル線２
２３が示すように、連続階調のサンプリング方向は出力
バッファの水平および垂直方向にマッチする方向に向け
られているが、連続階調画像の回転のために、各連続階
調タイルに関して角度が付けられている。実際にサンプ
ルされるのは入力されてくる連続階調の値なので、サン
プル線２２３１、２２３２、２２３３、・・・２２３ｎ
による角度を付けたサンプリングは入力連続階調画像を
通して適切なサンプリング増分で行われ、各連続階調ボ
ックス内のタイル２１５７のような各画像タイルからデ
ータを得る。十分な連続階調サンプリングがラスター形
式で行われて、各出力ブロック内のすべての出力位置に
対するデータを生成するので、サンプリングは各タイル
の外周を超えて延長されて全連続階調ボックスを埋める
ことになる。これに関連して、サンプル線２２３１、２
２３２、２２３３、・・・２２３ｎ（集まって一緒に線
２２３を構成する）は連続階調サンプルを生成するが、
それら連続階調サンプルのおのおのは図８の連続階調タ
イル３１０２を含む連続階調ボックス３２０２全体にわ
たってＸの印が付けられている。その結果得られるサン
プル値により、図９に示す周辺部分３７７を含み、ブロ
ック３７１３のような全出力ブロックを埋めるのに十分
な出力データが得られる。ブロック３７１３のような出
力ブロックは、ラスター形式で軸ｐとｑで示される方向
に埋められて、データはそのブロックの左上隅からスタ
ートしてその右下隅まで、３２×３２個の固定した出力
位置（それぞれ黒丸の点で示されている）のそれぞれに
書き込まれる。このブロック内でのクリッピングのため
に、周辺部分３７７（交差する斜線で示してある）内に
ある出力位置にゼロが書き込まれ、ハーフトーンのビッ
ト値が出力タイル３７５３内にある残りの位置に対して
書き込まれる。同様に図３の３２０は、連続階調タイル
２１５７に対する連続階調サンプリングおよび、このタ
イルと出力ブロック２１７７の間の空間的対応を示す。
【００４２】連続階調画像に対しては、サンプリングは
出力画像内の一番上の出力ブロックに対応する連続階調
ボックスの左上隅（ＵＬＣ）から始まり、ボックス内を
通って垂直下向きに続く。このブロックそれ自体は出力
画像のＵＬＣ内にある。各連続階調ボックスがサンプル
された後で、サンプリングは連続する次の連続階調ボッ
クスのＵＬＣで始まり、以下同様に続く。現在の連続階
調ボックスに対するＵＬＣアドレスを維持するために適
切な変数が使用され、連続するおのおのの連続階調ボッ
クスのＵＬＣでサンプリングを開始するために高速およ
び低速スキャンの増分で適切に増加される。このように
して、例えば図２の出力画像部分２１７を構成する２１
７１、２１７２、２１７３のような連続する出力ブロッ
クを埋める出力データが生成される。したがって、出力
画像はブロック単位で作られ、出力データはそのような
ブロックのおのおのに対するデータの出力タイルを供給
する。
【００４３】図４の２３０は２次元の連続階調サンプリ
ングを詳細に示す。例としてサンプリング線２２３１お
よび２２３１＋１を特に示す。変数ｐｉｘｅｌ＿ｖおよ
びｐｉｘｅｌ＿ｕが連続階調画像内の現在のサンプリン
グ位置のアドレスを座標ｕおよびｖとして記憶する。こ
れらの変数は高速および低速スキャン方向においてピク
セルサンプリング増分Δｐｉｘｅｌ＿ｕ＿ｆａｓｔ、Δ
ｐｉｘｅｌ＿ｖ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｕ＿ｓｌｏ
ｗおよびΔｐｉｘｅｌ＿ｖ＿ｓｌｏｗ（簡単にΔｕ＿ｆ
ａｓｔ、Δｖ＿ｆａｓｔ、Δｕ＿ｓｌｏｗおよびΔｖ＿
ｓｌｏｗとも表記する）だけ適切に増加される。これら
の増分は、と言うよりもΔの付いたすべての値は初期化
の際に設定され、各連続階調ボックスを埋めるのに適当
な数の連続階調サンプル点が生成されるようにする。２
３０で示されるように、連続階調サンプリングはサンプ
リング線、例えば線２２３１、の左側の開始点で始ま
り、高速スキャンのｖおよびｕ方向のピクセルサンプリ
ング増分Δｐｉｘｅｌ＿ｖ＿ｆａｓｔおよびΔｐｉｘｅ
ｌ＿ｕ＿ｆａｓｔだけサンプリングアドレスを次々と増
加させながら、ある位置から次の位置へとこの線に沿っ
て進み、等間隔に配置された一連のサンプリング点２３
１１、２３１２、２３１３、２３１４および２３１５を
生成する。サンプリング線上の最後のサンプリング位
置、例えば図の位置２３１５に達すると、サンプリング
アドレスは低速スキャンのピクセル・サンプリング増分
Δｖ＿ｓｌｏｗだけ増加されて、次の連続サンプリング
線上、つまり線２２３１＋１などの左端の位置でサンプ
リングを開始する。それ結果得られる連続階調サンプル
点を各サンプリング線上のＸで示す。
【００４４】図４の２４０で示されるように、サンプル
された各連続階調値は特定のハーフトーン基準セルを選
択するために、フォントメモリーつまりハーフトーン基
準スタックに対するアドレスの役割を果たすだけであ
る。メモリー内に記憶されたスタック２４２（図示せ
ず）はあらかじめ定義された数、例えば２５６個の異な
るセルを記憶する。各セルは特定の１個のハーフトーン
・ドットのビットマップ（例えば６４×６４個のピクセ
ルからなる）を保持する。スタック２４２内ではドット
・プロフィール２４５に示すようにドットのサイズは、
セル２４２０内のゼロサイズドットからセル２４２
２５５内の１００％ドット（セルを完全に埋めるドッ
ト）まで緩やかに変化する。例示したセル２４２４７お
よび２４２１８１はそれぞれ中間的なサイズのドット２
４５４７および２４５１８１を記憶する。これらのドッ
ト・パターンはスムーズなものとして示されているが、
実際は量子化されている。希望のセルを選択すると、そ
のセルは２次元の高速および低速スキャン増分を使っ
て、スクリーン角度θで示される方向にサンプルされ
る。スキャン増減分は、出力ブロックが適切な数のハー
フトーン・ドットを含むように、スクリーン角度、スク
リーン基線および印字出力（レーザー）周波数で決めら
れる。
【００４５】連続階調およびハーフトーンのドット・サ
ンプリングはロックステップ内で進行し、サンプルされ
たすべての連続階調値がサンプルされたハーフトーン・
ドット値を作る。しかし、ハーフトーン・サンプリング
が行われる方向と増分は、連続階調サンプリングが行わ
れる方向と増分からは完全に独立している。
【００４６】ここで説明の便宜のために、現在の連続階
調サンプルの値がハーフトーン基準セル２４５４７を選
択すると仮定する。同時にスクリーン角度θが約１０゜
であると仮定する。図５の２５０で示すように、部分ス
クリーン２４８のようなハーフトーン・ドットスクリー
ンは継目の無い２重周期の２次元ハーフトーン・ドット
パターンを含んでいる。この図は出力ブロック、具体的
にはブロック２１７７がハーフトーン・スクリーン２４
８に重なっているのを示している。ハーフトーンのドッ
トサンプリングは高速および低速スキャン方向に沿って
２次元ラスター形式でスクリーン内を通って行われる。
これらの方向は出力バッファと平行に走る。しかし、サ
ンプリングは実際には選択されたハーフトーン・ドット
セル内で行われるので、角度を付けられたサンプリング
はスクリーン角度の負側と等しい方向で行われる。スク
リーンパターンの周期性のために、サンプリング線がハ
ーフトーン・セルの縁、例えば２６０で示された辺２５
１、２５２、２５３または２５４に当たると、その線は
折れ曲がって反対側の縁（端）に行き、そこから次のサ
ンプリング線を開始し、これを繰り返す。
【００４７】これに関連して、例示したサンプリング線
２５７ｍおよび２５７ｍ＋１はハーフトーン基準セル２
４２４７を通って横切り、各線に沿っての一連のハーフ
トーン・サンプリング点を生成する。連続階調サンプリ
ングに対して行われるものと同様にして、ハーフトーン
基準セルのサンプリングも軸ｘおよびｙに沿って、各ハ
ーフトーン・サンプリング線に沿う増分をつけて行われ
る。変数ｐｉｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙはハーフ
トーン基準セル内の現在のサンプリング位置のアドレス
をｘおよびｙ座標として記憶する。これらの変数は高速
および低速スキャン方向においてピクセルのサンプリン
グ増分Δｐｉｘｅｌ＿ｘ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｙ
＿ｆａｓｔ、Δｐｉｘｅｌ＿ｘ＿ｓｌｏｗおよびΔｐｉ
ｘｅｌ＿ｙ＿ｓｌｏｗ（Δｘ＿ｆａｓｔ、Δｙ＿ｆａｓ
ｔ、Δｘ＿ｓｌｏｗおよびΔｙ＿ｓｌｏｗとも表記す
る）だけ適切に増加される。これらの増分はまた初期化
の際に設定され、各出力ブロックを埋めるのに適当な数
のハーフトーン・ドットサンプル点が生成されるように
する。２６０で示されるように、連続階調サンプリング
は線２５７ｍのようなサンプリング線の左端の開始点で
開始され、高速スキャンのｙおよびｘ方向のピクセルサ
ンプリング増分Δｙ＿ｆａｓｔおよびΔｘ＿ｆａｓｔだ
けサンプリングアドレスを次々と増加させながら、ある
位置から次の位置へとこの線に沿って進み、例示した点
２６１１、２６１２、２６１３および２６１４を含む等
間隔に配置された一連のサンプリング点を生成する。最
後のサンプリング位置に達すると、サンプリングアドレ
スは低速スキャンのピクセル・サンプリング増分Δｙ＿
ｓｌｏｗおよびΔｘ＿ｓｌｏｗだけ増加されて、次の連
続サンプリング線上、つまり線２５７ｍ＋１などの左端
の位置でサンプリングを開始する。その結果得られるハ
ーフトーン・サンプル点を各サンプリング線上のＸで示
す。もしもそのようなサンプル点のどれでも基準セル内
にあるハーフトーン・ドット上またはその中にある場合
は、それに対応するハーフトーン化された出力値は１で
あり、そうでなければその出力値はゼロである。結果と
して得られる１および０の出力値は、クリッピングのロ
ジックにより出力画像に対する書き込みスポットの値と
して出力バッファ内に記憶されるスクリーンされたハー
フトーン化ビットである。
【００４８】ハーフトーン・サンプリングのこのプロセ
スは良く知られており、例えば本願で参照されている合
衆国特許４，９１８，６２２（１９９０年４月１９日に
Ｅ．Ｍ．Ｇｒａｎｄｅｒ他に認可：以下’６２２グラン
ダー他特許と呼ばれ、これも本被譲渡人に譲渡されてい
る）で完全に開示されている。したがって、本プロセス
の更に深い内容に付いては’６２２グランダー他特許を
参照されたい。本発明においてはいかなる特定のハーフ
トーン化プロセスを使用することも重要な意味を持たな
いので、他の良く知られた様々なハーフトーン化プロセ
スのどれでも必要に応じて使用できる。
【００４９】最後に、ハーフトーン・スクリーナーによ
り生成されるハーフトーンビットは図６の２７０で示さ
れるように、クリッピング・ロジックを通して適用され
る。上に述べたように、クリッピングは有効なハーフト
ーン・ビット、すなわち出力ブロック内の出力タイル上
またはその中にあり、出力バッファ内に書き込まれるべ
きものを、出力バッファ内でゼロに設定されるべきその
ブロック内の残りのハーフトーンビットから識別するた
めに使用される。２７０で示されるように、スクリーニ
ングされたハーフトーン・ビットはリード線２７４を通
してスイッチ２７５の１つの入力に加えられる。ゼロの
値はリード線を通してこのスイッチの他の入力に加えら
れる。クリッピング変数ＫおよびＬのＡＮＤ結合の値
は、ＡＮＤゲート２７３によりリード線２７６上に生成
されて、スイッチ２７５の制御入力に加えられるが、こ
の値により、このスイッチは出力リード線２７７にハー
フトーン・スクリーニングビットまたはゼロの値を入力
する。リード線２７７に現れるビットは、出力バッファ
内の現在の出力ブロックの中で継続するアドレスに記憶
される。リード線２７１に現れるクリッピング変数Ｋお
よびＬの値は両方とも１であるが、ハーフトーン・スク
リーナーにより作られるスクリーンされたハーフトーン
・ビットは有効である。したがってＡＮＤゲート２７３
の出力はこれらのビットに対しては高レベルであるが、
その他の場合はゼロである。 上で議論したように、連
続階調サンプリングとスクリーニング操作はロックステ
ップ内で、つまり協調して行われ、同時にそれぞれが対
応するサンプル点を生成する。連続階調画像とハーフト
ーン基準のそれぞれの平面内での、および出力画像平面
（出力バッファ）内での同時増加方向ピクセル移動、お
よびその結果得られる各ピクセル位置の間の対応を視覚
的に明確にするために、図１０に示したようにこれらの
平面を垂直に配列して考える。増加サンプリング距離を
連続階調画像平面６３０およびハーフトーン基準平面６
２０内で適切に選び、連続階調画像の回転角φ、ハーフ
トーン・スクリーン角θおよび倍率（αとβ）が与えら
れると、連続階調およびハーフトーン基準平面内での対
応する現在のサンプリング位置と出力画像平面内での現
在の出力位置は、常にこれら３平面と垂直に交差する１
本の共通の線、具体的には線６８５、の上に乗る。サン
プリングがこれらの３平面のそれぞれの上の他の点に進
むと、線６８５はそれに従ってそれぞれがこれら３平面
の１つの中にある垂直に配列された他の３点の組と交差
するように移動するだけであり、以後このプロセスが続
く。
【００５０】タイル６６１および６６４の出力データを
含むブロック６５１および６５４のような、出力画像６
４０内のどのブロックに対しても、本発明のプロセスは
事実上また点線６７０で示されるように、連続階調画像
平面およびハーフトーン基準平面の両平面内でデータの
対応するボックス、例えばボックス６３３および６２３
を通ってサンプルするように働く。その結果サンプルさ
れた連続階調値は破線６８３で示されるように、サンプ
ルすべき特定のハーフトーン基準平面を選択するために
使用される。サンプルされたハーフトーン・ビットは破
線６８７で示されるように、出力画像平面６１０内の対
応する出力タイル６６１および６６４内の出力位置を埋
めるために使用される。本発明のプロセスは、出力画像
６４０の左上隅のブロックからはじめて出力画像平面内
の連続するブロックを次々に埋めて行き、連続階調およ
びハーフトーン基準平面内のデータの対応するボックス
を処理しながら、この画像が完全に書き込まれるまで出
力画像６４０の右下隅まで進む。
【００５１】Ｃ．本発明の技法を用いた画像処理システ
ム これまで本発明のプロセスを定性的に説明してきたの
で、このプロセスをその画像処理機能の一部として組み
込んだ画像処理システム７００の高レベルのブロックダ
イヤグラムを図１２および図１３に示す。図１２および
図１３に対する描画シートの正しい配列を図１１に示
す。
【００５２】図から分かるように、システム７００は命
令および制御プロセッサー７０１、画像データデコンプ
レッサー７２０、画像処理パイプライン７３０および出
力バッファおよびメモリー管理ユニット７６０で構成さ
れ、これらのユニットはみなバス７５０で結合されてい
る。システム７００は入力画像データをパケットの形で
受け取り、入力バス７０５に適切なヘッダーを持ってい
る。これらのパケットのおのおのは１つ以上の画像処理
命令と付随する画像データを含み、データは典型的には
圧縮された形になっている。命令および制御プロセッサ
ー７１０はシステム７００の全体の制御を行う。これに
関連して、プロセッサー７１０は各入力パケットのヘッ
ダーを読んでそのパケットを後の処理のために適切な行
き先に送り出す。処理はプロセッサー７１０それ自身の
中で開始される。例えば画像の回転、拡大・縮小および
ハーフトーンその他の場合、デコンプレッサー７２０ま
たは画像処理パイプライン７３０の中で開始される。出
力バッファとメモリー管理ユニット７６０は処理された
画像データの一時記憶または局部的使用、あるいはその
両方、またはマーキングエンジンのための出力画像デー
タ保持用のフレームメモリーとして、複数ページのＲＡ
Ｍを持っている。
【００５３】命令および制御プロセッサー７１０はレジ
スター７１１、マイクロコンピュータ７１３、リードオ
ンリーメモリー７１５およびＲＡＭ７１７を含むが、こ
れらはすべてローカルバス７１６で接続されている。こ
のバスは図示してない適切な回路を通して入力バス７０
５と相互接続バス７１９および７５０にインターフェー
スされている。レジスター７１１はリード線７０５を通
して入力される外部コマンドを使って、リード線７０５
によりロードできる。システム７００の全体の制御に使
用され、これを上流側の画像取り扱いおよび／または処
理システムにインターフェースするために使用される、
様々なパラメータと供給状態の情報がこれらレジスター
に記憶される。マイクロコンピュータ７１３は市販され
ている多種類の標準的なシングルチップ・マイクロコン
ピュータの中のどれでも良い。ＲＯＭ７１５はプログラ
ムと定数データを記憶する。ＲＡＭ７１７は以下に述べ
るようにマルチレベルのハーフトーン基準（フォント）
データ、具体的には２５６レベルのハーフトーン基準セ
ルの１６個の異なるスタック、およびあらかじめ定義さ
れたノイズデータを記憶する。このＲＡＭはシステムの
初期化の間にフォントとバス７０５上に現れるノイズデ
ータを使ってロードされる。
【００５４】デコンプレッサー７２０は入力画像データ
のパケットを受け取って、良く知られた方法でデータの
圧縮を解き（デコンプレス）、システム７００内に一時
的に記憶されて、その後システム７００により処理され
るデコンプレスされたデータを生成する。
【００５５】画像処理パイプライン７３０はデコンプレ
スされた画像データに対して特殊な画像処理を施す。こ
のパイプラインは３−直線内挿器７３３、ＲＡＭメモリ
ー７３１および７３５、タイルおよびピクセルプロセッ
サー（ＴＰＰ）７４０およびタイリングＲＡＭ７４２で
構成される。入力される２４ビットの画像データ（２４
Ｄ）は、３−直線内挿器７３３およびＴＰＰ７４０に入
力される。具体的には、内挿器７３３がテーブル・ルッ
クアップと内挿操作を用いて、３次元での様々な良く知
られた色変換を行い、入力された赤、緑、青（Ｒ，Ｇ，
Ｂ）の値を印字可能なシアン、黄色、マジェンタおよび
黒（Ｃ，Ｙ，Ｍ，Ｂ，）の値に変換する。ＲＡＭ７３１
は内挿器７３３が使用する様々なルックアップ・テーブ
ルを記憶する。これらのルックアップ・テーブルはかな
り複雑であるが、「基準」印字出力装置を使って作成さ
れる。３−直線内挿器は２４ビットの出力データ（１２
Ｄ）を供給し、ＲＡＭ７３５に保存されたルックアップ
・テーブルを通して送り出す。この後者のルックアップ
・テーブルは比較的単純なものであるが、２４ビット出
力データを８ビット形式に変換し、ドット・ゲインの影
響などのＣ，Ｙ，Ｍ，Ｋ値、特に現在使用されている印
字出力装置に対する補正を行う。異なる印字出力装置
（マーキングエンジン）が使用されると、ＲＡＭ７３５
に記憶されたテーブルはその印字装置の出力特性に合う
ように適切に変更される。ＲＡＭ７３５内のルックアッ
プ・テーブルを変更することにより、ＲＡＭ７３１に記
憶された複雑な３次元内挿テーブルに変更を加える必要
が無くなる。もしも２４ビットのカラー入力データでは
なく８ビット（連続階調）データが内挿器７３３に与え
られると、連続階調データは何の変化も受けずに、内挿
器とＲＡＭ７３５を通ってＴＰＰ７４０へ送られる。
【００５６】ＲＡＭ７３５から供給された８ビットデー
タは、ＴＰＰ７４０に加えられる連続階調値である。Ｔ
ＰＰは以下に述べるように、マイクロコンピュータ７１
３と共に本発明の技法を実行し、タイル方式の画像の回
転、拡大・縮小およびハーフトーン・スクリーニングを
行う。ＴＰＰ７４０はマイクロコンピュータ７１３によ
り適切に設定され、１度にタイル１枚全部の連続階調デ
ータを処理して、例えばハーフトーン化されたビットを
生成する。ＴＰＰがタイル開始座標を受け取るなどして
設定されると、ＴＰＰはマイクロコンピュータ７１３か
らは独立に完全な連続階調タイルを処理する。このよう
にマイクロコンピュータは全連続階調画像をタイル化
し、各タイルに対する開始（ＵＬＣ）座標と連続階調お
よびハーフトーン基準サンプリングに対する増加サンプ
リング距離を計算し、この情報をＴＰＰに供給し、そし
てＴＰＰに最初の連続階調タイルの処理を開始するよう
に命令する。ＴＰＰがこのタイルの処理を完了すると、
マイクロコンピュータはＴＰＰ内の開始タイル座標を次
の連続階調タイルの座標に更新し、ＴＰＰによるそのタ
イルの処理を開始し、全連続階調画像が処理されるまで
このプロセスを連続する連続階調画像タイルのそれぞれ
に対して繰り返す。タイリングＲＡＭ７４２は典型的に
は１２８ｋバイト×８ビットの容量であるが、ＴＰＰ７
４０で使用するために連続階調画像のＮ本の完全な線
（すなわち実質的に「帯」）を記憶する。ＲＡＭ７４２
は高速ＲＡＭで構成されているが、比較的小さな容量の
ために、同程度のスピードのフルサイズのフレームバッ
ファに比べて、はるかに安価であり使いやすいと言う利
点がある。ＲＡＭ７４２に記憶される連続階調画像線の
実際の数Ｎに基づき、ＴＰＰ７４０は高速および低速ス
キャン方向のそれぞれにおいて、Ｎから１／Ｎまでの範
囲で画像の拡大／縮小をすることができる。
【００５７】出力バッファおよびメモリー管理ユニット
７６０はアドレスジェネレータ７６２、メモリーコント
ローラ７６９、および出力バッファ７６６を含んでい
る。出力情報は例えばパイプライン７３０からバス７４
７と７５０を通してユニット７６０に入力される。この
ユニット内では、この情報のアドレス部分はバス７６１
を通してアドレス・ジェネレータ７６２に送られる。ア
ドレス・ジェネレータはこのアドレスをブロックアドレ
スに翻訳し、そのブロックアドレスをリード線７６３を
通してメモリーコントローラに送る。メモリーコントロ
ーラーは、ブロックアドレスを適切なメモリーアドレス
に翻訳し、これをリード線７６７を通して出力バッファ
７６６のアドレス入力端子に送る。出力情報のデータ部
分はバス７６１を通ってバッファ７６６のデータ入力に
送られる。これらのバッファは複数ページのＲＡＭ７６
８を持っており、このＲＡＭは同じ容量の２グループの
ページバッファ７６８Ａおよび７６８Ｂに分けられてい
る。これらのページバッファは良く知られた「ピンポ
ン」方式で出力データが１つのグループのページ、例え
ば７６８Ａに書き込まれている間データが他のグルー
プ、例えば７６８Ｂから読み出されるように集合的に操
作される。バッファ７６８から読み出された出力データ
は、出力データリード線７７２を通ってバイナリー（２
レベル）マーキング（書き込み）エンジンに供給され
る。ここで本発明の説明に戻り、図１４は図１２および
図１３に示したシステム７００で使用される本発明の技
法の、２−チップ方式の実施例（マイクロコンピュータ
７１３およびＴＰＰプロセッサー７４０）のブロックダ
イヤグラムを示す。この実施例をまとめてタイル変換お
よびハーフトーン（ＴＴＨ）回路８００と呼ぶ。
【００５８】ＴＴＨ回路８００はマイクロコンピュータ
７１３、ＴＰＰ７４０および出力バッファ／メモリー管
理ユニット７６０で構成される。上で述べたように、マ
イクロコンピュータ７１３は連続階調画像内の各タイル
の開始点と増加サンプリング距離を計算する。マイクロ
コンピュータはまた回転角φとスクリーン角θのサイン
およびコサインの値を計算するが、これらの機能（関
数）をソフトウェアに組み込む方がＴＰＰ内に組み込む
よりもはるかに簡単である。ＴＰＰは専用ハードウェア
回路であり、ゲートアレイまたは特定用途集積回路（Ａ
ＳＩＣ）あるいはその他のカスタマイズ化の容易な高度
集積回路を使って構成したものである。これは連続階調
およびハーフトーン基準平面の両方において定義された
領域を通ってサンプリングすることにより各タイルを処
理する。
【００５９】マイクロコンピュータとその制御プログラ
ムは、ＴＰＰと共に２つのネスティングされたループを
実行する：すなわち画像内の各連続階調タイルの処理の
ために主にマイクロコンピュータ内で実行する外側ルー
プと、かかるタイルのそれぞれの中の各ピクセルの処理
のためにＴＰＰ内でのみ実行する内側ループである。以
下に詳しく議論するように、マイクロコンピュータは各
連続階調タイルを適切に処理するようにＴＰＰを設定
し、次にそのタイルを完全に処理するようにＴＰＰに命
令する。更にマイクロコンピュータは以下に議論するよ
うに、倍率パラメータ、回転パラメータおよびハーフト
ーン化パラメータ等、全画像に対して存在する様々なパ
ラメータを設定する。一旦設定されると、これらのパラ
メータは全画像を通して一定である。
【００６０】図１４に示すように、入力（連続階調）デ
ータはリード線８０３を通って、リード線８０５を通し
て送られるジョブ制御データ（命令情報）と共に、マイ
クロコンピュータ７１３に送られる。様々な管理制御信
号が、画像処理を制御・管理するためにリード線８０７
を通してマイクロコンピュータに送られる。マイクロコ
ンピュータはまた利用可能／動作中状態などの状態情報
をリード線８１１、入力流制御信号をリード線８０９に
送り出す。状態情報は上流側回路（図示せず）に接続さ
れ、上流側回路にＴＴＨ回路８００の現在の状態を知ら
せる。流れ制御信号はマイクロコンピュータがいつでも
一度に受け取る入力連続階調データの量を制御するため
に使用される。マイクロコンピュータ７１３は形状情報
をリード線８１３を通して、タイル情報をリード線８１
５を通して、また様々な制御信号をリード線８１７を通
して、ＴＰＰ７４０に供給する。形状およびタイル情報
は、ＴＰＰが画像内の連続する連続階調タイルのおのお
のを処理するために必要となる数値パラメータである。
形状画像は連続する連続階調タイルのおのおのに対して
タイル情報を更新しながら、１画像当り１度適用され
る。ＴＰＰ７４０は利用可能／動作中状態などの状態情
報をマイクロコンピュータに供給する。リード線８１９
上で供給される状態情報をモニターすることにより、マ
イクロコンピュータは、ＴＰＰが現在のタイルに対する
ピクセルサンプリング操作を行っている間、連続する連
続階調タイルに対するパラメータ値を計算出来ると同時
に、他のタスクも実行できる。更に、ＴＰＰがその処理
を完了してその状態を変えると同時に、マイクロコンピ
ュータが単純なハンドシェーク・プロトコルと共にＴＰ
Ｐに連続する次の連続階調タイルに対するパラメータ値
をロードすることができ、その後ＴＰＰの待機時間を最
小限にしてシステムのスループットを向上するようにタ
イルの処理を開始することができる。以下に詳しく議論
するように、ＴＰＰはＲＡＭ７１７の適切なハーフトー
ン・フォントとノイズデータにアクセスしてハーフトー
ン・スクリーニング中に使用する。そのために、ＴＰＰ
は適切なアドレス情報（現在のｘ，ｙサンプリング位置
のアドレス）をリード線８４１を通してＲＡＭ７１７に
入力し、それから得られるハーフトーンおよびノイズデ
ータをリード線８４３を通して受け取る。タイリングＲ
ＡＭ７４２はアドレスリード線８３１およびデータリー
ド線８３３を通ってＴＰＰ７４０に接続されており、現
在処理されている連続階調タイルのＮ行の帯に対する連
続階調データを記憶する。連続階調データの最初の帯
は、それぞれの先行する帯が完全に処理された後、ロー
ドされている連続する帯のおのおののデータについてタ
イルの処理を行う前に、マイクロコンピュータ７１３に
よりＲＡＭ７４２にロードされる。ＲＡＭ７４２に記憶
されたデータはＴＰＰによりサンプルされる。
【００６１】ＴＰＰが出力画像内の現在のブロックに対
する各出力ビットを生成すると、そのビットはＦＩＦＯ
（先入れ先出し）ファイル８５７内に記憶される。この
様にして、ＦＩＦＯファイルは処理中の現在の出力ブロ
ックに対するデータを蓄積する。このＦＩＦＯは非同期
コントローラーを通してのバッファ読み出しを通じて実
現されるものとして破線で示される。
【００６２】ＴＰＰが各出力ブロックを生成して、それ
をハンドシェーク・プロトコルとリード線８１９に加え
られる状態情報の変化を通じてマイクロコンピュータ７
１３に知らせると、マイクロコンピュータは出力画像内
のそのブロックの座標を、リード線８２３を通してアド
レスジェネレーター７６２に供給する。アドレスジェネ
レーターはブロック転送（ＢＬＴｉｎｇ）プロセッサー
であるが、画像ブロック座標を出力バッファ７６６内の
実際のブロックアドレスに変換し、そのアドレスをメモ
リーコントローラー７６９に入力する。その後、アドレ
スジェネレーターはブロックアドレスをコントローラー
に入力し、マイクロコンピュータを通して出力データの
現在のブロックの、ＦＩＦＯファイル８５７から出力バ
ッファ７６６内へのブロック転送を開始する。リード線
７２２に加えられる出力バッファの内容は、出力画像の
ハードコピー・バージョンを印字するためにマーキング
エンジンに入力される。
【００６３】Ｄ．マイクロコンピュータ７１３とＴＰＰ
７４０により実行される動作の疑似コードによる記述 図１４で示されたＴＨＨ回路８００に示された、マイク
ロコンピュータ７１３内で実行されるメインループ９０
０のフローチャートを図１６と図１７に示す。これらの
図に対する描画シートの正しい配列を図１５に示す。こ
のループはある画像全体の処理および、連続階調画像内
の各タイルを処理するためのＴＰＰ７４０の動作を設定
かつ調整する役割を持っている。
【００６４】具体的には、メインループ９００に入る
と、プログラムはまずブロック９０５に進む。このブロ
ックは実行されると、良く知られた立ち上げ初期化シー
ケンスを実行する。その後、プログラムはブロック９１
０に進む。このブロックは実行されると以下に述べるよ
うに様々なパラメータの初期値を得て計算するが、これ
は任意の連続階調画像の処理においてＴＴＨ回路８００
を「ステップアップ」するために使用される。一旦これ
が行われると、プログラムは判断ブロック９１５に進
む。このブロックはＴＴＨ回路８００が連続階調画像の
処理を開始するように命令されたかどうかを判断する。
ＴＴＨ回路８００が画像を処理するように命令されてい
ない場合は、プログラムはこの判断ブロックから出るＮ
Ｏパス９１７を通ってブロック９２０に進む。この後者
のブロックは実行されると、最新の画像処理命令に対し
て入って来るジョブ制御データがあれば、それを読み出
す。その後、プログラムは判断ブロック９１５にループ
バックしてこの命令を解釈する。他方、もしもＴＴＨ回
路８００が入って来る連続階調画像を処理するように命
令された場合は、プログラムは判断ブロック９１５から
出るＹＥＳパス９１６を通ってブロック９２５に進む。
この後者のブロックが実行されると、以下に述べるよう
に、現在処理される全画像を通じて一定である様々なパ
ラメータの初期値を計算する。
【００６５】ブロック９２５が完全に実行されると、プ
ログラムはブロック９３０に進む。このブロックは以下
に述べるように、現在処理されるべき画像内の連続階調
タイルを決めるために様々なパラメータの初期値を計算
する。ブロック９３０は次にこれらのパラメータの値を
ＴＰＰ７４０にロードする。その後ブロック９３５がＴ
ＰＰ７４０に連続階調画像内のこのタイルを処理するよ
うに命令する。次にＴＰＰ７４０がこのタイルを処理し
ている間に、実行はブロック９４０に移る。このブロッ
クが実行されると、これはＴＰＰ７４０によりこの連続
階調タイルのために現在データが生成されている出力画
像内の、現在のブロックのアドレスの（ｘ，ｙ）座標値
を生成する。その後図１６および図１７に示すように、
実行は判断ブロック９４５に進む。この判断ブロックは
ＴＰＰ７４０が現在の連続階調タイルの処理を完了する
まで、マイクロコンピュータにＮＯパス９４６を通るル
ープを実行して待機させるだけである。ＴＰＰ７４０が
現在のタイルの処理を完了すると、実行は判断ブロック
９４５から出るＹＥＳパス９４７を通ってブロック９５
０に進む。ブロック９５０は実行されるとアドレスジェ
ネレーター７６２（図１４参照）に（ｘ，ｙ）ブロック
座標値を供給し、このアドレスを受け取ったことを確認
するハンドシェークをアドレスジェネレーターから受け
取ると、現在このタイルのために保持されているブロッ
ク出力データの、ＦＩＦＯ８５７から出力バッファ７６
６へのブロック転送を開始するように、ＴＰＰ７４０に
命令する。ブロック９５０が完全に実行されると、実行
は図１６および図１７に示すように判断ブロック９５５
に進む。この判断ブロックは連続階調画像が完全に処理
されたかどうか、すなわち処理すべき連続階調タイルが
残っているかどうかを判断する。この画像が完全に処理
されていない場合は、判断ブロック９５５はＮＯパス９
５８を通って実行をブロック９３０に戻し、そこでこの
画像内の連続する次の連続階調タイルのパラメータ値を
計算させ、以下同様に続く。もしもこの連続階調画像が
完全に処理されている場合は、判断ブロック９５５はＹ
ＥＳパス９５９を通って実行をブロック９１５に戻し、
次の画像を処理する命令を待ち、以下同様に続く。
【００６６】疑似コードの詳しい説明に進む前に、理解
と参照をしやすくするために、ここで以下の用語、座標
および変数を定義しておく。
【００６７】用語 （定義） デルタ （増分を表す。） ｆａｓｔ／ｓｌｏｗ （通常はページ、タイルまたはハーフトーン基準セルを
通る高速スキャン方向を意味する。低速スキャン方向は
高速スキャン方向に直交し、通常はページ、タイルまた
はハーフトーン基準セルを通って下に向かう。） ｋ，ｌ （クリッピング座標） ｕ，ｖ （連続階調サンプリング・アドレス座標） ｘ，ｙ （ハーフトーン基準セルサンプリング座標） ｐ，ｑ （出力画像（ページ）アドレス）変数 （定義） Δｔｉｌｅ＿ｕ＿ｓｌｏｗ， Δｔｉｌｅ＿ｖ＿ｓｌｏ
ｗ Δｔｉｌｅ＿ｕ＿ｆａｓｔ， Δｔｉｌｅ＿ｖ＿ｆａｓ
ｔ （連続階調画像平面内での、タイルからタイルへの低速
または高速スキャン方向移動の増分） ｔｉｌｅ＿ｕ＿， ｔｉｌｅ＿ｖ （現在の連続階調タイル位置） Δｔｉｌｅ＿ｘ＿ｓｌｏｗ， Δｔｉｌｅ＿ｙ＿ｓｌｏ
ｗ Δｔｉｌｅ＿ｘ＿ｆａｓｔ， Δｔｉｌｅ＿ｙ＿ｆａｓ
ｔ （ハーフトーン基準セルを通っての低速および高速スキ
ャン方向でのタイルからタイルへの移動の増分（スクリ
ーニング）） ｔｉｌｅ＿ｘ＿， ｔｉｌｅ＿ｙ （現在のハーフトーン基準セルのタイル位置） Δｔｉｌｅ＿ｐ＿ｓｌｏｗ， Δｔｉｌｅ＿ｑ＿ｓｌｏ
ｗ Δｔｉｌｅ＿ｐ＿ｆａｓｔ， Δｔｉｌｅ＿ｑ＿ｆａｓ
ｔ （出力バッファ内を通っての低速および高速スキャン方
向でのタイルからタイルへの移動の増分） ｔｉｌｅ＿ｐ＿， ｔｉｌｅ＿ｑ： （出力バッファ内での現在のタイル位置） ｐ＿ｔｉｌｅ＿ｓｔａｒｔ（＝０） ｑ＿ｔｉｌｅ＿ｓｔａｒｔ（＝０） （出力バッファ内でのタイルオフセット（タイリングに
対して通常０）） Δｐφ、Δｑφ （出力ブロックの縁とそれに対応する連続階調タイルの
隅の間の位置のオフセット） Δｐｉｘｅｌ＿ｘ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｙ＿ｓｌ
ｏｗ Δｐｉｘｅｌ＿ｘ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｙ＿ｆａ
ｓｔ （ハーフトーン基準セルを通っての低速および高速スキ
ャン方向でのピクセルサンプリングの増分） ｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙ （ハーフトーン基準セル内の１ブロックの中の現在のピ
クセルサンプリング位置） Δｐｉｘｅｌ＿ｕ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｖ＿ｓｌ
ｏｗ Δｐｉｘｅｌ＿ｕ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｖ＿ｆａ
ｓｔ （連続階調画像を通っての低速および高速スキャン方向
での移動のピクセルサンプリングの増分） ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ （連続階調画像内の１つの連続階調ボックスの中の現在
のピクセルサンプリング位置） Δｐｉｘｅｌ＿ｋ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｌ＿ｓｌ
ｏｗ Δｐｉｘｅｌ＿ｋ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｌ＿ｆａ
ｓｔ （連続階調画像を通っての低速および高速スキャン方向
でのクリッピング変数の増加ピクセル移動） ｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿ｌ （連続階調画像内で処理されている現在の連続階調ボッ
クスの中のピクセル単位の現在のクリッピング位置） ｉｍａｇｅ＿ｕ（＝０） ｉｍａｇｅ＿ｖ（＝０） （連続階調画像の初期座標（画像のクリップのためには
０以外で有り得る） ｉｍａｇｅ＿ｘ，ｉｍａｇｅ＿ｙ （ハーフトーン・スクリーンオフセット（スクリーンの
オフセットに使用できる） ｂｌｏｃｋ＿ｓｉｚｅ，ｔｉｌｅ＿ｓｉｚｅ Δｋ＿ｂｌｏｃｋ， Δｌ＿ｂｌｏｃｋ Δｕ＿ｂｌｏｃｋ， Δｖ＿ｂｌｏｃｋ Δｘ＿ｂｌｏｃｋ， Δｙ＿ｂｌｏｃｋ Δｐ＿ｂｌｏｃｋ， Δｑ＿ｂｌｏｃｋ （出力ブロックサイズおよび（連続階調および出力）タ
イルサイズ様々な平面内でのブロックからブロックへの
（連続階調平面でのボックスからボックスへの）移動の
増分） ｂｌｏｃｋ＿ｋ， ｂｌｏｃｋ＿ｌ ｂｌｏｃｋ＿ｕ， ｂｌｏｃｋ＿ｖ ｂｌｏｃｋ＿ｘ， ｂｌｏｃｋ＿ｙ ｂｌｏｃｋ＿ｐ， ｂｌｏｃｋ＿ｑ ２１６ （クリッピング変数に対する、また連続階調画像（具体
的には連続階調ボックス）内、ハーフトーン基準セルお
よび出力（ページ）バッファ内の現在のブロック位置） （数値をレジスターの上位１６ビットにシフトするため
に使用される定数（２１ ６）） これらの定義を念頭に置いて、疑似コードの詳しい説明
に移る。
【００６８】図１８は、図１６および図１７に示したメ
インループ９００内で行われるステップ９２５−９４５
で構成されるタイル処理ルーチン１０００のフローチャ
ートである。本発明の技法により、ルーチン１０００は
連続階調画像を構成する各タイルを順次処理して回転、
拡大・縮小および／またはハーフトーン化された出力画
像を生成する。このルーチンは様々な画像パラメータを
設定し、次に連続階調画像内の「最初の」タイルに対す
る様々なパラメータを設定する。その後最初の連続階調
タイル、そしてそれぞれに合ったパラメータ値のｐ増分
を付けて後続の連続階調タイルを処理し、全連続階調画
像の処理が終わるまで各タイルの処理を続ける。
【００６９】具体的には、ルーチン１０００に入ると、
プログラムは「画像」設定パラメータステップ９２５に
進み、様々な画像パラメータ、すなわち全連続階調画像
を通じて一定であるパラメータの値を設定する。これら
のパラメータの値は連続階調回転角φ、アナモルフィッ
クなスケールファクター（倍率）αおよびβ、スクリー
ン角θおよびスクリーン基線に基づいて計算される。特
にステップ９２５に入ると、ブロック１０１０が実行さ
れてブロックとタイルのサイズを設定する。ブロックサ
イズはタイルが回転される角度、すなわち連続階調画像
回転角φに基づいて設定され、最大タイルサイズは３２
である。ブロックサイズが設定されれば、それに従って
タイルサイズも設定される。その後プログラムはブロッ
ク１０２０に進む。このブロックは連続階調画像内の処
理すべきタイル数を、各列内のタイル数およびタイル列
の数として判断する。これが行われると、ブロック１０
３０が実行されてクリッピング変数に対するピクセル移
動、連続階調サンプリングおよびハーフトーン基準セル
を通ってのサンプリングに対する、それぞれの増加座標
値（適切なΔ値）を計算する。その後ブロック１０４０
が実行されて、連続階調画像平面内、ハーフトーン基準
セル内、および出力バッファを通っての、連続するタイ
ル間の移動に対する増加座標値（適切なΔ値）を計算す
る。これが行われると、「画像」パラメータ設定ステッ
プ９２５が完了する。
【００７０】この時点で、プログラムは「タイル」パラ
メータ設定ステップ９３０に進む。このステップに入る
と、プログラムはまずブロック１０５０に進むが、この
ブロックは実行されると、対応するブロックに結び付い
た連続階調タイルの回転により生じた出力ブロックの位
置のオフセットΔｐφおよびΔｑφを計算する。このブ
ロックの最初の部分はステップ９３０内に位置している
が、連続階調画像内の最初のタイルの開始点（ＵＬＣ）
への座標を開始する。その後ループに入り、連続する連
続階調タイルが最初のものから順次処理されて出力ビッ
トを生成するが、これら出力ビットは出力バッファ内の
連続するピクセル位置に書き込まれる。これに関連し
て、各出力ブロックは全出力画像が構成されるまで、連
続する出力ピクセルのタイルで埋められる。連続階調画
像内の連続する各タイルが処理されると、次の連続階調
タイルを処理するための準備として適切なタイル座標が
増加され、以下繰り返される。全連続階調タイルが処理
されると、実行はステップ１０６０から出て、次にルー
チン１０００から出る。
【００７１】図１９は、図１８に示したタイル処理ルー
チン１０００内で実行されるブロックおよびタイルサイ
ズ設定ステップ１０１０のフローチャートを示す。この
ステップは上で述べたように適切なブロックおよびタイ
ルのサイズを決定する。具体的には、ステップ１０１０
に入ると、プログラムは判断ブロック１１１０に進む。
このブロックは実行されると、図形の縮小が連続階調画
像内のどちらかの方向に沿って行われるかどうか、すな
わちスケールファクターαかβの値が１よりも小さいか
どうかを判断する。これらの倍率がどちらも１よりも大
きい場合は、実行は判断ブロック１１１０から出るＮＯ
パス１１１５を通ってブロック１１４０に進む。この後
者のブロックはブロックサイズを各次元に沿って３２に
設定する。すなわち３２×３２個の出力ピクセル位置を
持つブロックを生成する。
【００７２】一方、どちらかの方向に沿って縮小が行わ
れる場合は、プログラムは判断ブロック１１１０から出
るＹＥＳパス１１２０を通ってブロック１１３０に進
む。この後者のブロックは実行されると、スケールファ
クターと連続階調回転角φに従ってブロックサイズを設
定する。ブロック１１３０と１１５０に現れる絶対値関
数に付いている添え字ｆは、絶対値関数が適切な浮動小
数点精度で行われるべきことを示す。ブロック１１３０
または１１４０によりブロックサイズが決定されると、
プログラムはタイルサイズを計算するブロック１１５０
に進む。タイルサイズはブロックサイズと連続階調画像
回転角φのサインおよびコサインに基づき、最大でブロ
ックサイズよりも１ピクセルだけ小さい。ブロック１１
５０が実行されると、プログラムはステップ１０１０か
ら出る。
【００７３】図２０は、図１８に示したタイル処理ルー
チン１０００内で実行される、タイル数計算ステップ１
０２０のフローチャートを示す。上で述べたように、ス
テップ１０２０は現在の連続階調画像内の処理すべきタ
イル数を、各列内のタイル数およびタイル列の数として
決定する。
【００７４】具体的には、ステップ１０２０に入ると、
プログラムはブロック１２１０に進む。このブロックは
実行されると、連続階調画像の高さＨ（インチ）、高速
スキャン方向でのアナモルフィックなスケールファクタ
ー（α）、レーザー印字および連続階調周波数（それぞ
れ１インチ当りの書き込みスポットまたは１インチ当り
の連続階調サンプル数）およびタイルサイズの関数とし
て連続階調画像ＭＡＸ＿ＲＯＷを構成する画像タイルの
列の数を計算する。これが行われると、プログラムはブ
ロック１２２０に進む。このブロックは連続階調画像の
幅Ｗ（インチ）、低速スキャン方向でのアナモルフィッ
クなスケールファクター（β）、レーザー印字および連
続階調周波数およびタイルサイズの関数として、連続階
調画像ＭＡＸ＿ＣＯＬを構成する画像タイルの列の数を
計算する。１２２０が実行された後はプログラムはステ
ップ１０２０から出る。
【００７５】図２１は、図１８に示したタイル処理ルー
チン１０００内で実行される設定ピクセル座標変更ステ
ップ１０３０のフローチャートを示す。上で述べたよう
に、ステップ１０３０はクリッピング変数、連続階調サ
ンプリングおよびハーフトーン基準セルを通ってのサン
プリングのピクセル移動のための座標値の増分（適切な
Δ値）を計算する。これらの値は現在処理されている全
連続階調画像を通じて一定である。
【００７６】具体的には、ステップ１０３０に入ると、
プログラムはブロック１３１０に進む。このブロックは
実行されると、クリッピング変数ｋおよびｌでの増加ピ
クセル移動に対するパラメータ値、すなわちΔｐｉｘｅ
ｌ＿ｋ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｌ＿ｆａｓｔ、Δｐ
ｉｘｅｌ＿ｋ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｌ＿ｓｌｏｗ
を、連続階調画像回転角φのサインおよびコサイン、お
よびタイルおよびブロックサイズに基づいて計算する。
すべての増分の値が計算されると、プログラムはブロッ
ク１３２０に進む。このブロックは連続階調平面内での
ピクセルサンプリングの増分に対するパラメータ値を計
算する。これらのパラメータ値、Δｐｉｘｅｌ＿ｕ＿ｆ
ａｓｔ、Δｐｉｘｅｌ＿ｖ＿ｆａｓｔ、Δｐｉｘｅｌ＿
ｕ＿ｓｌｏｗおよびΔｐｉｘｅｌ＿ｖ＿ｓｌｏｗはアナ
モルフィックなスケールファクター、連続階調およびレ
ーザー周波数、連続階調画像回転角φのサインおよびコ
サイン、およびブロックサイズに基づいて決定される。
これらすべてのパラメータ値が決定されると、プログラ
ムはブロック１３３０に進む。このブロックはハーフト
ーン基準平面内でのピクセルサンプリングの増分に対す
るパラメータ値、すなわちΔｐｉｘｅｌ＿ｘ＿ｆａｓ
ｔ、Δｐｉｘｅｌ＿ｙ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｘ＿
ｓｌｏｗおよびΔｐｉｘｅｌ＿ｙ＿ｓｌｏｗを計算す
る。これらの増分はスクリーン基線、レーザー周波数、
スクリーン角θのサインおよびコサイン、およびブロッ
クサイズに基づく。これらすべてのパラメータが計算さ
れると、プログラムはステップ１０３０から出る。
【００７７】図２２は、図１８に示したタイル処理ルー
チン１０００内で実行される設定タイル座標変更ステッ
プ１０４０のフローチャートを示す。上で述べたよう
に、ステップ１０４０は連続階調画像平面、ハーフトー
ン基準セル内および出力バッファを通っての連続するタ
イルの間の移動のための座標値の増分（適切なΔ値）を
計算する。これらの値は現在処理されている全連続階調
画像を通じて一定である。
【００７８】具体的には、ステップ１０４０に入ると、
プログラムはブロック１４１０に進む。このブロックは
実行されると、出力バッファ内の連続するタイル間の移
動に対するパラメータ値、すなわちΔｔｉｌｅ＿ｐ＿ｆ
ａｓｔ、Δｔｉｌｅ＿ｑ＿ｆａｓｔ、Δｔｉｌｅ＿ｐ＿
ｓｌｏｗおよびΔｔｉｌｅ＿ｑ＿ｓｌｏｗを、連続階調
画像回転角φのサインおよびコサイン、およびタイルサ
イズに基づいて計算する。これらすべての値が計算され
ると、プログラムはブロック１４２０に進む。このブロ
ックは連続階調平面内の連続するタイルの間の移動に対
するパラメータ値を計算する。パラメータ値Δｔｉｌｅ
＿ｕ＿ｆａｓｔとΔｔｉｌｅ＿ｖ＿ｓｌｏｗは共に最初
にゼロに設定される。残りのパラメータ値Δｔｉｌｅ＿
ｖ＿ｆａｓｔとΔｔｉｌｅ＿ｕ＿ｓｌｏｗはアナモルフ
ィックなスケールファクター、連続階調およびレーザー
周波数およびタイルサイズに基づいて決められる。これ
らのすべてのパラメータ値が計算されると、プログラム
はステップ１４３０に進む。このブロックはハーフトー
ン基準平面内での連続するタイル間の移動に対するパラ
メータ値Δｔｉｌｅ＿ｘ＿ｆａｓｔ、Δｔｉｌｅ＿ｙ＿
ｆａｓｔ、Δｔｉｌｅ＿ｘ＿ｓｌｏｗおよびΔｔｉｌｅ
＿ｙ＿ｓｌｏｗを計算する。これらの増分はスクリーン
角θのサインおよびコサイン、タイルサイズ、およびハ
ーフトーン基準平面内でのピクセルサンプリングの増分
に基づく。これらすべてのパラメータが計算されると、
プログラムはステップ１０４０から出る。上で述べたよ
うに、タイルの回転と整数でのブロックアドレス指定に
伴う数値の丸めのために、連続する出力ブロックと対応
する連続階調タイルの縁の間でオフセットが発生する。
連続階調画像内でのサンプリングが出力バッファ内の正
しい整数位置に対応することを保証するために、１つの
タイル内の「真実の」連続階調サンプリング位置と、１
つの出力ブロックの対応する整数ピクセルアドレスの間
のオフセットが、１つの連続階調タイルに対して決定さ
れなければならない。これらのオフセット値は１度決定
される必要があるだけで、その後各連続階調タイルに対
する初期サンプリング位置を補正するのに使用される。
これを行う上で、各ブロックの左上隅（ＵＬＣ）は浮動
小数点の精度で容易に決定できる。しかし、整数サンプ
リング・アドレスは丸めのために約１ビット近くまで変
化し得るので、各タイルの位置に上および左方向に１ビ
ット近いずれを生じる。オフセットを決定し、その結果
すべての連続階調タイルのおのおのの初期サンプリング
位置をオフセットの値だけ修正することにより、各連続
階調タイルがサンプルされる間サンプリング誤差は発生
せず、したがってすべての連続階調タイルは正しく配列
される。
【００７９】これに関連して図２３は、ブロック内のタ
イルの回転によって生じる出力ブロック２１７７の縁と
対応する連続階調タイル２１５７の隅の間にあるオフセ
ット位置を図示する。ブロック２１７７は辺１５１５、
１５３０、１５４０および１５５０を持つ正方形であ
る。連続階調回転角φを与えられた時、タイル２１５７
は最大限ブロックに合致し、サンプリング座標（０、
０）を持つそのＵＬＣ１５４５が、ブロックの左側の辺
１５５０に合致するような向きに配列されるように、サ
イズが決められる。タイルの他の３つの隅１５２０、１
５２５および１５３５の位置が、タイルのＵＬＣすなわ
ち（ｐ，ｑ）軸上の座標（０、０）を座標（−ｔｅｍｐ
ｓ，ｔｅｍｐｃ）、（ｔｅｍｐｃ−ｔｅｍｐｓ，ｔｅｍ
ｐｃ＋ｔｅｍｐｓ）および（ｔｅｍｐｃ，ｔｅｍｐｓ）
で参照して与えられている。図２５および図２６からわ
かるように、位置サンプリングオフセットΔｐφおよび
Δｑφはそれぞれｍｉｎ（０，−ｔｅｍｐｓ，ｔｅｍｐ
ｃ−ｔｅｍｐｓ，−ｔｅｍｐｓ）およびｍｉｎ（０，ｔ
ｅｍｐｃ，ｔｅｍｐｃ＋ｔｅｍｐｓ，ｔｅｍｐｓ）であ
るとして定義される。距離ｔｅｍｐｃおよびｔｅｍｐｓ
は、それぞれタイルサイズと連続階調回転角φのコサイ
ン及びサインで定義される。
【００８０】オフセットに対する上記の説明に関連し
て、図２５および図２６に図１８に示したタイル処理ル
ーチン１０００内で実行されるブロック位置オフセット
計算ステップ１０５０のフローチャートを示す。これは
オフセットΔｐφおよびΔｑφの値を計算するものであ
る。図２５および図２６の描画シートの正しい配列を図
２４に示す。ステップ１０５０はΔｐφ計算ステップ１
６１０およびΔｑφ計算ステップ１６５０で構成され
る。ステップ１６１０はΔｐφの値を最も負側の値とし
て、つまり（０，ｔｅｍｐｓ，ｔｅｍｐｃ−ｔｅｍｐ
ｓ，−ｔｅｍｐｓ）の最小値を計算する。ステップ１６
５０はΔｑφの値を最も負側の値として、つまり（０，
ｔｅｍｐｃ，ｔｅｍｐｃ＋ｔｅｍｐｓ，ｔｅｍｐｓ）を
計算する。
【００８１】具体的には、ステップ１０５０に入ると、
プログラムはΔｐφ計算ステップ１６１０に進み、この
ステップではまずステップ１６１５が実行される。この
ブロックはΔｐφの初期値をゼロに設定する。その後、
プログラムは判断ブロック１６１８に進み、ｔｅｍｐｃ
の値が負かどうか、すなわちΔｐφの初期値（＝０）よ
りも小さいかどうかを調べる。ｔｅｍｐｃの値が負であ
る場合は、プログラムはＹＥＳパス１６１９を通ってブ
ロック１６２５に進む。このブロックはΔｐφの現在値
をｔｅｍｐｃの値に等しく設定してから判断ブロック１
６２８の実行に進む。一方、ｔｅｍｐｃの値が負でなけ
れば、判断ブロック１６１８はプログラムの実行をＮＯ
パス１６２０を通って判断ブロック１６２８に回すだけ
である。この後者の判断ブロックはｔｅｍｐｃ−ｔｅｍ
ｐｓの値がΔｐφの現在値よりも小さいかどうかを判断
する。ｔｅｍｐｃ−ｔｅｍｐｓの値がΔｐφの現在値よ
りも小さい場合は、判断ブロック１６２８はＹＥＳパス
１６２９を通って実行をブロック１６３５に進める。ブ
ロック１６３５はΔｐφの現在値をｔｅｍｐｃ−ｔｅｍ
ｐｓの値に等しく設定する。次にプログラムは判断ブロ
ック１６３８に進む。この判断ブロックには、判断ブロ
ック１６２８がｔｅｍｐｃ−ｔｅｍｐｓの現在値はΔｐ
φの現在値以上であると判断したときにも実行が移る。
判断ブロック１６３８は−ｔｅｍｐｓの値がΔｐφの現
在値よりも小さいかどうかを判断する。−ｔｅｍｐｓの
値がΔｐφの現在値よりも小さい場合は、判断ブロック
１６３８はＹＥＳパス１６３９を通ってブロック１６４
５に進む。ブロック１６４５はΔｐφの現在値を−ｔｅ
ｍｐｓの値に等しく設定する。ここで実行はステップ１
６１０から出る。一方−ｔｅｍｐｓの値がΔｐφの現在
値よりも大きいか等しい場合は、実行は判断ブロック１
６３８から出るＮＯパス１６４０を通ってステップ１６
１０から出るだけである。
【００８２】ステップ１６１０が完全に実行されて現在
処理中のタイルに対するΔｐφの現在値が決定される
と、ステップ１６５０はこのタイルに対するΔｑφの値
を計算する。具体的には、ステップ１６５０に入るとプ
ログラムはブロック１６５５に進む。このブロックは実
行されると、Δｑφの初期値をゼロに設定する。その
後、実行は判断ブロック１６５８に進む。これはｔｅｍ
ｐｃの値が負、すなわちΔｑφの初期値（ゼロ）よりも
小さいかどうかを調べる。ｔｅｍｐｃの値が負の場合
は、実行はＹＥＳパス１６５９を通ってブロック１６６
５に進む。これはΔｑφの現在値をｔｅｍｐｃの値に等
しく設定し、判断ブロック１６６８に進む。
【００８３】一方、ｔｅｍｐｃの値が負でない場合は、
判断ブロック１６５８はただＮＯパス１６６０を通って
実行を判断ブロック１６６８に進めるだけである。判断
ブロック１６６８はｔｅｍｐｃ＋ｔｅｍｐｓの値がΔｑ
φの現在値よりも小さいかどうかを判断する。ｔｅｍｐ
ｃ＋ｔｅｍｐｓの値がΔｑφの現在値よりも小さい場合
は、判断ブロック１６６８はＹＥＳパス１６６９を通っ
て実行をブロック１６７５に進める。ブロック１６７５
はΔｑφの現在値をｔｅｍｐｃ＋ｔｅｍｐｓに等しく設
定する。実行は次に判断ブロック１６７８に進む。この
判断ブロックには、判断ブロック１６６８がｔｅｍｐｃ
＋ｔｅｍｐｓの現在値はΔｑφの現在値以上であると判
断したときにも実行が移る。判断ブロック１６７８はｔ
ｅｍｐｓの値がΔｑφの現在値よりも小さいかどうかを
判断する。ｔｅｍｐｓの値がΔｑφの現在値よりも小さ
い場合は、判断ブロック１６７８はＹＥＳパス１６７９
を通ってブロック１６８５に進む。ブロック１６８５は
Δｑφの現在値をｔｅｍｐｓの値に等しく設定する。こ
こで実行はステップ１６５０から出る。一方ｔｅｍｐｓ
の値がΔｑφの現在値よりも大きいか等しい場合は、実
行は判断ブロック１６７８から出るＮＯパス１６８０を
通ってステップ１６５０から出るだけである。図１８に
示したタイル処理ルーチン１０００内で実行されるタイ
ル処理ステップ１０６０の高レベルのフローチャートを
図２７に示す。既に述べたように、ステップ１０６０は
連続階調画像内の最初のタイルの開始点（ＵＬＣ）を示
すように座標を初期化する。その後ループに入り、連続
する連続階調タイルを最初のものから順次処理して、出
力画像内の各出力ブロックを完全に出力ビットで埋め
る。連続階調画像内の連続する各タイルが処理される
と、次の連続階調タイルを処理するための準備としてス
テップ１０６０が適切なタイル座標を増加する。
【００８４】具体的には、図２７に示すように、ステッ
プ１０６０に入るとプログラムはまずブロック１７１０
に進む。このブロックは画像内の最初のタイルに対する
タイルごとの様々なパラメータを初期化する。その後プ
ログラムは２つのネスティングされたループ、外側ルー
プ１７２０と内側ループ１７３０を通って進み、連続階
調画像内のすべてのタイルを順次処理する。特に、外側
ループ１７２０は１列のタイル全部を１度に処理し、内
側ループ１７３０は各列の各タイルを処理する。ループ
１７２０と１７３０に入ると、プログラムはまず内側の
ループ内にあるブロック１７４０に進む。このブロック
は出力（ページ）バッファ内の現在の出力ブロックの位
置（ｂｌｏｃｋ＿ｐ，ｂｌｏｃｋ＿ｑ）を計算する。そ
の後プログラムはブロック１７５０に進む。このブロッ
クは現在処理されている連続階調タイルに固有の様々な
増分の値、すなわちΔｐ＿ｂｌｏｃｋ、Δｑ＿ｂｌｏｃ
ｋ、Δｋ＿ｂｌｏｃｋ、Δｌ＿ｂｌｏｃｋ、Δｕ＿ｂｌ
ｏｃｋ、Δｖ＿ｂｌｏｃｋ、Δｘ＿ｂｌｏｃｋおよびΔ
ｙ＿ｂｌｏｃｋを計算する。これが行われると、プログ
ラムはブロック１７６０に進む。このブロックはこれら
の増分を使用して、現在処理中のタイルに固有の様々な
パラメータ、すなわちｂｌｏｃｋ＿ｋ，ｂｌｏｃｋ＿
ｌ、ｂｌｏｃｋ＿ｕ，ｂｌｏｃｋ＿ｖ、ｂｌｏｃｋ＿ｘ
およびｂｌｏｃｋ＿ｙを初期化する。その後、以下に述
べるように現在の連続階調タイルを完全に処理するブロ
ック１７７０に実行が進む。現在の連続階調タイルがス
テップ１７７０により処理されると、プログラムはステ
ップ１７８０に進む。これは現在処理されている列内の
一連の連続階調タイルの次のタイルに対する様々な高速
スキャン用パラメータを増加する。これが行われると、
ステップ１７７０はこの連続階調タイルを処理し、その
後１列の連続階調タイルが全部処理されるまでこれを続
ける。このタイル処理が終わると実行は、内側のループ
から外側ループ１７２０内にあるブロック１７９０に移
る。このブロックは、連続階調画像内の連続する次の列
内の最初の連続階調タイルに向かう、様々な低速スキャ
ン用パラメータを増加する。これが行われると、実行は
内側のループ１７３０に戻ってこの列内のすべてのタイ
ルを処理し、以後これが繰り返される。連続階調タイル
のすべての列が処理されると、実行は外側ループ１７２
０から出て、更にタイル処理ステップ１０６０から出
る。
【００８５】図２７に示したタイル処理ステップ１０６
０の詳細なフローチャートを図２９および図３０に示
す。これに対するこれらの図の描画シートの正しい配置
を図２８に示す。図２７のブロック１７１０−１７９０
を構成する個々のステップを図２９および図３０に示
す。
【００８６】ステップ１０６０に入ると、プログラムは
ブロック１７１０に進む。このブロックは画像内の最初
の連続階調タイルのパラメータｔｉｌｅ＿ｕ、ｔｉｌｅ
＿ｖ、ｔｉｌｅ＿ｘ、ｔｉｌｅ＿ｙ、ｔｉｌｅ＿ｐ、ｔ
ｉｌｅ＿ｑの値をそれぞれｉｍａｇｅ＿ｕ、ｉｍａｇｅ
＿ｖ、ｉｍａｇｅ＿ｘ、ｉｍａｇｅ＿ｙ、ｉｍａｇｅ＿
ｐ、ｉｍａｇｅ＿ｑに等しいとして設定する。ここで外
側および内側のループ１７２０および１７３０に入る。
次にブロック１７４０が実行されて、現在のブロックの
出力座標、すなわちｂｌｏｃｋ＿ｐおよびｂｌｏｃｋ＿
ｑを、ｔｉｌｅ＿ｐおよびｔｉｌｅ＿ｑの現在値プラス
対応するオフセット値ΔｐφおよびΔｑφに設定する。
その結果は１６ビット位置だけ右にシフトされて整数ブ
ロックアドレスを生成する。その後、ブロック１７５０
が実行されて、連続階調画像内の処理されている最初の
タイルに固有の増分Δｐ＿ｂｌｏｃｋ、Δｑ＿ｂｌｏｃ
ｋ、Δｋ＿ｂｌｏｃｋ、Δｌ＿ｂｌｏｃｋ、Δｕ＿ｂｌ
ｏｃｋ、Δｖ＿ｂｌｏｃｋ、Δｘ＿ｂｌｏｃｋおよびΔ
ｙ＿ｂｌｏｃｋの値を計算する。これに関連して、Δｐ
＿ｂｌｏｃｋとΔｑ＿ｂｌｏｃｋはブロックアドレスの
小数アドレス部分となるものを構成する。残りのタイル
・ベースの増分の中で、Δｋ＿ｂｌｏｃｋ、Δｌ＿ｂｌ
ｏｃｋ、Δｕ＿ｂｌｏｃｋおよびΔｖ＿ｂｌｏｃｋは、
連続階調画像回転角φのサインおよびコサイン、Δｐ＿
ｂｌｏｃｋとΔｑ＿ｂｌｏｃｋの値、タイルサイズ、お
よび連続階調およびレーザー周波数に基づいて計算され
る。残りの２つのタイル・ベースの増分Δｘ＿ｂｌｏｃ
ｋおよびΔｙ＿ｂｌｏｃｋの値は、スクリーン角θのサ
インおよびコサイン、Δｐ＿ｂｌｏｃｋとΔｑ＿ｂｌｏ
ｃｋの値、スクリーン基線およびレーザー周波数に基づ
いて計算される。ブロック１７５０によりこれらの増分
の値が決定されると、ブロック１７６０が実行されてタ
イル・ベースのパラメータｂｌｏｃｋ＿ｋ，ｂｌｏｃｋ
＿ｌ、ｂｌｏｃｋ＿ｕ，ｂｌｏｃｋ＿ｖ、ｂｌｏｃｋ＿
ｘおよびｂｌｏｃｋ＿ｙの初期値をこれらの増分に基づ
いて計算する。これらのパラメータもまた処理されてい
る現在の連続階調タイルに固有である。その後ブロック
１７７０が実行されて、直前のブロックで決定されたパ
ラメータで定義されたように、現在の連続階調タイルを
全部処理する。この連続階調タイルが完全に処理され、
現在の列内にまだ処理すべき連続階調タイルが残ってい
ると考えられる場合は、タイル・ベースのパラメータｔ
ｉｌｅ＿ｕ、ｔｉｌｅ＿ｖ、ｔｉｌｅ＿ｘ、ｔｉｌｅ＿
ｙ、ｔｉｌｅ＿ｐおよびｔｉｌｅ＿ｑはブロック１７８
０内で、高速スキャン方向での適切なそれぞれのタイル
・ベースの増分Δｔｉｌｅ＿ｕ＿ｆａｓｔ、Δｔｉｌｅ
＿ｖ＿ｆａｓｔ、Δｔｉｌｅ＿ｘ＿ｆａｓｔ、Δｔｉｌ
ｅ＿ｙ＿ｆａｓｔ、Δｔｉｌｅ＿ｐ＿ｆａｓｔ、Δｔｉ
ｌｅ＿ｑ＿ｆａｓｔだけ増加されて、現在の列内の次の
連続階調タイルを定義する。タイル列カウンターＣＯＬ
にもまた１が加算される。この時点で少なくとも１つの
処理すべき連続階調タイルが現在の列に残っているとす
ると、実行はブロック１７４０にループ・バックしてそ
のタイルを処理する。もしも現在の列内のすべてのタイ
ルが処理されていれば、実行は内側ループ１７３０を出
てブロック１７９０に進む。少なくとも１つの処理すべ
き連続階調タイルの列が連続階調画像内に残っていると
すると、タイル・ベースのパラメータｔｉｌｅ＿ｕ、ｔ
ｉｌｅ＿ｖ、ｔｉｌｅ＿ｘ、ｔｉｌｅ＿ｙ、ｔｉｌｅ＿
ｐおよびｔｉｌｅ＿ｑはブロック１７９０内で、低速ス
キャン方向での適切なそれぞれのタイル・ベースの増分
Δｔｉｌｅ＿ｕ＿ｓｌｏｗ、Δｔｉｌｅ＿ｖ＿ｓｌｏ
ｗ、Δｔｉｌｅ＿ｘ＿ｓｌｏｗ、Δｔｉｌｅ＿ｙ＿ｓｌ
ｏｗ、Δｔｉｌｅ＿ｐ＿ｓｌｏｗおよびΔｔｉｌｅ＿ｑ
＿ｓｌｏｗだけ増加されて、次の列内の最初の連続階調
タイルを定義する。列カウンターＲＯＷにもまた１が加
算される。この時点で少なくとも１つの処理すべき連続
階調タイルの列が残っているとすると、実行はブロック
１７４０にループ・バックしてその列内の各連続階調タ
イルを順次処理し、以下同様に繰り返す。連続階調画像
内のタイル列がすべて処理されると、実行は外側ループ
１７２０から出てブロック１８２０に進む。このブロッ
クは連続階調画像が完全に処理されたことを示す信号を
発生する。これが行われた後で、実行はステップ１０６
０から出る。
【００８７】図２９および図３０に示したタイル処理ス
テップ１０６０の一部として実行される処理タイル・ル
ーチン１７７０の高レベルのフローチャートを図３１に
示す。既に述べたように、このルーチンは画像の回転、
拡大・縮小および／またはハーフトーン化を通じて１つ
のタイル全体を自由に処理する。
【００８８】具体的には図に示すように、処理ルーチン
１７７０に入るとプログラムはまずブロック１９１０に
進む。このブロックは、生成中の現在の出力ブロック内
の、最初のピクセルに対するピクセル・ベースの様々な
パラメータの値を初期化する。これが行われると、実行
は判断ブロック１９２０に進む。このブロックは事前の
ユーザーによる入力にしたがって、各タイルを処理する
（タイルモード）か、それとも各ピクセルのシングル・
ラスターを処理するかを決定する。ピクセルのシングル
・ラスターは、通常、連続階調画像が回転されないとき
に処理される。タイルが処理されるときは、判断ブロッ
ク１９２０がそのＹＥＳパスを通って実行をブロック１
９３０に進め、このブロックはタイルのｐカウンターを
初期化する。そうでない場合、ピクセルのシングル・ラ
スターが使用される時は、判断ブロック１９２０がその
ＮＯパスを通って実行をブロック１９４０に進め、この
ブロックはラスターのｐカウンターを初期化する。ブロ
ック１９３０または１９４０のどちらかが実行された後
で、プログラムは２つのネスティングされたループ、外
側ループ１９５０および内側ループ１９６０に入る。外
側ループはピクセルの１列を１度に処理し、内側ループ
は各列の各ピクセルを処理する。具体的には、ループ１
９５０および１９６０に入ると、実行はまず内側ループ
内にあるブロック１９７０に進む。このブロックは連続
階調平面およびハーフトーン基準平面の両方におけるク
リップされたサンプリングを通して、出力ブロック内の
現在アドレス指定されたピクセルに対するデータを得
て、その結果を出力ブロック内のそのピクセル位置に記
憶する。その後、実行はブロック１９８０に進む。この
ブロックは、その後出力ブロック内の現在の列内の次の
ピクセルに対する出力値の生成に使用するために、様々
なパラメータ（すなわちｑ、ｐｉｘｅｌ＿ｋ、ｐｉｘｅ
ｌ＿ｌ、ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ
＿ｘ、およびｐｉｘｅｌ＿ｙ）の値を高速スキャン方向
で増加する。出力ブロック内の１列のピクセルが全部出
力ブロック内に書き込まれると、実行は内側ブロックか
ら外側ブロック内にあるブロック１９９０に移る。この
ブロックは、現在の出力ブロック内の次の列内の最初の
ピクセルに対する出力値の生成に使用するために、様々
なパラメータ、具体的にはｐ、ｐｉｘｅｌ＿ｋ、ｐｉｘ
ｅｌ＿ｌ、ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅ
ｌ＿ｘおよびｐｉｘｅｌ＿ｙの値を低速スキャン方向で
増加する。これが行われると、実行は内側ループ１９６
０に戻り、この列内のすべてのピクセルを処理し、以下
繰り返す。現在の出力ブロック内のすべてのピクセル列
が書き込まれると、実行は出力ループ１９５０から出
て、次にピクセル処理ルーチン１７７０から出る。
【００８９】図３１に示した処理タイルルーチン１７７
０の詳細なフローチャートを図３２に示す。図３１のブ
ロック１９１０−１９９０を構成する個々のステップを
図３２に示す。
【００９０】図に示したように、ステップ１７７０に入
ると、実行はブロック１９１０に進む。このブロックは
生成されている現在の出力ブロック内の最初のピクセル
に対するパラメータ：ｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿
ｌ、ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ＿ｘ
およびｐｉｘｅｌ＿ｙの値を決定する。その後、カウン
ターｐがステップ１９２０−１９４０を通じて初期化さ
れ、タイルモードが使用されているかどうかにより、そ
れぞれゼロまたはｂｌｏｃｋ＿ｓｉｚｅ−１の値にされ
る。これが行われると、実行は外側のループ１９５０お
よび内側ループ１９６０に入る。出力ブロック内の各列
内のすべてのピクセルに対して実行する内側ループ内で
は、実行はまずブロック１９７０に進み、処理ピクセル
ルーチンを通じて（以下に述べるように）、この列内の
現在のピクセルに対する出力値を生成し、この出力値を
その出力ブロック内のそのピクセルに記憶する。その
後、出力ブロック内の現在の列内の連続する次のピクセ
ルの出力値をあとで生成するのに使用するために、ブロ
ック１９８０がパラメータｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ
＿ｌ、ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ＿
ｘおよびｐｉｘｅｌ＿ｙの値を高速スキャン方向で、Δ
ｐｉｘｅｌ＿ｋ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｌ＿ｆａｓ
ｔ、Δｐｉｘｅｌ＿ｕ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｖ＿
ｆａｓｔ、Δｐｉｘｅｌ＿ｘ＿ｆａｓｔおよびΔｐｉｘ
ｅｌ＿ｙ＿ｆａｓｔだけ増加する。ｑカウンターの現在
の内容にもまた１が加算され、出力ブロック内の現在の
列の中の連続する次のピクセルを示す。この時点で少な
くとも１つの生成すべきピクセル値が出力ブロック（ま
たはラスター）内の現在の列に残っているとすると、実
行はブロック１９７０にループ・バックしてそのピクセ
ルに対する出力値を得て、以下同様に繰り返す。しか
し、もしも現在の列（またはラスター）内のすべてのピ
クセルの出力値が書き込まれた場合は、実行は内側ルー
プ１９６０から出て外側のループのブロック１９９０に
進む。出力ブロック内に書き込むべき少なくとも１つの
ピクセル列に対する出力値が残っていると仮定すると、
出力ブロック内の連続する次の列内の最初のピクセルの
出力値をあとで生成するのに使用するために、ピクセル
パラメータ、具体的にはｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿
ｌ、ｐｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ＿ｘ
およびｐｉｘｅｌ＿ｙの値が低速スキャン方向でステッ
プ１９９０を通して、対応する増分Δｐｉｘｅｌ＿ｋ＿
ｓｌｏｗ、Δｐｉｘｅｌ＿ｌ＿ｓｌｏｗ、Δｐｉｘｅｌ
＿ｕ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｖ＿ｓｌｏｗ、Δｐｉ
ｘｅｌ＿ｘ＿ｓｌｏｗおよびΔｐｉｘｅｌ＿ｙ＿ｓｌｏ
ｗだけ増加する。ｐカウンターの現在の内容にもまた１
が加算され、現在のブロック内の出力ピクセルの連続す
る次の列を示す。しかし、もしも出力ブロック内のすべ
てのピクセル列に対する出力値が書き込まれた場合は、
実行は外側ループ１９５０から出て、またルーチン１７
７０からも出る。
【００９１】図３２に示した処理タイルステップ１９７
０の一部として実行される処理ピクセルルーチンの高レ
ベルフローチャートを図３３に示す。このルーチンは上
に述べたように、連続階調平面およびハーフトーン基準
平面の両方でのクリップされたサンプリングを通じて、
出力ブロック内の現在アドレス指定されているピクセル
に対するデータを得て、その結果をその出力ブロック内
のそのピクセル位置に記憶する。
【００９２】具体的には図示したように、ルーチン１９
７０に入ると実行はまずブロック２１１０に進む。この
ブロックは２つのマスク、１つはノイズデータ列を評価
するため、もう１つは適切なハーフトーン基準データ列
を評価するためのものを、両方ともＲＡＭ７１７から設
定する（図１１と１４参照）。これらのマスクは、これ
らのデータ列のそれぞれをアドレス指定するのに使用す
るために、ｐｉｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙアドレ
ス内の適切なビットを分離するために使用される。これ
らのマスクが設定されると、図３３に示すように実行は
ブロック２１１５に進む。このブロックは現在のピクセ
ルアドレスｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿ｌ、ｐｉｘｅ
ｌ＿ｕおよびｐｉｘｅｌ＿ｖの整数部分を取り出す。そ
の後、ブロック２１２０が実行されてクリッピング変数
ＶＡＬＩＤの現在値を決定し、それにより現在の出力ブ
ロック内に含めるために生成されている現在のピクセル
が対応する出力タイル内にあるかどうかを指定する。上
記したように、変数ＶＡＬＩＤの値はこのピクセルのＫ
およびＬクリッピング・アドレスの両方における最も低
次の整数ビットのみのＡＮＤ結合で構成される。このビ
ットはｐｉｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙアドレスの
ＡＮＤをあらかじめ定義されたマスク（０ｘ０００１，
ここで０ｘは１６進表示を定義する）で取ることにより
分離される。ブロック２１２０が完全に実行されると、
プログラムは判断ブロック２１２５に進む。この判断ブ
ロックは現在の整数ピクセルアドレスに基づいて、連続
階調画像内の現在サンプルされたピクセルがその画像の
縁に重なるかどうかを判断する。もしもそのような重な
り合いが起こると、判断ブロック２１２５がＹＥＳパス
２１２７を通って実行ブロック２１３０にプログラムを
進める。この実行ブロックは、このピクセルに対するサ
ンプルされた連続階調値を、白色に結び付いてあらかじ
め定義された数に設定する。一方もしも連続階調画像内
の現在のサンプルされたピクセルが画像内にある、すな
わち画像の縁と重なり合わない場合は、判断ブロック２
１２５はＮＯパス２１２９を通ってブロック２１３５に
プログラムを進める。この後者のブロックはこのピクセ
ルに対するサンプルされた連続階調タイル値をタイリン
グＲＡＭ７４２から得る（図１１および１４参照）。
【００９３】その後図３３に示したように、実行は判断
ブロック２１４０に進む。この判断ブロックは事前のユ
ーザーによる入力に基づいて、ハーフトーン・スクリー
ニングを行うか、すなわち「連続階調モード」が現在使
用されていないかどうかを判断する。もしもスクリーニ
ングを行わない場合は、ハーフトーンでなく連続階調値
が出力バッファに与えられてハーフトーン化された出力
画像でなく連続階調になるので、判断ブロック２１４０
はＹＥＳパス２１４２を通ってブロック２１４５に進
む。このブロックはサンプルされた連続階調値を、出力
バッファ内の現在のピクセルに対する出力データとして
供給するだけである。その後プログラムはルーチン１９
７０から出る。一方、もしもハーフトーン・スクリーニ
ングを行う場合は、判断ブロック２１４０はＮＯパス２
１４４を通って判断ブロック２１５０にプログラムを進
める。この後者の判断ブロックはクリッピング変数ＶＡ
ＬＩＤの現在値にしたがって、出力ブロック内の現在の
アドレス指定されたビットがゼロまたはスクリーンされ
た出力値に設定されるべきかによりそれぞれブロック２
１５５または２１６０に実行を進める。もしも現在の出
力ビットがある出力ブロックに結び付いた出力タイルの
外にある場合は、そのビットはゼロに設定される。その
場合、判断ブロック２１５０はＮＯパス２１５２を通っ
てブロック２１５５に実行を進める。この後者のブロッ
クは出力ビットをゼロに設定する。ブロック２１７０は
次にこのゼロの値を出力ブロック内の現在のビット位
置、具体的にはＦＩＦＯ８５７内に書き込む（図１４参
照）。ブロック２１７０が実行されると、次に図３３に
示すように実行はルーチン１９７０から出る。
【００９４】一方もしも現在の出力ビットが出力ブロッ
ク内の対応する出力タイルの中にある場合は、このビッ
トはスクリーンされた出力値を含むことになる。このよ
うにして、また図３３に示すように、判断ブロック２１
５０はＹＥＳパス２１５４を通ってブロック２１６０に
実行を進める。この後者のブロックはハーフトーン基準
スタックを、この出力ビットに結び付いた現在の連続階
調値で選択された特定のセルで、アドレス指定されたノ
イズ値（以下に詳細に述べる）を使ってハーフトーン・
サンプリング・アドレスそれ自体を使用しかつ／または
変更するための特定のハーフトーン・スタック（フォン
ト）の選択を含み、適切にサンプルする。特に、ＲＡＭ
７１７内のノイズデータ列はｐｉｘｅｌ＿ｘ、ｐｉｘｅ
ｌ＿ｙアドレスのこれらのビットを使ってアドレス指定
される。このデータ列は事前に記憶された４ビットのノ
イズデータの継目のない疑似ランダムデータ列を含み、
これは１６個の異なるハーフトーン基準スタック（フォ
ント）のうちの１つを選択するのに使用される。これら
のスタックは事前に定義された異なるハーフトーン・ド
ットパターンを記憶する。特定のパターンは重要ではな
い。しかし、ランダムなフォントの選択により、モアレ
・パターンのような空間的に繰り返される乱れが散らさ
れて現れない。このような乱れはこの方式で無ければ記
憶されたハーフトーン・ドットパターンに対する空間サ
ンプリング周波数のビートのために出力画像に現れるも
のである。フォントが選択されると、現在の出力ピクセ
ルに結び付いた現在の連続階調値がその中の対応するハ
ーフトーン基準平面を選択する。このハーフトーン基準
平面は現在の低次ｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙアド
レスに基づいてサンプルされ、スクリーンされた出力ビ
ット生成する。ここで、ブロック２１６０が完全に実行
されて、出力ブロック内の現在アドレス指定されたピク
セルに対するスクリーンされた出力ビットを生成する
と、実行はブロック２１７０に進む。このブロックはこ
の値を出力ブロック内のビット位置、具体的にはＦＩＦ
Ｏ８５７内に書き込む（図１４参照）。ブロック２１７
０が実行されると、図３３に示されるように実行はルー
チン１９７０から出る。
【００９５】図３４は図３３に示した処理ピクセルルー
チン１９７０の詳細なフローチャートを示す。図３３の
ブロック２１１０−２１７０を構成する個々のステップ
を図３４に示す。
【００９６】具体的には、ブロック２１１０が２つのマ
スク、ノイズデータ列を評価するためのｎｏｉｓｅ＿ｂ
ｉｔ＿ｍａｓｋと、ハーフトーン基準データ列を評価す
るためのｆｏｎｔ＿ｂｉｔ＿ｍａｓｋを、両方ともＲＡ
Ｍ７１７から設定する（図１１および１４参照）。これ
らのマスクは、これらのデータ列のそれぞれををアドレ
ス指定するために使用されるｐｉｘｅｌ＿ｘ、ｐｉｘｅ
ｌ＿ｙアドレス内の適切なビットを定義する。ブロック
２１１５内では、ｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿ｌ、ｐ
ｉｘｅｌ＿ｕおよびｐｉｘｅｌ＿ｖの現在値が、対応す
る整数アドレスすなわちｉｎｔ＿ｋ、ｉｎｔ＿ｌ、ｉｎ
ｔ＿ｕおよびｉｎｔ＿ｖを得るために、適切な数のビッ
ト位置だけ右にシフトされる。その後、ブロック２１２
０が１ビットのクリッピング変数ＶＡＬＩＤの値を、整
数ピクセルアドレスｉｎｔ＿ｋおよびｉｎｔ＿ｌをマス
ク（０ｘ０００１，ここで０ｘは１６進表示を定義す
る）で論理的に結合することにより決定する。その後、
連続階調画像内の現在のサンプルされたピクセルが連続
階調画像内の縁に重なるかどうかによって、ブロック２
１２５−２１３５が出力バッファ内の現在の出力ビット
に結び付いた連続階調値を白色に結び付いた値かまたは
サンプルされた連続階調値にそれぞれ設定する。もしも
連続階調モードが使用されている場合は、ブロック２１
４０および２１４５がサンプルされた連続階調値を返
し、実行はルーチン１９７０から出る。一方もしも連続
階調モードが使用されていない場合は、ハーフトーン化
を実行すべきなので、ブロック２１５０−２１７０がク
リッピング変数ＶＡＬＩＤの状態に基づいて、現在の出
力ビットを、変数ＶＡＬＩＤが偽（つまり０）であれば
ゼロに、あるいは変数ＶＡＬＩＤが真（つまり１）であ
ればスクリーニングされた出力ビットに設定する。ハー
フトーン・ルーチンは、上に述べたように連続階調のｐ
ｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙ、ｎｏｉｓｅ＿ｂｉｔ＿
ｍａｓｋおよびｆｏｎｔ＿ｂｉｔ＿ｍａｓｋパラメータ
の現在値を使って、現在の出力ビットに対するハーフト
ーン化データビットの値を決定する。ｎｏｉｓｅ＿ｂｉ
ｔ＿ｍａｓｋの値は変数ｐｉｘｅｌ＿ｘおよびｐｉｘｅ
ｌ＿ｙの高次ビットを使って決定されるが、これが可変
連続階調の値でサンプルする特定のハーフトーン基準ス
タック（フォント）を疑似ランダム的に選択する。これ
により、ｆｏｎｔ＿ｂｉｔ＿ｍａｓｋの値により指定さ
れるこのスタック内の特定のハーフトーン平面とｐｉｘ
ｅｌ＿ｘおよびｐｉｘｅｌ＿ｙ内の低次ビットを選択
し、この平面内の特定のサンプリング位置を決定する。
この平面内のこのサンプリング位置に記憶されたシング
ルビット値はスクリーンされた出力データである。この
ビットは、ゼロであれスクリーンされた出力データであ
れ、ブロック２１７０によりＦＩＦＯ８５７内の次の出
力位置に書き込まれる（図１４参照）。その後図３４に
示すように、実行はルーチン１９７０から出る。
【００９７】Ｅ．タイルおよびピクセルプロセッサー
（ＴＰＰ）７４０の専用ハードウェアによる実施例 図１１および１４に示したタイルおよびピクセルプロセ
ッサー（ＴＰＰ）７４０の実施例の高レベルブロックダ
イヤグラムを図３６および図３７に示す。そのための描
画シートの正しい配列を図３５に示す。
【００９８】図示したように、ＴＰＰ７４０はタイルレ
ジスター２３１０、タイルプロセッサー２３２０、ピク
セルプロセッサー２３５０および制御ロジック２３８０
で構成される。タイルおよびピクセルプロセッサーは、
各タイルに結び付いた各出力ブロックをもって、画像内
の各連続階調タイルおよび各ピクセルの処理のためのネ
スティングされたループを実行する。その結果タイルプ
ロセッサー２３２０は図３１および３２を参照して上に
述べたように、処理タイルルーチン１７７０を実行す
る。ピクセルプロセッサー２３５０は図３３および３４
を参照して上に述べたように、処理ピクセルルーチン１
９７０を実行する。ＴＰＰは望むべくはゲートアレイ、
ＡＳＩＣまたは他の容易にカスタム化できる大規模集積
回路素子を使って実現される。
【００９９】単純な組合せロジックおよび／または有限
状態マシン：その具体的な実現は本技術分野に通じた人
には明白であろうが：で構成される制御ロジック２３８
０がＴＰＰ７４０の全体の動作を制御する。マイクロコ
ンピュータ７１３によって「処理開始」リード線８１７
上に供給されるパルスに反応して、図３６および図３７
に示した制御ロジック２３８０が、Ｄｏ Ｎｅｘｔ（次
に進む）リード線２３８４上にパルスを加えることによ
り、プロセッサー２３２０に現在のクロックパルスと同
期して、そのレジスターにリード線８１５上に乗ってい
る値をロードして、次に次のクロックパルスに同期し
て、連続階調画像における現在のタイルの処理を開始す
るように命令する。同時に、タイル処理が実行されてい
ることをマイクロコンピューターに知らせるために、制
御ロジック２３８０は状態情報リード線群８１９内にあ
るリード線２３８２「タイル終了」上に低レベル信号を
載せる。この処理が完了すると、タイルプロセッサー２
３２０は制御ロジック２３８０に適切に通知するために
リード線２３８６「タイル終了」上にパルスを載せる。
この制御ロジックは次にこの連続階調タイル処理が完全
に処理されたことをマイクロコンピューター７１３（図
１４参照）に知らせるために、リード線２３８２「タイ
ル終了」上に高レベル信号を載せる。
【０１００】ＴＰＰ７４０の初期化中に、またリード線
８１７の上に乗った「処理開始」パルスに応答して、図
３６および図３７に示したレジスター２３１０に、この
情報すなわち処理すべき現在のタイルおよび適切なピク
セル増分値を指定するパラメータ値が、リード線群８１
５（図１４参照）を通じてマイクロコンピュータ７１３
により並列にロードされる。これらのパラメータには、
ブロックアドレス（ｂｌｏｃｋ＿ｋ， ｂｌｏｃｋ＿
ｌ、ｂｌｏｃｋ＿ｕ， ｂｌｏｃｋ＿ｖ、ｂｌｏｃｋ＿
ｘおよびｂｌｏｃｋ＿ｙ）および高速および低速スキャ
ン方向でのピクセル増分（Δｐｉｘｅｌ＿ｋ＿ｆａｓ
ｔ、Δｐｉｘｅｌ＿ｌ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｕ＿
ｆａｓｔ、Δｐｉｘｅｌ＿ｖ＿ｆａｓｔ、Δｐｉｘｅｌ
＿ｘ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｙ＿ｆａｓｔ；および
Δｐｉｘｅｌ＿ｋ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｌ＿ｓｌ
ｏｗ、Δｐｉｘｅｌ＿ｕ＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｖ
＿ｓｌｏｗ、Δｐｉｘｅｌ＿ｘ＿ｓｌｏｗ、Δｐｉｘｅ
ｌ＿ｙ＿ｓｌｏｗ）が含まれる。図３６および図３７に
示されたように、これらのブロックアドレスおよびタイ
ル増分は、制御ロジックによりリード線２３１２、２３
１４および２３１６を通して、タイルプロセッサー２３
２０内にある適当な加算器またはマルチプレクサに送ら
れる。
【０１０１】タイルプロセッサー２３２０は加算器２３
２２、加算器２３２５およびマルチプレクサ２３２８お
よび２３３０を含んでいる；これらすべては６回複製さ
れ（異なるピクセルパラメータのおのおのに対して１
回）、図示したように接続される。タイルプロセッサー
はまたピクセルレジスター２３３３と制御ロジック２３
４０を持っている。レジスターは６個の別々のレジスタ
ーを持っており、それぞれ６個のピクセルパラメータ
（ｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿ｌ、ｐｉｘｅｌ＿ｕ、
ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙ）に
対応している。ピクセルレジスターは出力バッファ内の
現在のブロックの中の各ピクセルに対する出力値を発生
するために、６個のピクセルパラメータの値を保存す
る。制御ロジック２３４０はタイルプロセッサー２３２
０の全体の動作を制御し、特に図４０に示され以下に詳
しく述べるフローチャート２６００にしたがって、ピク
セルプロセッサーを構成するレジスター、加算器および
マルチプレクサのそれぞれの状態を制御する。
【０１０２】タイルプロセッサー２３２０の説明を簡単
にするために、加算器、マルチプレクサおよびピクセル
レジスターの６組の同じ組合せのうち１例として、ｐｉ
ｘｅｌ＿ｋパラメータに対するもの１組だけについて説
明を行う。制御ロジック２３４０の制御により、またタ
イルプロセッサーの初期化の間に、マルチプレクサ２３
３０の入力Ｉ１リード線２３１０を通してｂｌｏｃｋ＿
ｋの開始アドレスをタイルレジスター２３１０から受け
取る。出力ブロックの最初の列内の最初のピクセルに対
して、制御ロジック２３４０は選択信号として適切なレ
ベルをリード線２３４４を通してマルチプレクサ２３３
０に送り、この開始アドレスをレジスター２３３３内の
ｐｉｘｅｌ＿ｋレジスターの入力に送る。その後、制御
ロジック２３４０がリード線２３４５に適切なロード信
号を送り、このレジスターに開始アドレスをｐｉｘｅｌ
＿ｋパラメータとしてロードさせ、リード線群２３３５
に出力させる。リード線２３３５と２３２６の間の接続
のために、この値はまた加算器２３２２と２３２５の入
力に送り返される。Δｐｉｘｅｌ＿ｋ＿ｆａｓｔおよび
Δｐｉｘｅｌ＿ｋ＿ｓｌｏｗ増分が、加算器２３２２と
２３２５の他の入力にそれぞれ送られる。加算器２３２
２と２３２５によって発生される出力は、リード線２３
２４と２３２７を通してマルチプレクサ２３２８の対応
する入力に送られる。ｐｉｘｅｌ＿ｋレジスターの内容
がリード線２３２６を通して加算器２３２２と２３２５
の対応する入力に送り返されるので、これらの加算器は
連続する列内の各列の連続するピクセルに対してと同時
に最初のピクセルに対して指示するように、ｐｉｘｅｌ
＿ｋパラメータの前の値にΔｐｉｘｅｌ＿ｋ＿ｆａｓｔ
およびΔｐｉｘｅｌ＿ｋ＿ｓｌｏｗ増分を繰り返し加算
する。ｐｉｘｅｌ＿ｋパラメータの値を増加して出力バ
ッファ内の現在の列の連続する次のピクセルを指示する
ために、制御ロジック２３４０は適切なレベルを選択信
号（Ｓ）としてリード線２３４２および２３４４に送
り、加算器２３２５の出力をマルチプレクサ２３２８お
よび２３３０を通してピクセルレジスター群２３３３内
のｐｉｘｅｌ＿ｋレジスターに送る。その後制御ロジッ
クは適切なレベルをリード線２３４５に送り、加算器２
３２５により生成された累積値をピクセルレジスター群
２３３３内のｐｉｘｅｌ＿ｋレジスターにロードする。
特に、加算器２３２５は高速スキャンｐｉｘｅｌ＿ｋの
増分であるΔｐｉｘｅｌ＿ｋ＿ｆａｓｔをｐｉｘｅｌ＿
ｋパラメータの前の値に加算する。その結果の値は、現
在の列内の連続する次の出力ピクセル位置を示すため
に、制御ロジック２３４０の制御の下にｐｉｘｅｌ＿ｋ
レジスターにロードされ、以下繰り返される。列の終わ
りに達すると、加算器２３２５はオーバーフローしてそ
の列内の最初のピクセル位置を示すと共にそのキャリー
アウト（Ｃｏ）出力上にパルスを発生する。Ｃｏはリー
ド線２３４７を通して制御ロジック２３４０に加えられ
る。これにより得られるピクセルアドレスは、マルチプ
レクサ２３２８および２３３０を通して、ピクセルレジ
スター群２３３３内のｐｉｘｅｌ＿ｋレジスターにロー
ドされる。更に、得られたｐｉｘｅｌ＿ｋパラメータの
値を修正して、連続する次の列内の最初のピクセルを示
すために、制御ロジック２３４０は適切なレベルを選択
信号としてリード線２３４２および２３４４を通してマ
ルチプレクサ２３２８および２３３０に入力し、増分Δ
ｐｉｘｅｌ＿ｋ＿ｓｌｏｗを加算器２３２２を通して現
在のピクセルアドレスに加算して、連続する次の列内の
最初のピクセルを指すアドレスを発生させる。これによ
り得られるアドレスは、マルチプレクサ２３３０を通し
てレジスター群２３３３内のｐｉｘｅｌ＿ｋレジスター
の入力に入力される。制御ロジック２３４０は次に適切
なパルスをリード線２３４５に乗せて、このアドレス値
をｐｉｘｅｌ＿ｋレジスターにロードする。以後これを
繰り返してその列およびそれに続くすべての列の連続す
るピクセルに対するｐｉｘｅｌ＿ｋパラメータの値を生
成する。出力ピクセル・アドレスの最後の列が生成され
ると、加算器２３２２はオーバーフローし、またそのキ
ャリーアウト（Ｃｏ）出力上にパルスを発生する。この
パルスはリード線２３２３を通して制御ロジック２３４
０に加えられる。その結果、制御ロジック２３４０はリ
ード線２３８６上にレベル変化を引き起こし、制御ロジ
ック２３８０に現在ブロックが完全に処理されたことを
知らせる。他の５つのピクセル・パラメータ値も、対応
する初期ブロック値と高速および低速スキャン増分を使
って現在の出力ブロック内の連続する各ピクセルについ
て同様に増加される。
【０１０３】連続階調画像内の各ピクセルに対する適切
な出力データを生成するために、６個のピクセルパラメ
ータ（ｐｉｘｅｌ＿ｋ、ｐｉｘｅｌ＿ｌ、ｐｉｘｅｌ＿
ｕ、ｐｉｘｅｌ＿ｖ、ｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿
ｙ）の現在値がリード線２３３６、２３３７および２３
３８を通してピクセル・プロセッサー２３５０に送られ
る。このプロセッサーは連続階調ロジック２３５４、ノ
イズアドレス・ロジック２３５８、ハーフトーン基準
（フォント）アドレスロジック２３６５およびクリッピ
ング・ロジック２３７０を含む。
【０１０４】動作においては、ピクセル・パラメータｐ
ｉｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖが連続階調基準平面内で
の現在のサンプリング位置を指定する。連続階調ロジッ
ク２３５４は現在のサンプリング位置が連続階調画像の
縁と重なるかどうかを判断する。もしもそのような重な
り合いが起こると、ロジックにより、白色に対するあら
かじめ定義された連続階調値がリード線２３６６に乗せ
られる。一方現在のサンプリング位置が連続階調画像内
にあると、連続階調ロジック２３５４がパラメータｐｉ
ｘｅｌ＿ｕ、ｐｉｘｅｌ＿ｖの値にしたがって、タイリ
ングＲＡＭ７４２に対して対応するメモリーアドレスを
発生する。このアドレスはリード線２３５５を通してタ
イリングＲＡＭに加えられる。タイリングＲＡＭはこれ
に対して、アドレス指定されたメモリー位置に記憶され
た連続階調値を読んで、その値をデータリード線２３５
７に送り出す。連続階調ロジック２３５４は次にこの値
をロジック２３６６に乗せる。連続階調ロジック２３５
４の動作と同時に、ノイズアドレス・ロジック２３５８
がリード線２３３８上に現れるアドレスｐｉｘｅｌ＿
ｘ、ｐｉｘｅｌ＿ｙに含まれる８つの高次アドレスビッ
トにしたがって、ノイズアドレスロジック２３５８がこ
れらのアドレスを組み合わせて、ノイズデータＲＡＭ７
１７への１６ビットメモリーアドレスを構成する。２つ
の８ビットの高次アドレスは、１６ビットアドレスフィ
ールドを作るために単に一緒につなげられているだけで
ある。このアドレスフィールドはリード線２３６１を通
してノイズデータＲＡＭに供給される。その中に記憶さ
れたノイズデータ列は、典型的には２５６×２５６個の
あらかじめ定義された４ビット疑似ランダム値の継目の
無い配列であり、そのおのおのが１６個のハーフトーン
基準（フォント）スタックの内の対応する１つを選択す
る。これらのスタックは、それぞれ２５６個の６４×６
４ハーフトーン基準平面により表されるドット・プロフ
ィールを含むが、ハーフトーン基準データＲＡＭ７１７
内に記憶される。その結果得られるノイズデータ、具体
的にはノイズデータＲＡＭ７１７から読み出されたＦＯ
ＮＴ ＩＤ値は、リード線２３６２を通ってハーフトー
ン基準アドレスロジック２３６５に入力される。ロジッ
ク２３６５はＦＯＮＴ ＩＤ値を高次ビットとして使用
し、あとに低次アドレスビットｐｉｘｅｌ＿ｘ、ｐｉｘ
ｅｌ＿ｙを付けて、ハーフトーン基準データＲＡＭ７１
７内にメモリーアドレスを構成する。アドレスはリード
線２３６７を通ってハーフトーン基準データＲＡＭ７１
７に供給されるが、その結果アドレス指定されメモリー
から読み出された１ビット値はリ、ード線２３６９を通
ってクリッピング・ロジック２３７０に加えられる。ク
リッピング・ロジック２３７０は、リード線２３３６上
に現れるｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙパラメータの
現在値にしたがって、現在の出力ブロックに対する出力
ピクセル（そのためのハーフトーンデータがリード線２
３６９上に出力されている）が出力タイル内にあるかど
うかを判断する。このピクセルが対応する出力タイル内
にある場合は、クリッピング・ロジック２３７０はリー
ド線２３６９上に現れるシングルビットの値をＦＩＦＯ
８５７内に記憶するために、出力データとして出力リー
ド線８５３上におくりだすだけである。一方このピクセ
ルが対応する出力タイルの外側にある場合は、クリッピ
ング・ロジックはゼロの値を出力データとしてリード線
８５３に送り出すだけである。適切なデータがリード線
８５３にに送り出されると、制御ロジック２３８０はリ
ード線２３８５を通して「有効出力データ」リード線８
１９にレベル変更を行い、その時出力リード線８５３に
現れているデータが有効であることを知らせる。このレ
ベル変更はよく知られた方法で、出力データがＦＩＦＯ
内に書き込まれるタイミングの制御に利用できる。図３
８は図３６および図３７に示したＴＰＰ内に含まれるタ
イルプロセッサー２３２０内にある複製された回路部分
２４１０のブロックダイヤグラムである。上で述べたよ
うに、この部分は６回（ピクセルパラメータのおのおの
について１回）複製される。
【０１０５】回路部分２４１０は加算器２４１２および
２４１６、マルチプレクサ２４３０およびピクセルレジ
スター２４５０を含む。回路を単純化するために、部分
２４１０は図３６および図３７に示したマルチプレクサ
２３２８および２３３０を図３８に示した共通のマルチ
プレクサ２４３０にまとめている。図３６および図３７
に示したレジスター２４０４、２４０６および２４０８
はレジスター群２３１０内にあるが、共通ピクセルパラ
メータに対するそれぞれ初期、低速および高速の増加座
標値を保持する。これらのレジスターは図３８に示した
ように、リード線２４０５、２４０７および２４０９を
通してマルチプレクサ２４０５のＡ入力および加算器２
４１２および２４１６に接続されている。リード線２４
５５上に現れるピクセルレジスター２４５０の出力はマ
ルチプレクサ２４３０のＤ入力に送り返され、そしてリ
ード線２４１７を通って加算器２４１２と２４１６のＢ
入力に加えられる。これらの加算器により生成されるキ
ャリーアウト（Ｃｏ）出力はリード線２４１５および２
４２１を通って制御ロジック２３４０に送られる（図３
６および図３７参照）。加算器２４１２と２４１６の出
力は図３８に示したようにマルチプレクサ２４３０のＢ
およびＣ入力に送られる。このマルチプレクサの出力
（Ｚ）はリード線２４３５を通ってピクセルレジスター
２４５０の入力に加えられる。
【０１０６】図３９に示した真理値表２５００はマルチ
プレクサ２４３０の動作状態を示すが、ＳｏおよびＳ１
はこのマルチプレクサに入力された選択信号である。
【０１０７】図４０に示した状態フローチャート２６０
０は、図３８に示した複製された回路部分２４１０内で
行われる逐次動作を詳しく示している。特にこの回路が
取る最初の状態、すなわちＳＴＡＴＥ１は待機状態であ
り、その間は何等能動的な動作は行われない。「処理開
始」パルスがリード線８１７上に現れるまでは、動作２
６１０と２６１５を通る連続ループおよびＮＯパス２６
２０で示されるように、回路はこの状態のままである
（図３６および図３７参照）。図４０に示すように、こ
のパルスに応答して回路部分２４１０の状態が判断動作
２６１５から出るＹＥＳ２６２５で示されるように、次
の状態つまりＳＴＡＴＥ２に変化する。ＳＴＡＴＥ２の
間、すべての初期値および増分値は適切なレジスターに
ロードされる。これが行われると、すなわち次のクロッ
クパルスで、次の状態ＳＴＡＴＥ３に入る。この状態の
間、加算器２４１６はマルチプレクサ２４３０およびピ
クセルレジスター２４５０（すべて図３８に示してあ
る）と共にレジスター２４５０に記憶されたピクセルパ
ラメータの値を、レジスター２４０８に記憶された高速
スキャン増分だけ増加してこのパラメータの順次増加す
る値の系列を生成する。順次加算して行くこのプロセス
はＳＴＡＴＥ３の時に、判断動作２６４０から出るＮＯ
パス２６４５で定義されるループを通して行われ、加算
器２４１６がそのキャリーアウト出力上にパルス（高速
キャリー）を出力するまで続けられる。これが行われる
と、このパルスはピクセルパラメータ値がその高速スキ
ャン方向で完全に増加されたことを示す。この増加が完
了すると、判断動作２６４０がＹＥＳパス２６５０を通
じて回路部分２４１０の状態を次の状態つまりＳＴＡＴ
Ｅ４に変更する。この状態の間、加算器２４１２はマル
チプレクサ２４３０およびピクセルレジスター２４５０
（すべて図３８に示してある）と共にレジスター２４５
０に記憶されたピクセルパラメータの値を、レジスター
２４０６に記憶された低速スキャン増分だけ増加する。
その後図４０に示した判断動作２６６０が、加算器２４
１２がキャリーアウト（低速キャリー）パルスを発生し
たかどうかにしたがって、ピクセルパラメータが低速ス
キャン方向で完全に増加されたかどうかを判断する。も
しもこのパラメータが完全に増加されていない場合、す
なわち他の処理すべき列が残っている場合は、判断動作
２６６０がＮＯパス２６６５を通って回路部分２４１０
の状態をＳＴＡＴＥ３に戻してこの列の処理を開始させ
る。一方もしも加算器２４１２がキャリーアウト（低速
キャリー）パルスを発生した場合は、判断動作２６６０
が回路部分２４１０の状態をＹＥＳパス２６７０を通っ
て動作２６７５に変更する。この動作は回路部分を完了
状態、すなわちＳＴＡＴＥ５にするものである。これは
一時的な状態に過ぎず、そのあとで制御ロジック２３４
０が（図３６および図３７参照）回路部分２４１０の状
態を動作２６１０を通ってＳＴＡＴＥ１に戻す。
【０１０８】図４１は図３６および図３７参照に示した
ピクセルプロセッサー２３５０内に含まれる制御ロジッ
ク２３５４のブロックダイヤグラムを示す。図に示した
ように、連続階調ロジック２３５４にはアドレスジェネ
レーター２７３０、比較器２７４０および２７５０、Ａ
ＮＤゲート２７６０およびマルチプレクサ２７７０が含
まれる。アドレスジェネレーター２７３０はｐｉｘｅｌ
＿ｕおよびｐｉｘｅｌ＿ｖレジスター２７１０、２７２
０（両方とも図３６および図３７参照に示すようにピク
セルレジスター群２３３３に含まれている）の出力に接
続されており、これらのレジスターの内容を使ってパラ
メータｐｉｘｅｌ＿ｕ＿ｆａｓｔ、Δｐｉｘｅｌ＿ｖの
値で定義される現在の連続階調サンプリング位置に対す
る適切なメモリーアドレスを生成する。このアドレスは
図４１に示したリード線２３５５を通ってタイリングＲ
ＡＭ７４２のアドレス入力に加えられる。ＲＡＭから読
み出された連続階調データの値は、リード線２３５７を
通ってマルチプレクサ２７７０のＡ入力に加えられる。
このマルチプレクサへのもう１つの入力Ｂは、リード線
２７６８を通って、白色に対するあらかじめ定義された
連続階調値に接続されている。現在のサンプルされたピ
クセル位置が連続階調画像内にあるかどうかによって、
マルチプレクサ２７７０はタイリングＲＡＭから読まれ
たサンプルされた連続階調値かまたはあらかじめ定義さ
れた白値を、サンプルされた連続階調データ２７８０と
して選択する。具体的には、レジスター２７１０および
２７２０内に含まれるパラメータｐｉｘｅｌ＿ｕ、ｐｉ
ｘｅｌ＿ｖの値はまた、比較器２７４０および２７５０
の対応する入力に加えられる。連続階調画像の幅（Ｗ）
と高さ（Ｈ）を表す値は、リード線２７１２と２７１４
を通って、これらの比較器の対応する入力の他の組に加
えられる。比較器２７４０と２７５０は、現在のピクセ
ルサンプリング位置のアドレスが垂直および水平に画像
の範囲内である場合に、それぞれの出力リード線２７４
５と２７５５上に高レベル信号を出す。このサンプリン
グ位置が画像の範囲内であることを保証するために、リ
ード線２７４５と２７５５上の出力レベルはＡＮＤゲー
ト２７６０により論理的に結合されて選択信号を作り、
この選択信号をリード線２７６５を通してマルチプレク
サ２７７０の選択（Ｓｏ）入力に加えている。したがっ
て、もしも現在の連続階調サンプリング位置が連続階調
画像の範囲内にあれば、マルチプレクサ２７７０は、タ
イリングＲＡＭ７４２から読み出された対応するサンプ
ルされた連続階調値を、サンプル連続階調データ出力リ
ード線２７７６上にサンプルされた連続階調データ２７
８０として送り出す；上記の範囲内になければ、マルチ
プレクサはあらかじめ定義された白の値をデータ２７８
０としてこれらの出力リード線に送り出す。
【０１０９】図４２に示した真理値表２８００はマルチ
プレクサ２７７０の動作を示す。
【０１１０】図４３は図３６および図３７に示したピク
セルプロセッサー２３５０内に含まれるクリッピング・
ロジック２３７０のブロックダイヤグラムを示す。具体
的には図４３に示したように、このロジックはＡＮＤゲ
ート２９３０で構成される。このＡＮＤゲートはｐｉｘ
ｅｌ＿ｋレジスター２９１０およびｐｉｘｅｌ＿ｌレジ
スター２９２０内に含まれるｐｉｘｅｌ＿ｋ、ｐｉｘｅ
ｌ＿ｌアドレスの両方の１６番目ビットに接続されてい
る。これらのレジスターはどちらもピクセルレジスター
群２３３３の中にある（図３６および図３７参照）。こ
れらのビットのＡＮＤ結合は図４３に示したリード線２
９３５上に現れるが、マルチプレクサ２９４０の選択
（Ｓｏ）入力に接続されている。ハーフトーン基準ＲＡ
Ｍ７１７から読み出されたシングルビット・ハーフトー
ン・セルデータはリード線２３６９を通ってマルチプレ
クサ２９４０のＡ入力に加えられる。このマルチプレク
サの他のＢ入力にはゼロの値が入力される。これらのマ
ルチプレクサの出力（Ｚ）は出力リード線８５３に接続
されてスクリーンされた出力データ２９５０を供給す
る。このようにして、もしもクリッピング・アドレスに
より現在のピクセルが対応する出力タイル内にあること
が示されれば、リード線２９３５に現れる信号は高レベ
ルとなり、リード線２３６９上に現れるハーフトーン・
セル出力データを出力データとして出力リード線８５３
に送るようにマルチプレクサ２９４０を動作させる。ピ
クセルがその範囲内になければ、マルチプレクサ２９４
０はゼロの値を出力データとして送る。
【０１１１】図４４に示した真理値表３０００はマルチ
プレクサ２９４０の動作を示す。
【０１１２】図４５は、図３６および図３７に示したピ
クセルプロセッサー２３５０に含まれるノイズアドレス
・ロジック２３５８のブロックダイヤグラムを示す。こ
のロジックは、図４５に示したｐｉｘｅｌ＿ｘレジスタ
ー３１１０に含まれるｐｉｘｅｌ＿ｘアドレスからの８
つのアドレスビット（ビット＜２３：１６＞）とｐｉｘ
ｅｌ＿ｙレジスター３１２０に含まれる８つの対応する
アドレスビット（ビット＜２３：１６＞）を結合するこ
とにより、２５６×２５６位置のノイズデータＲＡＭ７
１７へのメモリーアドレスを構成する。具体的には、レ
ジスター３１１０と３１２０はタイルプロセッサー２３
２０内のピクセルレジスター２３３３内にある（図３６
および図３７参照）。ｐｉｘｅｌ＿ｘ、ｐｉｘｅｌ＿ｙ
レジスター内に含まれる３２ビットアドレスは図４５に
示すように、それぞれのリード線３１１２および３１２
２を通ってＡＮＤゲート３１４０および３１４５の１つ
の入力に送られる。これらのＡＮＤゲートはノイズアド
レスロジック２３５８内に含まれる。Ｎｏｉｓｅ＿Ｂｉ
ｔ＿Ｍａｓｋ ３１１５はリード線３１１７を通ってこ
れらのＡＮＤゲートのおのおのの他の入力に加えられ
る。Ｎｏｉｓｅ＿Ｂｉｔ＿Ｍａｓｋの値をｐｉｘｅｌ＿
ｘおよびｐｉｘｅｌ＿ｙアドレスのおのおのと論理的に
結合することにより、リード線３１４２および３１４６
上に現るアドレスは、これらのアドレスのおのおのの８
ビット＜２３：１６＞となる。これらのビットは単につ
ながれて共に１６ビットアドレスを構成するだけであ
る。その結果得られる１６ビットアドレスはアドレスリ
ード線２３６１上に現れるが、ノイズデータＲＡＭ７１
７内にある４ビットメモリー位置から１つを選択する。
この位置から読み出される４ビットの値はＦＯＮＴ Ｉ
Ｄ３１３０であるが、これはリード線２３６２を通って
ハーフトーン基準アドレスロジック２３６５に加えられ
る（図３６および図３７参照）。
【０１１３】最後に、図４６は図３６および図３７に示
したピクセルプロセッサー２３５０に含まれるハーフト
ーン基準アドレスロジック２３６５のブロックダイヤグ
ラムを示す。このロジックはハーフトーン基準セルデー
タＲＡＭ７１７への２４ビットのメモリーアドレスを構
成し、図４６に示すようにＡＮＤゲート３２２５および
３２３０を含む。上に述べたように、ＦＯＮＴ ＩＤ値
は１６個のハーフトーン・スタック（フォント）から特
定の１つを選択する。サンプルされた連続階調データの
値はこのスタックを構成する２５６個のハーフトーン基
準平面の内から特定の１つを選択するが、ｐｉｘｅｌ＿
ｘおよびｐｉｘｅｌ＿ｙレジスターのおのおのの６ビッ
トがまとまって、６４×６４ビットの選択されたハーフ
トーン基準平面内の現在のサンプリング位置を選択す
る。
【０１１４】具体的には、２４ビットメモリーアドレス
の構成要素は、リード線２３６２上に現れる４ビットの
ＦＯＮＴ ＩＤアドレスと、その後に続くリード線２３
６６上の８ビットのサンプルされた連続階調値２７８
０、およびその後に続く６個のあらかじめ定義された低
次の対応する整数アドレスビット＜１５：１０＞（ｐｉ
ｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙレジスター３１１０お
よび３１２０のおのおのに含まれる）である。これらの
低次のアドレスビットは、ＡＮＤゲート３２２５および
３２３０により、レジスター３１１０および３１２０に
保持されるｐｉｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙアドレ
スの完全な現在値と、Ｆｏｎｔ＿Ｂｉｔ＿Ｍａｓｋ３１
２５の値を論理的に結合することにより構成される。こ
れに関連して、ｐｉｘｅｌ＿ｘおよびｐｉｘｅｌ＿ｙレ
ジスター３１１０および３１２０の内容がそれぞれリー
ド線３２１０および３２２０を通って、ＡＮＤゲート３
２２５および３２３０の１つの入力に加える。Ｆｏｎｔ
＿Ｂｉｔ＿Ｍａｓｋ３１２５の値はリード線３１２８を
通ってこれらのゲートのおのおのの他の入力に加えられ
る。Ｆｏｎｔ＿Ｂｉｔ＿Ｍａｓｋの値をｐｉｘｅｌ＿ｘ
およびｐｉｘｅｌ＿ｙアドレスのそれぞれと論理的に結
合することにより、リード線３２２８および３２３３上
に現れるアドレスはこれらのアドレスのおのおのの６ビ
ット＜１５：１０）となる。これらはアドレスリード線
２３６７を通ってハーフトーン基準データＲＡＭ７１７
に、２４ビットメモリーアドレスの１部として入力され
る。ＲＡＭ内のアドレス指定された位置に記憶されたデ
ータはシングルビット・ハーフトーンセルデータ２３６
９として供給され、これは以下に述べるように、リード
線２３６９を通って入力データとしてクリッピング・ロ
ジック２３７０（図３６、図３７および４３参照）に送
られる。
【０１１５】これまでの説明により、この技術分野に詳
しいものであれば、本発明の２チップアーキテクチャー
は複数のタイルおよびピクセルプロセッサー（ＴＰＰ）
７４０を共通の制御マイクロコンピュータと共に使用す
ることにより実現される並列処理の使用によって、処理
スループットを向上するように容易に拡張できることが
理解できるであろう。組み込まれるＴＰＰの数を増やす
ことにより、並列処理の程度が向上し、それは画像の回
転、拡大・縮小およびハーフトーン化のスループットを
大幅に向上する。
【０１１６】具体的には、１個だけのＴＰＰをマイクロ
コンピュータ７１３に接続するのでなく、図１４に示す
ように、数個のＴＰＰを例えばバスを介してマイクロコ
ンピュータに接続し、マイクロコンピュータで制御する
ようにできる。画像パラメータはすべてのＴＰＰについ
て同じであるとしても、各ＴＰＰにマイクロコンピュー
タで適切な命令を与えて画像の特定の重なり合わない部
分（水平の帯部分など）を別々の開始点で処理させるこ
とが出来る。各ＴＰＰが初期化されると、マイクロコン
ピュータはそのＴＰＰに画像部分を独立に処理するよう
に命令する。１つのＴＰＰがその処理を実行している
間、マイクロコンピュータはその次のＴＰＰを初期化
し、その後それに処理を開始するように命令し、以下同
様に他のＴＰＰについて繰り返す。このようにして、す
べてのＴＰＰがそれらの対応する画像部分をわずかづつ
時間をずらして、しかし本質的に並列的な仕方で処理す
ることができる。各ＴＰＰはそれ自身のタイリングＲＡ
Ｍを持ち、このＲＡＭにはそのＴＰＰが使用する特定の
画像帯部分（または他の画像部分）をマイクロコンピュ
ータがロードする。更に、各ＴＰＰはその出力を例えば
ＦＩＦＯのような別々のバッファに書き込むように設定
することができる。そのバッファの内容は次に共通の出
力バッファ内に、適切な時間にブロック転送される。各
ＴＰＰがその画像部分を処理している間、マイクロコン
ピュータは出力画像の対応する部分の位置を計算し、出
力画像内にはそのＴＰＰにより現在供給されている出力
データが書き込まれる。ＴＰＰがその処理を終えると、
マイクロコンピュータはその出力データのその画像部分
へのブロック転送を開始する。それに加えて、ＴＰＰは
単なる帯ではなく別々のタイルを処理するように設定す
ることができる。更に各ＴＰＰは共通のタイリングＲＡ
Ｍに対して動作することができ、一方ＴＰＰは時間をず
らすと同時に出力インターリーブ方式で連続する連続階
調値を処理し、データを出力画像内の対応する出力位置
に書き込む。例えば、４個のＴＰＰが使用されるなら
ば、各ＴＰＰは４番目の出力位置ごとに書き込む：最初
のＴＰＰが１番目、５番目、９番目・・などの出力位置
の出力データを書き込み、２番目のＴＰＰは２番目、６
番目、１０番目・・などの出力位置の出力データを書き
込み、のように出力画像を通じて他のＴＰＰについても
行う。出力データが最初のＴＰＰによって書き込まれる
と、次に２番目、３番目および４番目のＴＰＰが順繰り
似続いて行う。したがって、共通の制御マイクロコンピ
ュータを通じての制御によりＴＰＰを複製することによ
り、１つだけのＴＰＰを使用する場合に比べて処理スル
ープットは大幅に向上することができる。
【０１１７】更に、ハーフトーン基準データを複数平面
のシングルビット・ハーフトーン・データの複数スタッ
クによって説明してきたが、各スタックの代わりに、シ
ングルビットハーフトーン・ドットの値でなく８ビット
しきい値の単一のマトリックスを使うことができる。こ
の場合、ハーフトーン基準アドレスロジック２３６５
（図３６、図３７および４６参照）は、サンプルされた
連続階調のそれぞれの値をしきい値マトリックス内の対
応するサンプルされたしきい値と比較する比較器を持つ
ように容易に修正することができる。その比較の結果の
１ビット情報、すなわち連続階調値がその対応するしき
い値以上であれば高レベルビット、そうでなければ０ビ
ット、がシングルビット・ハーフトーンデータを構成す
る。ノイズデータは上に述べたと同様の仕方で、特定の
しきいマトリックスを１６個のうちから１つ、疑似ラン
ダム的に選択するために使用できる。ｐｉｘｅｌ＿ｘお
よびｐｉｘｅｌ＿ｙパラメータの現在値は読み出すべき
しきいマトリックスの位置を定義する。
【０１１８】更に、本発明のスクリーナーは、連続階調
サンプリング周波数が粗過ぎると思われるときには、連
続階調内挿を利用することができる。この場合、例えば
ブロック２１３５（図３３および３４参照）の中でパラ
メータｐｉｘｅｌ＿ｕおよびｐｉｘｅｌ＿ｖが、これら
のパラメータの小数部分の値に基づいて、まとめて内挿
される連続している連続階調値を選択し、中間連続階調
値を生成する。この中間連続階調値は出力データとして
送られるか、またはハーフトーン化が使用される場合は
ハーフトーン化プロセスに入力されてハーフトーン出力
データを生成する。
【０１１９】更に、本発明を２レベル（２値）出力を作
り出す印字エンジンと共に使用されるものとして述べて
きたが、複数ビット出力を作り出す印字エンジンも使用
することができる。その場合、わずかに異なるドットフ
ォントを提供する複数のスクリーナーが、同じ入力連続
階調値を使って並列に動作させられる。１ドットフォン
トは通常よりもわずかに大きなハーフトーン・ドットを
生成する；他のドットフォントは通常よりもわずかに小
さなハーフトーン・ドットを生成する。各スクリーナー
は他とは独立に動作する。もしも両方のスクリーナーが
同じ信号を発生するならば、印字エンジンは書き込みス
ポットを発生するかまたは正常の動作かっら外れてしま
う。しかし、もしも両方のスクリーナーが異なる出力信
号を発生するならば、印字エンジンは完全な黒と白の間
の事前に決められたレベルの中間密度を持つ書き込みス
ポットを発生する。その結果、３状態印字エンジンは縁
が滑らかになった、すなわちジャギーが抑えられたハー
フトーン・ドットを印字する。これらのドットは滑らか
にしないドットに比べて高周波成分がかなり減らされる
ので、いわゆる自己モアレパターンは十分に抑えること
ができる。自己モアレパターンは、上記の方法を用いな
い場合、理想的なハーフトーン・ドットパターンの空間
的な分布と印字エンジンが使用する印字パターンの間の
ビートにより発生するものである。ドットを更に滑らか
にし、自己モアレパターン抑制効果を高めるために、レ
ベルの数を増やした印字エンジンを使用することもでき
る。具合いの悪いことに、多レベル印字エンジンを複数
の２レベルスクリーナーと共に使用することは、システ
ムを複雑にし、コストを上昇させる。そのため、本方式
を実現する上で、許容可能な自己モアレの量と、結果と
して実現される画像処理システムのコストと複雑さの間
で設計上の妥協点を見いだすことになるであろう。
【０１２０】本発明の様々な実施例を示し、詳しく説明
したが、本発明の知見を利用したその他の多くの実施例
を、本技術分野に精通した者であれば容易に作ることが
出来るであろう。
【０１２１】工業的な応用と利点 本発明はディジタル画像処理システムにおいて、また特
にページ記述言語を組み込む処理システムの１部とし
て、有用である。本発明は画像の回転、拡大・縮小およ
びディジタルハーフトーン・スクリーニングを、きわめ
て正確、安価、高速および高いフレキシビリティをもっ
て実行することを有利に可能にする。したがって本発明
は印字出力装置（比較的低コストレーザープリンターを
含むがそれに限定されるものではない）に高度な画像処
理能力を与えるために、容易に応用することができるで
あろう。
【図面の簡単な説明】
【図１】本発明に基づく画像の回転、拡大・縮小および
ハーフトーン化機能を提供するページ記述言語を実現す
るためのシステム５の、非常に高レベルの単純化された
ブロックダイヤグラムを示す。
【図２】図３〜図６に対する描画シートの正しい配列を
示す。
【図３】図１内のシステム５における画像の回転、拡大
・縮小およびハーフトーン化機能を実現するために、発
明に関わるプロセスを共同して構成する種々のタイル方
式の操作を図形的に示す。
【図４】図１内のシステム５における画像の回転、拡大
・縮小およびハーフトーン化機能を実現するために、発
明に関わるプロセスを共同して構成する種々のタイル方
式の操作を図形的に示す。
【図５】図１内のシステム５における画像の回転、拡大
・縮小およびハーフトーン化機能を実現するために、発
明に関わるプロセスを共同して構成する種々のタイル方
式の操作を図形的に示す。
【図６】図１内のシステム５における画像の回転、拡大
・縮小およびハーフトーン化機能を実現するために、発
明に関わるプロセスを共同して構成する種々のタイル方
式の操作を図形的に示す。
【図７】空間的に対応する連続階調ボックスおよび出力
ブロックに対する連続階調サンプリングおよび出力デー
タ書き込みを図形的に示す。
【図８】単一の連続階調ボックスを詳細に示す。
【図９】出力ブロックを詳細に、また図８の連続階調ボ
ックスに対応させて示す。
【図１０】出力ブロック内にある出力サンプリング位
置、対応するハーフトーン基準セル内にあるハーフトー
ンサンプリング位置、および対応する１つのタイル内に
ある連続階調サンプリング位置の間の線形の空間的対応
を図形的に示す。最後の２つは出力サンプリング位置に
よって指定される。
【図１１】図１２および図１３に対する描画シートの正
しい配列を示す。
【図１２】本発明の技術を利用した画像処理システム７
００の高レベルのブロックダイヤグラムを示す。
【図１３】本発明の技術を利用した画像処理システム７
００の高レベルのブロックダイヤグラムを示す。
【図１４】図１２および図１３に示したシステム７００
で使用された本発明の技術の２−チップによる実施例
（マイクロコンピュータ７１３およびＴＰＰプロセッサ
ー７４０）のブロックダイヤグラムを示す。
【図１５】図１６および図１７の描画シートの正しい配
列を示す。
【図１６】図１４に示されたＴＴＨ回路８００に示され
たマイクロコンピュータ７１３内で実行されるメインル
ープ９００のフローチャートを示す。
【図１７】図１４に示されたＴＴＨ回路８００に示され
たマイクロコンピュータ７１３内で実行されるメインル
ープ９００のフローチャートを示す。
【図１８】図１６および図１７に示されたメインループ
９００内で行われるステップ９２５−９４５で構成され
るタイル処理ルーチン１０００のフローチャートを示
す。
【図１９】図１８に示されたタイル処理ルーチン１００
０内で実行されるブロックおよびタイルサイズ設定ステ
ップ１０１０のフローチャートを示す。
【図２０】図１８に示されたタイル処理ルーチン１００
０内で実行されるタイル数計算ステップ１０２０のフロ
ーチャートを示す。
【図２１】図１８に示されたタイル処理ルーチン１００
０内で実行される設定ピクセル座標変更ステップ１０３
０のフローチャートを示す。
【図２２】図１８に示されたタイル処理ルーチン１００
０内で実行される設定タイル座標変更ステップ１０４０
のフローチャートを示す。
【図２３】ある出力ブロックの辺とそれに対応するタイ
ルのコーナー間の、そのブロック内でのタイルの回転に
より生じたオフセット位置を図形的に示す。
【図２４】図２５および図２６の描画シートの正しい配
列を示す。
【図２５】図１８に示されたタイル処理ルーチン１００
０内で実行されるブロック位置オフセット計算ステップ
１０５０のフローチャートを示す。
【図２６】図１８に示されたタイル処理ルーチン１００
０内で実行されるブロック位置オフセット計算ステップ
１０５０のフローチャートを示す。
【図２７】図１８に示されたタイル処理ルーチン１００
０内で実行されるタイル処理ステップ１０６０の高レベ
ルのフローチャートを示す。
【図２８】図２９および図３０の描画シートの正しい配
列を示す。
【図２９】図２７に示されたタイル処理ステップ１０６
０の詳細なフローチャートを示す。
【図３０】図２７に示されたタイル処理ステップ１０６
０の詳細なフローチャートを示す。
【図３１】図２９および図３０に示されたタイル処理ス
テップ１０６０の一部として実行される処理タイルルー
チン１７７０の高レベルのフローチャートを示す。
【図３２】図３１に示された処理タイルルーチン１７７
０の詳細なフローチャートを示す。
【図３３】図３２に示された処理タイルステップ１９７
０の一部として実行される処理ピクセルルーチン１９７
０の高レベルのフローチャートを示す。
【図３４】図３３に示された処理ピクセルルーチン１９
７０の詳細なフローチャートを示す。
【図３５】図３６および図３７の描画シートの正しい配
列を示す。
【図３６】図１１および１４に示したタイルおよびピク
セルプロセッサー（ＴＰＰ）７４０の実施例の高レベル
のブロックダイヤグラムを示す。
【図３７】図１１および１４に示したタイルおよびピク
セルプロセッサー（ＴＰＰ）７４０の実施例の高レベル
のブロックダイヤグラムを示す。
【図３８】図３６および図３７に示したＴＰＰ内に含ま
れるタイルプロセッサー２３２０内にある複製回路部分
２４１０のブロックダイヤグラムを示す。
【図３９】図３８に示したタイルプロセッサーの複製回
路部分２４１０の中に含まれるマルチプレクサ２４３０
の真理値表２５００を示す。
【図４０】図３８に示したタイルプロセッサーの複製回
路部分２４１０の中で行われる逐次操作を示す状態フロ
ーチャート２６００を示す。
【図４１】図３６および図３７に示したピクセルプロセ
ッサー２３５０に含まれる連続階調ロジック２３５４の
ブロックダイヤグラムを示す。
【図４２】図４１に示した連続階調ロジック２３５４に
含まれるマルチプレクサ２７７０の真理値表２８００を
示す。
【図４３】図３６および図３７に示したピクセルプロセ
ッサー２３５０に含まれるクリッピング・ロジック２３
７０のブロックダイヤグラムを示す。
【図４４】図４３に示したクリッピング・ロジック２３
７０に含まれるマルチプレクサ２９４０の真理値表３０
００を示す。
【図４５】図３６および図３７に示したピクセルプロセ
ッサー２３５０に含まれるノイズアドレス・ロジック２
３５８のブロックダイヤグラムを示す。
【図４６】図３６および図３７に示したピクセルプロセ
ッサー２３５０に含まれるハーフトーン基準アドレス・
ロジック２３６５のブロックダイヤグラムを示す。分か
りやすくするために、異なる図に共通する同一の部品を
示す番号は出来る限り同じ参照番号を使用した。
【符号の説明】
１ ページ記述言語命令テキストデータ ２ 入力連続階調画像 ４ ページ記述言語（ＰＯＬ）処理回路 ５ 出力バッファ ６ プロセッサー ７ 出力画像（１ビットビット／画素） ８ ラスタ式書き込みスポット ９ デジタルマーキングエンジン １０ 出力画像 １１ 印字出力ページ
フロントページの続き (72)発明者 アンソニー ジェームス レオン三世 アメリカ合衆国 ニューヨーク州 14534 ピッツフォード イーストパークロード 34

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 入力連続階調画像から回転、拡大・縮小
    およびハーフトーン化された出力画像を生成する方法で
    あって、 （Ａ）ピクセル・サンプリング増分を定義するステップ
    であって、ピクセル・サンプリング増分は、出力画像の
    １つのブロック内での２つの隣接するピクセル位置の間
    の移動に対応して、連続階調画像内での連続階調タイル
    の中の連続するサンプリング位置の間の増加移動を指定
    するステップと、 （Ｂ）前記ピクセル・サンプリング増分の対応するもの
    への応答のステップであって、（ｉ）ブロックを通して
    の増加移動を表すアドレスを生成して出力ピクセル位置
    の系列を作るステップと、（ｉｉ）前記連続階調画像を
    通してサンプリングして、アドレス指定された各出力ピ
    クセル位置に結び付いたサンプルされた連続階調値を生
    成し、複数のサンプルされた連続階調値を生成するステ
    ップと、（ｉｉｉ）前記のサンプルされた連続階調値の
    おのおのとあらかじめ定義されたパターンに対する応答
    として、前記系列内での各アドレス指定された出力ピク
    セル位置に対する対応するハーフトーン出力値を発生
    し、複数のハーフトーン出力値を生成するステップとを
    含むステップと、 （Ｃ）前記各ハーフトーン出力値が連続階調タイル内に
    あるピクセル位置に結びついている場合、ブロック内の
    対応してアドレス指定された出力ピクセル位置における
    ハーフトーン出力値のおのおのを書き込むステップとを
    含むことを特徴とする画像の回転、拡大・縮小およびデ
    ィジタルハーフトーン・スクリーニングをまとめて行う
    ためのタイル方式の処理方法。
  2. 【請求項２】 請求項１の方法において、前記画素サン
    プリング増分定義ステップはタイル増分を決定するステ
    ップを含み、前記タイル増分は前記連続階調画像内の連
    続する連続階調タイルの対応する位置の間の増加移動を
    指定し、前記出力画像は前記連続階調タイルの異なる１
    つにおのおの空間的に対応しかつそれに対する出力デー
    タを記憶するブロックの配列で構成され、かつ、 （Ａ１）出力データへ印字すべき出力画像内の現在のブ
    ロックおよび処理すべき前記現在のブロックに対応する
    連続階調画像内の現在のタイルの開始位置を設定するス
    テップと、 （Ｄ）出力画像が、連続階調画像内のすべてのタイルを
    処理して得られる出力データで完全に構成されるまで、
    前記タイル増分に応答して、出力画像内の連続する各出
    力ブロックに対して現在ブロックとして、また前記連続
    階調画像内の連続する各タイルに対して現在タイルとし
    てステップ（Ａ１）、（Ｂ）および（Ｃ）を繰り返すス
    テップとを含むことを特徴とする画像の回転、拡大・縮
    小およびディジタルハーフトーン・スクリーニングをま
    とめて行うためのタイル方式の処理方法。
  3. 【請求項３】 入力連続階調画像から回転、拡大・縮小
    及びハーフトーン化された出力画像を生成する方法であ
    って、 （Ａ）ピクセルサンプリング増分を定義するステップで
    あって、ピクセルサンプリング増分は、出力画像の一つ
    のブロック内における隣接する二つのピクセル位置の間
    の移動を特定すると共に、連続階調画像内での連続階調
    タイル中の連続するサンプリング位置間の増加移動を特
    定するステップと、 （Ｂ）前記ピクセルサンプリング増分の対応するものへ
    応答するステップであって、（ｉ）出力ピクセル位置の
    系列を生成するために、現在のブロックを通る増分の移
    動量を表すアドレスを生成するステップと、（ｉｉ）複
    数のサンプリングされた連続階調値を生成するために、
    前記連続階調画像を通じてサンプリングを行い、アドレ
    ス指定された各出力ピクセル位置に結びついたサンプル
    された連続階調値を生成するステップと、（ｉｉｉ）前
    記サンプリングされた連続階調値のそれぞれとあらかじ
    め定義されたパターンに応じて、前記系列内でのアドレ
    スされた出力ピクセル位置についての対応するハーフト
    ーン出力値を生成するステップと、 （Ｃ）前記各ハーフトーン出力値が連続階調タイル内に
    あるピクセル位置に結び付いている場合において、現ブ
    ロック内の対応するアドレスされた出力ピクセル位置に
    おけるそれぞれのハーフトーンアウトプット値を書き込
    む手段ステップと、 （Ｄ）出力画像が連続階調画像内の全てのタイルを処理
    して得られる出力データで完全に構成されるまで、前記
    タイル増分に応答して、出力画像内の連続する各出力ブ
    ロックに対して現ブロックとして、また前記連続階調画
    像内の連続する各タイルに対して現タイルとして、ステ
    ップ（Ａ），（Ｂ）及び（Ｃ）を繰り返すステップと、 を含み、 前記（Ａ）のピクセルサンプリング増分を定義するステ
    ップは、（ｉ）タイル増分を定義するステップであっ
    て、前記タイル増分は前記連続階調画像における連続す
    る連続階調タイルの対応する位置と複数のブロックのア
    レイを構成する出力画像の間の移動増分を特定し、また
    上記ブロックは空間的に対応し、前記連続階調タイルの
    内の一つの出力値を記憶するステップと、（ｉｉ）出力
    データとともに書き込まれる出力画像中の現ブロックの
    開始位置を設定すると共に、処理される現ブロックに対
    応する連続階調画像中の現タイルの開始位置を設定する
    ステップと、（ｉｉｉ）連続階調画像の回転角度及び拡
    大・縮小関数に応じて、連続階調タイルのサイズを決定
    するステップであり、一つ一つの連続階調タイルは前記
    連続階調イメージの一部を含み、前記連続階調タイルの
    互いにオーバーラップすることのないものからなるアレ
    イに分解する工程と、（ｉｖ）拡大縮小関数及び回転角
    度に応じて、連続階調タイルのサイズを決定するステッ
    プと、 を含むと共に、 前記定義ステップは、拡大縮小関数、回転角度及びスク
    リーン角度に応じてピクセルサンプリング増分及びタイ
    ル増分を決定するステップであり、 これらステップによって処理を行うことを特徴とする画
    像の回転、拡大・縮小およびディジタルハーフトーン・
    スクリーニングをまとめて行うためのタイル方式の処理
    方法。
  4. 【請求項４】 請求項３の方法において、前記現在の連
    続階調タイルは現在の出力ブロックに関して前記回転角
    だけ回転され、前記ブロックの隣接もの同士が前記出力
    画像内で互いに、前記回転角に依存する重なり程度に重
    なり合うことを特徴とする画像の回転、拡大・縮小およ
    びディジタルハーフトーン・スクリーニングをまとめて
    行うためのタイル方式の処理方法。
  5. 【請求項５】 請求項４の方法において、前記定義ステ
    ップは前記出力ブロックの内の１つの縁の位置と前記連
    続階調タイル中の対応する１つの対応する隅との間のオ
    フセットを計算するステップからなり、前記開始位置設
    定ステップは現在タイルの開始位置をオフセット値で修
    正するステップからなる画像の回転、拡大・縮小および
    ディジタルハーフトーン・スクリーニングをまとめて行
    うためのタイル方式の処理方法。
  6. 【請求項６】 請求項５の方法において、前記アドレス
    発生および連続階調値サンプリングおよびハーフトーン
    出力値生成ステップは高速スキャン方向に沿って動作し
    て、現在のブロックに対する前記ハーフトーン出力値の
    前記系列を生成し、かつ低速スキャン方向に沿って動作
    して、現在のブロックに対するハーフトーン出力値の連
    続する列を生成する画像の回転、拡大・縮小およびディ
    ジタルハーフトーン・スクリーニングをまとめて行うた
    めのタイル方式の処理方法。
  7. 【請求項７】 請求項５の方法において、前記ピクセル
    サンプリング増分およびタイル増分もまたパターン中の
    連続する位置の間の増加移動を指定する、また前記ハー
    フトーン出力値生成ステップは、前記ピクセルサンプリ
    ング増分の内の対応する１つに応答し、かつ前記サンプ
    ルされた連続階調値のおのおのに応答して、パターンを
    通してサンプリングし、対応するハーフトーン出力値を
    生成するステップからなる画像の回転、拡大・縮小およ
    びディジタルハーフトーン・スクリーニングをまとめて
    行うためのタイル方式の処理方法。
  8. 【請求項８】 請求項５の方法において、前記ハーフト
    ーン出力値生成ステップは、前記サンプルされた連続階
    調値中の１つに応答して、１つのハーフトーン基準スタ
    ックを構成する複数の事前に定義されたハーフトーン基
    準平面の対応する１つを選択するステップで、前記平面
    のおのおのは１つのハーフトーン・ドットの異なる表現
    を記憶するものであり、前記ピクセルサンプリング増分
    の適切なものにより定義されるピクセル位置で選択され
    た前記ハーフトーン基準平面をサンプルして、ハーフト
    ーン出力値を生成する画像の回転、拡大・縮小およびデ
    ィジタルハーフトーン・スクリーニングをまとめて行う
    ためのタイル方式の処理方法。
  9. 【請求項９】 請求項８の方法において、前記ハーフト
    ーン・パターンのサンプリング・ステップは、 前記ピクセル・サンプリング増分の適切なものに応答し
    て、ピクセル位置で事前に定義されたしきい値マトリッ
    クスをサンプルしてサンプルされたしきい値を生成する
    ステップで、前記しきい値マトリックスはしきい値の事
    前に定義された配列を含むものであり、 前記サンプルされたしきい値を前記サンプルされた連続
    階調値の対応する１つと比較し、それに応答して対応す
    るハーフトーン出力値を生成するステップを含むことを
    特徴とする画像の回転、拡大・縮小およびディジタルハ
    ーフトーン・スクリーニングをまとめて行うためのタイ
    ル方式の処理方法。
  10. 【請求項１０】 請求項８の方法において、前記アドレ
    ス発生、連続階調値サンプリングおよびハーフトーン出
    力値生成ステップは協調して行われてアドレス指定され
    た出力ピクセル位置、対応するサンプルされた連続階調
    値および対応するハーフトーン出力値を発生する画像の
    回転、拡大・縮小およびディジタルハーフトーン・スク
    リーニングをまとめて行うためのタイル方式の処理方
    法。
  11. 【請求項１１】 請求項６の方法において、前記連続階
    調サンプリングおよび前記ハーフトーン出力値生成ステ
    ップは互いに独立に、かつそれぞれ第１および第２のサ
    ンプリング方向で行われる画像の回転、拡大・縮小およ
    びディジタルハーフトーン・スクリーニングをまとめて
    行うためのタイル方式の処理方法。
  12. 【請求項１２】 請求項６の方法において、前記書き込
    みステップは、 前記各ハーフトーン出力値が現在の連続階調タイル内に
    あるピクセル位置に結び付いている場合に、ハーフトー
    ン出力値のおのおのをバッファに記憶するステップと、 現在のタイルが処理された後で、記憶されたハーフトー
    ン出力値を前記バッファから前記出力画像内の前記現在
    のブロックの位置によって定義されたページバッファ内
    の１つのブロックに転送するステップと、を含むことを
    特徴とする画像の回転、拡大・縮小およびディジタルハ
    ーフトーン・スクリーニングをまとめて行うためのタイ
    ル方式の処理方法。
  13. 【請求項１３】 請求項６の方法において、前記書き込
    みステップは更に、 連続階調画像に結び付いたピクセル・サンプリング・ア
    ドレスの増加と共に第１および第２のクリッピング変数
    を増加し、第１および第２のクリッピング変数のおのお
    のは、そこにおける単位の距離が現在の連続階調タイル
    の１つの縁に沿った対応する距離に等しく、また前記変
    数のおのおのの整数値が現在のタイル内の１および現在
    タイル外のゼロまたは２に等しく、 現在の連続階調タイル内にある対応するピクセル位置に
    対して、両方のクリッピング変数の整数値が１に等しい
    場合に、出力バッファ内の対応するアドレス指定された
    出力ピクセル位置における前記各ハーフトーン出力値を
    記憶し、 前記クリッピング変数のうちの１つの整数値が１に等し
    くなく、ゼロの値が現在の連続階調タイルの外側にある
    ピクセル位置に結び付いた現在のブロック内のアドレス
    指定された出力ピクセル位置のおのおのに記憶されてい
    る場合に、対応するアドレス指定された出力ピクセル位
    置にゼロを記憶することを特徴とする画像の回転、拡大
    ・縮小およびディジタルハーフトーン・スクリーニング
    をまとめて行うためのタイル方式の処理方法。
  14. 【請求項１４】 入力された連続階調画像から回転、拡
    大・縮小およびハーフトーン化された出力画像を作る装
    置であって、 ピクセルサンプリング増分を定義する手段で、前記ピク
    セルサンプリング増分は前記出力画像の１つのブロック
    内の２つの隣接するピクセル位置の間の移動に対応する
    前記連続階調画像内の連続階調タイルにおける連続する
    サンプリング位置の間の増加移動を指定手段と、 前記ピクセル・サンプリング増分の対応するものに応じ
    て、 （ｉ）ブロックを通っての増加移動を表すアドレスを生
    成し、出力ピクセル位置の系列を生成する手段と、 （ｉｉ）前記連続階調画像を通ってサンプルして、各ア
    ドレス指定された出力ピクセル位置に結び付いたサンプ
    ルされた連続階調値を生成し、複数のサンプルされた連
    続階調値発生する手段と、 （ｉｉｉ）前記サンプルされた連続階調値のおのおのと
    事前に定義されたパターンに応じて、前記系列内のアド
    レス指定された出力ピクセル位置のおのおのに対する対
    応するハーフトーン出力値を生成し、複数のハーフトー
    ン出力値を作る手段と、 前記各ハーフトーン出力値が連続階調タイル内にあるピ
    クセル位置に結び付いている場合に、ブロック内の対応
    するアドレス指定された出力ピクセル位置におけるハー
    フトーン出力値のおのおのを書き込む手段と、を含むこ
    とを特徴とする画像の回転、拡大・縮小およびディジタ
    ルハーフトーン・スクリーニングをまとめて行うための
    タイル方式の処理方法。
  15. 【請求項１５】 請求項１４の装置において、前記定義
    手段はタイル増分を決定する手段からなり、前記タイル
    増分は前記連続階調画像内の連続する連続階調タイルの
    対応する位置と前記出力画像の間の増加移動を指定し、
    前記装置は更に、出力データで印字すべき出力画像内の
    現在のブロックの開始位置と、処理すべき前記現在のブ
    ロックに対応する連続階調画像内の現在のタイルの開始
    位置を設定する手段とを特徴とする画像の回転、拡大・
    縮小およびディジタルハーフトーン・スクリーニングを
    まとめて行うためのタイル方式の処理方法。
  16. 【請求項１６】 入力連続階調画像から回転、拡大・縮
    小及びハーフトーン化された出力画像を生成する装置で
    あって、 （Ａ）ピクセルサンプリング増分を定義する手段であっ
    て、ピクセルサンプリング増分は、出力画像の一つのブ
    ロック内における隣接する二つのピクセル位置の間の移
    動を特定すると共に、連続階調画像内での連続階調タイ
    ル中の連続するサンプリング位置間の増加移動を特定す
    る手段と、 （Ｂ）前記ピクセルサンプリング増分の対応するものへ
    応答する手段であって、（ｉ）出力ピクセル位置の系列
    を生成するために、現在のブロックを通る増分の移動量
    を表すアドレスを生成する手段と、（ｉｉ）複数のサン
    プリングされた連続階調値を生成するために、前記連続
    階調画像を通じてサンプリングを行い、アドレス指定さ
    れた各出力ピクセル位置に結びついたサンプルされた連
    続階調値を生成する手段と、（ｉｉｉ）前記サンプリン
    グされた連続階調値のそれぞれとあらかじめ定義された
    パターンに応じて、前記系列内でのアドレスされた出力
    ピクセル位置についての対応するハーフトーン出力値を
    生成する手段と、 （Ｃ）前記各ハーフトーン出力値が連続階調タイル内に
    あるピクセル位置に結び付いいる場合において、現ブロ
    ック内の対応するアドレスされた出力ピクセル位置にお
    けるそれぞれのハーフトーンアウトプット値を書き込む
    手段手段と、 を含み、 前記（Ａ）のピクセルサンプリング増分を定義する手段
    は、 （ｉ）タイル増分を定義する手段であって、前記タイル
    増分は前記連続階調画像における連続する連続階調タイ
    ルの対応する位置と複数のブロックのアレイを構成する
    出力画像の間の移動増分を特定し、また上記ブロックは
    空間的に対応し、前記連続階調タイルの内の一つの出力
    値を記憶する手段と、 （ｉｉ）出力データとともに書き込まれる出力画像中の
    現ブロックの開始位置を設定すると共に、処理される現
    ブロックに対応する連続階調画像中の現タイルの開始位
    置を設定する手段と、 （ｉｉｉ）連続階調画像の回転角度及び拡大・縮小関数
    に応じて、連続階調タイルのサイズを決定する手段であ
    り、一つ一つの連続階調タイルは前記連続階調イメージ
    の一部を含み、前記連続階調タイルの互いにオーバーラ
    ップすることのないものからなるアレイに分解する工程
    と、 （ｉｖ）拡大縮小関数及び回転角度に応じて、連続階調
    タイルのサイズを決定する手段と、 を含むと共に、 前記定義手段は、拡大縮小関数、回転角度及びスクリー
    ン角度に応じてピクセルサンプリング増分及びタイル増
    分を決定する手段であり、 これら手段によって処理を行うことを特徴とする画像の
    回転、拡大・縮小およびディジタルハーフトーン・スク
    リーニングをまとめて行うためのタイル方式の処理装
    置。
  17. 【請求項１７】 請求項１７の装置において、前記現在
    の連続階調タイルは現在の出力ブロックに関して前記の
    回転角だけ回転され、前記ブロックの隣接するものが前
    記出力画像内で、重なり合いが前記回転角に依存する程
    度に、互いに重なり合う画像の回転、拡大・縮小および
    ディジタルハーフトーン・スクリーニングをまとめて行
    うためのタイル方式の処理方法。
  18. 【請求項１８】 請求項１７の装置において、前記定義
    手段は前記出力ブロックの１つの縁と前記連続階調タイ
    ルの対応する１つの対応する隅の位置の間のオフセット
    を計算する手段からなり、前記開始位置設定手段は現在
    のタイルの開始位置をオフセット値で修正する手段から
    なる画像の回転、拡大・縮小およびディジタルハーフト
    ーン・スクリーニングをまとめて行うためのタイル方式
    の処理方法。
  19. 【請求項１９】 請求項１８の装置において、前記アド
    レス発生および連続階調値サンプリング手段およびハー
    フトーン出力値生成手段は高速スキャン方向に沿って動
    作して、現在のブロックに対する前記ハーフトーン出力
    値の前記系列を生成し、かつ低速スキャン方向に沿って
    動作して、現在のブロックに対するハーフトーン出力値
    の連続する列を生成する画像の回転、拡大・縮小および
    ディジタルハーフトーン・スクリーニングをまとめて行
    うためのタイル方式の処理方法。
  20. 【請求項２０】 請求項１８の装置において、前記ピク
    セルサンプリング増分およびタイル増分もまたパターン
    中の連続する位置の間の増加移動を指定し、また前記ハ
    ーフトーン出力値生成手段は、前記ピクセルサンプリン
    グ増分の内の対応する１つに応答し、かつ前記サンプル
    された連続階調値のおのおのに応答して、パターンを通
    してサンプリングし、対応するハーフトーン出力値を生
    成する手段からなる画像の回転、拡大・縮小およびディ
    ジタルハーフトーン・スクリーニングをまとめて行うた
    めのタイル方式の処理方法。
  21. 【請求項２１】 請求項１８の装置において、前記ハー
    フトーン値生成手段は、 前記サンプルされた連続階調値中の１つに応じて、１つ
    のハーフトーン基準スタックを構成する複数の事前に定
    義されたハーフトーン基準平面の対応する１つを選択す
    る手段で、前記平面のおのおのはハーフトーン・ドット
    の１つの異なる表現を記憶する手段と、 前記ピクセルサンプリング増分の適切なものにより定義
    されるピクセル位置で選択された前記ハーフトーン基準
    平面をサンプルして、ハーフトーン出力値を生成する手
    段と、を含むことを特徴とする画像の回転、拡大・縮小
    およびディジタルハーフトーン・スクリーニングをまと
    めて行うためのタイル方式の処理方法。
  22. 【請求項２２】 請求項２１の装置において、前記ハー
    フトーン値生成手段は、 前記ピクセル・サンプリング増分の適切なものに応じ
    て、ピクセル位置で事前に定義されたしきい値マトリッ
    クスをサンプルして、サンプルされたしきい値を生成す
    る手段で、前記しきい値マトリックスはしきい値の事前
    に定義された配列を含む手段と、 前記サンプルされたしきい値を前記サンプルされた連続
    階調値の対応する１つと比較し、それに応じて対応する
    ハーフトーン出力値を生成する手段と、を含むことを特
    徴とする画像の回転、拡大・縮小およびディジタルハー
    フトーン・スクリーニングをまとめて行うためのタイル
    方式の処理方法。
  23. 【請求項２３】 請求項２１の装置において、前記アド
    レス発生、連続階調値サンプリング手段および前記ハー
    フトーン出力値生成手段は協調して行われてアドレス指
    定された出力ピクセル位置、対応するサンプルされた連
    続階調値および対応するハーフトーン出力値を発生する
    画像の回転、拡大・縮小およびディジタルハーフトーン
    ・スクリーニングをまとめて行うためのタイル方式の処
    理方法。
  24. 【請求項２４】 請求項１９の装置において、前記連続
    階調サンプリング手段および前記ハーフトーン出力値生
    成手段は互いに独立に、かつそれぞれ第１および第２の
    サンプリング方向で行われる画像の回転、拡大・縮小お
    よびディジタルハーフトーン・スクリーニングをまとめ
    て行うためのタイル方式の処理方法。
  25. 【請求項２５】 請求項１９の装置において、前記書き
    込み手段は、 前記各ハーフトーン出力値が現在の連続階調タイル内に
    あるピクセル位置に結び付いている場合に、ハーフトー
    ン出力値のおのおのをバッファに記憶する手段と、 現在のタイルが処理された後で、記憶されたハーフトー
    ン出力値を前記バッファから前記出力画像内の前記現在
    のブロックの位置によって定義されたページバッファ内
    の１つのブロックに転送する画像の回転、拡大・縮小お
    よびディジタルハーフトーン・スクリーニングをまとめ
    て行うためのタイル方式の処理方法。
  26. 【請求項２６】 請求項１９の手段において、前記書き
    込み手段は、 連続階調画像に結び付いたピクセル・サンプリング・ア
    ドレスの増加と共に第１および第２のクリッピング変数
    を増加する手段であって、第１および第２のクリッピン
    グ変数のおのおのは、そこにおける単位の距離が現在の
    連続階調タイルの１つの縁に沿った対応する距離に等し
    く、また前記変数のおのおのの整数値が現在のタイル内
    の１および現在タイル外のゼロまたは２に等しい手段
    と、 現在の連続階調タイル内にある対応するピクセル位置に
    対して、両方のクリッピング変数の整数値が１に等しい
    場合に、出力バッファ内の対応するアドレス指定された
    出力ピクセル位置における前記各ハーフトーン出力値を
    記憶する手段と、 前記クリッピング変数のうちの１つの整数値が１に等し
    くなく、ゼロの値が現在の連続階調タイルの外側にある
    ピクセル位置に結び付いた現在のブロック内のアドレス
    指定された出力ピクセル位置のおのおのに記憶されてい
    る場合に、対応するアドレス指定された出力ピクセル位
    置にゼロを記憶する手段と、を含むことを特徴とする画
    像の回転、拡大・縮小およびディジタルハーフトーン・
    スクリーニングをまとめて行うためのタイル方式の処理
    方法。
JP21053892A 1991-08-06 1992-08-06 画像の回転、拡大・縮小およびディジタルハーフトーン・スクリーニングをまとめて行うためのタイル方式の処理方法 Expired - Lifetime JP3224866B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/741,877 US5204916A (en) 1991-08-06 1991-08-06 Tile-oriented technique for collectively performing image rotation, scaling and digital halftone screening
US741877 1991-08-06

Publications (2)

Publication Number Publication Date
JPH05250466A true JPH05250466A (ja) 1993-09-28
JP3224866B2 JP3224866B2 (ja) 2001-11-05

Family

ID=24982583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21053892A Expired - Lifetime JP3224866B2 (ja) 1991-08-06 1992-08-06 画像の回転、拡大・縮小およびディジタルハーフトーン・スクリーニングをまとめて行うためのタイル方式の処理方法

Country Status (2)

Country Link
US (2) US5204916A (ja)
JP (1) JP3224866B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057530A1 (ja) * 2002-12-20 2004-07-08 Jicoux Datasystems, Inc. 画像変換装置、画像変換方法、及びプログラム
JP2007080001A (ja) * 2005-09-14 2007-03-29 Ricoh Co Ltd 画像処理装置
JP2015513837A (ja) * 2012-02-24 2015-05-14 アップル インコーポレイテッド パラレルスケーラ処理

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230053T2 (de) * 1991-07-09 2000-03-30 Canon Kk Verfahren und Vorrichtung für die Verarbeitung von Bildern
US5204916A (en) * 1991-08-06 1993-04-20 Eastman Kodak Company Tile-oriented technique for collectively performing image rotation, scaling and digital halftone screening
US5301036A (en) * 1992-04-06 1994-04-05 Xerox Corporation Image orientation control
JPH05292295A (ja) * 1992-04-14 1993-11-05 Canon Inc 画像処理方法及びその装置
US5526445A (en) * 1993-08-23 1996-06-11 Prepress Solutions, Inc. Spot function endtone noise and growth
US6118457A (en) * 1993-10-28 2000-09-12 Canon Kabushiki Kaisha Resolution conversion with preservation of fine lines and of hue
US5708763A (en) * 1993-12-21 1998-01-13 Lexmark International, Inc. Tiling for bit map image
US5519794A (en) * 1994-04-01 1996-05-21 Rotaventure L.L.C. Computer-generated autostereography method and apparatus
US5517584A (en) * 1994-08-09 1996-05-14 Unisys Corporation Method and apparatus for high-speed implementation of scaling, dithering, and data remapping operations with a single processor
CA2157066C (en) * 1994-10-21 1999-09-21 Nelson Botsford Iii Method for controlling a compressed data buffer
TW367447B (en) * 1994-12-21 1999-08-21 Canon Kk Block selection review and editing system
DE69600461T2 (de) 1995-01-17 1999-03-11 Eastman Kodak Co System und Verfahren zur Bewertung der Abbildung eines Formulars
US6243172B1 (en) * 1995-01-18 2001-06-05 Varis Corporation Method and system for merging variable text and images into bitmaps defined by a page description language
US5729665A (en) * 1995-01-18 1998-03-17 Varis Corporation Method of utilizing variable data fields with a page description language
US5793379A (en) * 1995-04-03 1998-08-11 Nvidia Corporation Method and apparatus for scaling images having a plurality of scan lines of pixel data
US5748860A (en) * 1995-06-06 1998-05-05 R.R. Donnelley & Sons Company Image processing during page description language interpretation
US5710835A (en) * 1995-11-14 1998-01-20 The Regents Of The University Of California, Office Of Technology Transfer Storage and retrieval of large digital images
US5852711A (en) * 1996-04-24 1998-12-22 Hewlett-Packard Company Efficient pattern use in printers
US5995724A (en) * 1996-11-01 1999-11-30 Mikkelsen; Carl Image process system and process using personalization techniques
US6269190B1 (en) 1996-09-24 2001-07-31 Electronics For Imaging, Inc. Computer system for processing images using a virtual frame buffer
US6786420B1 (en) 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US5973734A (en) 1997-07-09 1999-10-26 Flashpoint Technology, Inc. Method and apparatus for correcting aspect ratio in a camera graphical user interface
US6618117B2 (en) 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US6879341B1 (en) 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
US6948794B2 (en) 1997-07-15 2005-09-27 Silverbrook Reserach Pty Ltd Printhead re-capping assembly for a print and demand digital camera system
US6690419B1 (en) 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Utilising eye detection methods for image processing in a digital image camera
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
US6624848B1 (en) 1997-07-15 2003-09-23 Silverbrook Research Pty Ltd Cascading image modification using multiple digital cameras incorporating image processing
US6487568B1 (en) * 1997-07-18 2002-11-26 Tesseron, Ltd. Method and system for flowing data to an arbitrary path defined by a page description language
US7302438B1 (en) 1997-07-18 2007-11-27 Tesseron Ltd. Method and system for flowing data to an arbitrary path defined by a page description language
US6833931B1 (en) * 1998-05-01 2004-12-21 Zac Bogart Method and apparatus for recording digital images on photosensitive material
US6377706B1 (en) * 1998-05-12 2002-04-23 Xerox Corporation Compression framework incorporating decoding commands
US6175653B1 (en) * 1998-05-12 2001-01-16 Xerox Corporation Fast decompression and rotation for devices with asymmetric resolution
KR100301009B1 (ko) * 1998-06-23 2001-09-06 윤종용 화상 데이터 처리장치
AUPP702098A0 (en) 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART73)
US7315979B1 (en) 1998-11-09 2008-01-01 Tesseron Ltd. Method and system for dynamic flowing data to an arbitrary path defined by a page description language
US6330374B1 (en) * 1998-11-13 2001-12-11 Ricoh Company, Ltd. Image manipulation for a digital copier which operates on a block basis
US6529643B1 (en) * 1998-12-21 2003-03-04 Xerox Corporation System for electronic compensation of beam scan trajectory distortion
US6317141B1 (en) 1998-12-31 2001-11-13 Flashpoint Technology, Inc. Method and apparatus for editing heterogeneous media objects in a digital imaging device
AUPQ056099A0 (en) * 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US7315388B2 (en) * 2001-01-24 2008-01-01 Canon Kabushiki Kaisha Image input/output control apparatus, image processing apparatus, image processing method, data communication apparatus, and data communication method
JP4065503B2 (ja) * 2001-08-21 2008-03-26 キヤノン株式会社 画像処理装置、画像入出力装置、変倍処理方法、及びメモリ制御方法
JP4100210B2 (ja) * 2003-03-24 2008-06-11 富士ゼロックス株式会社 画像処理装置
US20060103677A1 (en) * 2004-11-18 2006-05-18 Lai Jimmy K L System and method for effectively performing arbitrary angle sprite rotation procedures
EP1875440B1 (en) * 2005-04-19 2008-12-03 Koninklijke Philips Electronics N.V. Depth perception
JP2007267197A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 画像処理方法、画像処理装置、および印刷物
JP5079341B2 (ja) * 2006-06-01 2012-11-21 株式会社リコー 印刷データ処理装置
US7660486B2 (en) * 2006-07-10 2010-02-09 Aten International Co., Ltd. Method and apparatus of removing opaque area as rescaling an image
US9224145B1 (en) 2006-08-30 2015-12-29 Qurio Holdings, Inc. Venue based digital rights using capture device with digital watermarking capability
JP4831349B2 (ja) * 2007-01-23 2011-12-07 富士ゼロックス株式会社 画像処理装置、画像形成装置、画像形成システム、及びプログラム
US8139897B2 (en) * 2007-03-15 2012-03-20 Ricoh Company, Limited Detecting tilt in an image having different resolutions in different directions
JP5096776B2 (ja) * 2007-04-04 2012-12-12 キヤノン株式会社 画像処理装置及び画像検索方法
US8413151B1 (en) * 2007-12-19 2013-04-02 Nvidia Corporation Selective thread spawning within a multi-threaded processing system
US8086037B2 (en) * 2008-02-15 2011-12-27 Microsoft Corporation Tiling and merging framework for segmenting large images
US8959497B1 (en) 2008-08-29 2015-02-17 Nvidia Corporation System and method for dynamically spawning thread blocks within multi-threaded processing systems
US8615770B1 (en) 2008-08-29 2013-12-24 Nvidia Corporation System and method for dynamically spawning thread blocks within multi-threaded processing systems
US20100253699A1 (en) * 2009-04-01 2010-10-07 Henerlau Paul R Methods and Systems for Improved Processing of Digital Image Data
US8659620B2 (en) * 2009-04-13 2014-02-25 Accusoft Corporation Methods and apparatus for rendering images
JP5501041B2 (ja) * 2010-03-15 2014-05-21 キヤノン株式会社 画像処理装置、画像処理方法、及びプログラム
US9679356B2 (en) 2015-03-19 2017-06-13 Xerox Corporation Vectorized two stage tile-based scaling
US10535114B2 (en) * 2015-08-18 2020-01-14 Nvidia Corporation Controlling multi-pass rendering sequences in a cache tiling architecture
US9818051B2 (en) * 2016-01-29 2017-11-14 Ricoh Company, Ltd. Rotation and clipping mechanism
WO2017151498A1 (en) 2016-03-03 2017-09-08 3M Innovative Properties Company Depressed center grinding wheel
GB2551426B (en) * 2016-04-18 2021-12-29 Avago Tech Int Sales Pte Lid Hardware optimisation for generating 360° images

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052472B2 (ja) * 1977-06-20 1985-11-19 旭 中野 領域情報処理装置
US4185304A (en) * 1977-07-07 1980-01-22 Xerox Corporation Electronic halftone screening
US4283765A (en) * 1978-04-14 1981-08-11 Tektronix, Inc. Graphics matrix multiplier
US4267573A (en) * 1978-06-14 1981-05-12 Old Dominion University Research Foundation Image processing system
US4394693A (en) * 1979-03-23 1983-07-19 International Business Machines Corporation System and method for generating enlarged or reduced images
FR2480545A1 (fr) * 1980-04-10 1981-10-16 Micro Consultants Ltd Dispositif et procede pour imprimer un deplacement angulaire a une image de television
EP0051294B1 (en) * 1980-10-31 1986-10-01 Kabushiki Kaisha Toshiba Picture size conversion circuit
JPS5776649A (en) * 1980-10-31 1982-05-13 Toshiba Corp Picture information display device
DE3177088D1 (en) * 1981-04-10 1989-09-21 Ampex Controller for system for spatially transforming images
US4413286A (en) * 1981-08-24 1983-11-01 Optronics International, Inc. Method and apparatus involving digital screen generation
US4477802A (en) * 1981-12-17 1984-10-16 The Bendix Corporation Address generator for generating addresses to read out data from a memory along angularly disposed parallel lines
JPS58159184A (ja) * 1982-03-17 1983-09-21 Nec Corp 画像回転装置
US4610026A (en) * 1982-04-30 1986-09-02 Hitachi, Ltd. Method of and apparatus for enlarging/reducing two-dimensional images
JPS59122080A (ja) * 1982-12-27 1984-07-14 Leo Giken:Kk 網点画像の発生方法
US4686580A (en) * 1983-02-10 1987-08-11 Canon Kabushiki Kaisha Method and apparatus for changing image size
US4602346A (en) * 1983-05-19 1986-07-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for processing image data using sum and subtract operations
JPS6064386A (ja) * 1983-09-20 1985-04-12 株式会社東芝 画像表示装置
US4545069A (en) * 1983-10-31 1985-10-01 Xerox Corporation Rotation of digital images
US4712140A (en) * 1983-12-30 1987-12-08 International Business Machines Corporation Image reduction method
JPS60231235A (ja) * 1984-04-27 1985-11-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション イメ−ジ処理システム
JPS619762A (ja) * 1984-06-25 1986-01-17 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション イメ−ジ処理装置
US4829452A (en) * 1984-07-05 1989-05-09 Xerox Corporation Small angle image rotation using block transfers
US4637057A (en) * 1984-07-30 1987-01-13 Xerox Corporation Rotation of digital images
US4611349A (en) * 1984-08-13 1986-09-09 Xerox Corporation Halftone image scaling
JPS6172327A (ja) * 1984-09-17 1986-04-14 Casio Comput Co Ltd 画像メモリのアドレス分配方式
US4885786A (en) * 1984-10-24 1989-12-05 International Business Machines Corporation Method for enlarging an image stored in run representation form
US4656664A (en) * 1984-10-24 1987-04-07 International Business Machines Corporation Method for reducing a binary image
US4631751A (en) * 1984-10-24 1986-12-23 Anderson Karen L Method for enlarging a binary image
EP0184547B1 (en) * 1984-12-07 1991-11-21 Dainippon Screen Mfg. Co., Ltd. Processing method of image data and system therefor
US4783838A (en) * 1984-12-26 1988-11-08 Konishiroku Photo Industry Co., Ltd. Image processing method and apparatus therefor
JPS61285867A (ja) * 1985-06-12 1986-12-16 Dainippon Screen Mfg Co Ltd 網点画像記録方法並びに装置
US4703515A (en) * 1985-08-26 1987-10-27 Xerox Corporation Image rotation
US4797945A (en) * 1985-12-13 1989-01-10 Canon Kabushiki Kaisha Image data coding apparatus
US4790028A (en) * 1986-09-12 1988-12-06 Westinghouse Electric Corp. Method and apparatus for generating variably scaled displays
US4903147A (en) * 1987-07-08 1990-02-20 Matsushita Electric Industrial Co., Ltd. Method and apparatus for processing an image
JPS6444681A (en) * 1987-08-12 1989-02-17 Fuji Photo Film Co Ltd Dot screen forming method
US4924301A (en) * 1988-11-08 1990-05-08 Seecolor Corporation Apparatus and methods for digital halftoning
US4977458A (en) * 1988-11-16 1990-12-11 Eastman Kodak Company Apparatus for addressing a font to suppress Moire patterns occurring thereby and a method for use therein
US4918622A (en) * 1988-11-16 1990-04-17 Eastman Kodak Company Electronic graphic arts screener
US4916545A (en) * 1988-11-16 1990-04-10 Eastman Kodak Company Electronic graphic arts screener that suppresses Moire patterns using pseudo-random font selection
JP2685548B2 (ja) * 1988-11-28 1997-12-03 株式会社日立製作所 ディジタル画像データの回転方法およびその装置
US4985779A (en) * 1989-09-19 1991-01-15 Intergraph Corporation Improved method and apparatus for generating halftone images
US5041920A (en) * 1989-11-15 1991-08-20 Xerox Corporation Image halftone generation by static RAM look-up table
US5204916A (en) * 1991-08-06 1993-04-20 Eastman Kodak Company Tile-oriented technique for collectively performing image rotation, scaling and digital halftone screening

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057530A1 (ja) * 2002-12-20 2004-07-08 Jicoux Datasystems, Inc. 画像変換装置、画像変換方法、及びプログラム
JP2007080001A (ja) * 2005-09-14 2007-03-29 Ricoh Co Ltd 画像処理装置
JP2015513837A (ja) * 2012-02-24 2015-05-14 アップル インコーポレイテッド パラレルスケーラ処理

Also Published As

Publication number Publication date
JP3224866B2 (ja) 2001-11-05
US5297217A (en) 1994-03-22
US5204916A (en) 1993-04-20

Similar Documents

Publication Publication Date Title
JPH05250466A (ja) 画像の回転、拡大・縮小およびディジタルハーフトーン・スクリーニングをまとめて行うためのタイル方式の処理方法
US5463720A (en) Blue noise based technique for use in a halftone tile oriented screener for masking screener induced image artifacts
US5689343A (en) Area mapping employing reference clusters for high quality noninteger resolution conversion with enhancement
EP0527097A2 (en) Apparatus and method for collectively performing tile-based image rotation, scaling and digital halftone screening
JPH06225140A (ja) 画素画像の縁部平滑化方法及び装置
WO1996039681A1 (en) Method and apparatus for partitioning an image
US5745249A (en) Pipelined architecture for patterned halftone generation
US7480072B2 (en) Efficient and flexible multi-bit halftoning
JPH07236056A (ja) 画像改良回路
US7315402B2 (en) Image forming apparatus and method for selecting an optimal image space frequency for an output image
US5040080A (en) Electronic screening
US5742743A (en) Apparatus and method for generating a screen reproduction of a color image including dot shape rotation
JPS59167772A (ja) 画像デ−タ回転装置
JPH05258051A (ja) タイルベースイメージ回転、スケーリングおよびデジタル中間調スクリーニングの一括実行装置
JPH11168610A (ja) 画像処理装置
JP2807231B2 (ja) 画素密度変換方法及び装置
JPH0698154A (ja) 網点記録装置
JP2024087384A (ja) 画像処理モジュール
JP2000231631A (ja) 画像回転装置
JP3005014B2 (ja) 印刷装置
JP3039657B2 (ja) 画像処理装置
Wash et al. The Design Of A Graphic Arts Halftone Screening Computer
JPH0723208A (ja) 画像形成装置
JP2001088356A (ja) プリンタ制御装置
Kugler et al. A scalable halftoning coprocessor architecture

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070824

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

EXPY Cancellation because of completion of term