JPH01241269A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装Ｍ、特に文字コードによる画像と圧
縮コードによる画像を復号合成して、１つの画像データ
を得る画像処理装置に関するものである。

［従来の技術］ 従来から、２つの画像を合成する場合には種々の方式が
あるが、例えば２つの頁メモリに各々独立に生画像を保
持し、マイコン等により両頁メモリの対応アドレスをワ
ード又はバイト単位でマイコン等に逐次読み込み、論理
和等の演算処理して合成画像を生成し、前記２頁のうち
の一方に対してリライトを全頁に亙って繰返し実行し、
１頁の合成画像を得る方式がある。

又、合成されるべき元の画像が、画像圧縮コードとして
２頁分保持されている様な場合には、−旦画像圧縮コー
ド１頁分なマイコン等により生画像として復元し、続い
て２頁目を生画像として復元した後に、前記合成処理を
行う。

この例でみるように、画像の合成処理では、それぞれの
コードから一旦それぞれの生画像を復元し、次にその生
画像を合成する方式がとられているため、長い処理時間
を必要とした。

［発明が解決しようとしている問題点コ本発明は、前述
の欠点を除去し、画像コード又は文字コードの画像を復
元と同時に合成、更に再符号化により圧縮コードを作成
し、画像の処理時間を短縮する画像処理装置を提供する
。

［問題を解決するための手段］ この問題点を解決するための一手段として、本発明の画
像処理装置は、文字コードにより表現される画像を画像
信号に復号する第１の復号手段と、画像圧縮コードによ
り表現される画像を画像信号に復号する第２の復号手段
と、前記第１と第２の復号手段で復号される領域をそれ
ぞれ指定する領域指定手段と、前記領域指定手段の指定
する領域に基づいて、前記第１と第２の復号手段で復号
される画像信号を画素単位で合成する合成手段とを備え
る。

又、文字コードにより表現される画像を画像信号に復号
する第１の復号手段と、画像圧縮コードにより表現され
る画像を画像信号に復号する第２の復号手段と、前記第
１と第２の復号手段で復号される領域をそれぞれ指定す
る領域指定手段と、前記領域指定手段の指定する領域に
基づいて、前記第１と第２の復号手段で復号される画像
信号を画素単位で合成する合成手段と、該合成手段によ
り合成される画像信号から圧縮コードを作成する圧縮コ
ード作成手段とを備える。

［作用］ かかる構成において、領域指定手段により指定されたそ
れぞれの領域に対応して、第１と第２の復号手段で復号
し、合成手段により画素単位で合成する。又、更に圧縮
コード作成手段により合成手段により合成される画像信
号から圧縮コードを作成する。

［実施例］ まず、第１図に本実施例の画像処理装置のブロックを示
す。

１０１は、例えばＡＳＣＩＩコードのようなキャラクタ
・コードを、その再生されるべき画面（画像）内の位置
と一対一に対応する配列で記憶するメモリで、ここでは
キャラクタ・メモリと称する。

１０２はいわゆるキャラクタ・ジェネレータで、例えば
ＡＳＣＩＩコードに対応する文字パターン（フォント）
を記憶しており、キャラクタ・コード信号１１０により
指定される文字のフォントから、ロウ・アドレス１１１
及びカラム・アドレス１１２に対応して、１ドツトづつ
の画像信号１１３を出力するものであり、ここではＣＧ
１０２と称する。

１０６は画像圧縮コードを記憶しているメモリで、ここ
では−例として、ＣＣＩＴＴ勧告Ｔ、　　６で規定され
るＭＭＲ符号化済みの画像コードを記憶しているものと
し、画像メモリ１０６と呼ぶ。画像メモリ１０６は、Ｍ
ＭＲ符号を１６ビツト車位で連続的に読出せる構造であ
り、その出力を画像圧縮コード信号１２１とし、復号装
置１０７に人力する。

復号装置１０７は画像コードの復号装置であり、ラスタ
ー型画像の水平及び垂直同期信号及び画素クロック等の
同期信号】２５に画素単位に同期して、復号する能力を
有するものである。

ここではＤＥＣ１０７と呼ぶ。

１２３は合成回路で、ＣＧ１０２から得られる画像信号
１１３　（ＶＤ−Ａ）、及びＤＥＣ１０７から得られる
画像信号１２２　（ＶＤ−Ｂ）とを論理的に合成する機
能を担い、合成済の画像信号１３３　（ＶＩＤＥＯ）と
して出力する。

ＶＩＤＥＯ１３３は、例えばプリンタ１３０にラスタ型
画像信号として与えられ、ハード・コピー１４０等の画
像を得ることができる。

次に第２図の合成例を示す図及び第３図のキャラクタ・
メモリ１０１の内容を示す図を谷間しながら、本実施例
の画像処理装置の動作を説明する。

説明例として、キャラクタ・コードにより表現される画
像２０１と、画像圧縮コードにより表現される画像２０
２とから、合成された１つの画像２０３を得る場合につ
いて説明する。尚、画像２０１．２０２は、それぞれ画
像信号１１３（ＶＤ−Ａ）と画像信号１２２　（ＶＤ−
１３）をプリント出力すると得られる画像を図示したも
のである。画像２０１は、５×７ドツトの文字フォント
を１字とし、１４文文字行４Ｎ行／ブロックの画像であ
り、画像２０２は、７０ドツト／行、ｍ行／ブロックの
画像である。

まずキャラクタ・コードとして与えられた画像２０１が
、第３図に示すように半導体メモリ等からなるキャラク
タ・メモリ１０１内に配列されて記憶されている。即ち
、画像２０１において、第０行の１４文字は全て空白（
Ｎｕｌｌ）であるからそれと対応し、１４コのＮｕｌｌ
コードが記憶されている。又、画像２０１の第１行の１
４文字に対応した文字コード″Ｍｔ、ＦＵＪＩ”が、配
列されて記憶されている。以下同様に、画像２０１の文
字に対応したキャラクタ・コードが、キャラクタ・メモ
リ１０１に記憶されている。

文字行アドレス１１５及び文字列アドレス１１６を与え
ることにより、第３図のキャラクタ・メモリ１０１内に
画像と対応して配列されたキャラクタ・コードから、必
要なキャラクタ・コード信号１１０を読出してＣＧ１０
２に与え、必要なフォントをアクセスする。同時に、フ
ォント内のカラム・アドレス１１１とロウ・アドレス１
１２を指定することにより１ドツトの画素を得る。この
動作を繰返すことにより読出した画像を走査線方向に順
次送出することにより画像信号１１３（ＶＤ−Ａ）を得
ることができる。

上記動作を実現するための５ＹＮＣ回路１５１の一例を
第５図に示す。第５図の回路動作等を第６図のタイミン
グ・チャートを用いて説明する。

ＶＳＹＮＣ信号は画像１ページの区間を示す同期信号で
１ページの画像処理中にＨｉｇｈとなる。ＶＥＮ信号は
画像内の１走査区間（１ライン区間）を示す同期信号で
あり、ＣＬＫ侶号は各画素に対応するクロックである。

第５図で、４１はＶＥＮ信号によりカウントし現在のラ
インＮｏ１１７を示すライン数カウンタ、４２はＶＥＮ
信号によりカウントしロウ・アドレス１１１を示す７進
のロウ・カウンタ、４３はロウ・カウンタ４２のキャリ
ーＣＲによりカウントし文字行アドレス１１５を示す文
字行カウンタ、４４はＣＬＫ信号によりカウントしカラ
ム・アドレス１１２を示す５進のカラム・カウンタ、４
５はカラム・カウンタ４４のキャリーＣＲによりカウン
トし文字列アドレス１１６を示す文字列カウンタ、４６
はＣＬＫ信号によりカウントしＶＥＮ信号によりリセッ
トされる、ドツトＮｏ１１８を示すドツト・カウンタで
ある。

５ＹＮＣ回路１５１は、上記同期信号をカウントするこ
とにより、ロウ、カラム、文字行。

文字列のカウント数を計数し、ロウ・アドレス１１１、
カラム・アドレス１１２２文字行アドレス１１５１文字
列アドレス１１６を与え、所望の画素を画像信号１１３
として得、一方画像メモリとＤＥＣ１０７より画像信号
１２２を得、この２つの画像信号を同期させるよう制御
する回路である。尚、合成のタイミング制御については
、以下詳細に説明する。

次に、第１図の画像メモリ１０６とＤＥＣ１０７との構
成の一例を第４図に示す。

画像メモリ１０６には、例えば通信回線から直列に受信
した一連のコードを所定ビット単位（本例では１６ビツ
ト）の並列データに分割して記憶したものであり、各コ
ードの区切りには関知しない。この画像メモリ１０６は
ＲＡＭ　（ランダムアクセスメモリ）やラッチ回路によ
り構成しつるものである。画像メモリ１０６は外部から
の要求信号４１０に応じて、順次１６ビツトの画像圧縮
コード１２１を更新できる構造である。

第４図において、４０１はシフト回路であって、マルチ
プレクサ及びレジスタから成り、これらが連動して１つ
のビットシフタを構成している。即ち、画像メモリ１０
６から並列に読出された１６ビツトのコードは、シフト
・コントロール回路４０４によって入力と出力との関係
を制御することにより、コード、データがシフトコント
ロール回路４０４により指定されたビット数だけ順次一
方向に８動するよう制御される。

４０２はコード検出回路、４０３はコードテーブルＲＯ
Ｍであって、コード検出回路４０２及びコードテーブル
ＲＯＭ４０３は、シフト回路４０１内の所定の位置にあ
るコードを入力として得て、該コードの内容を判別する
回路である。

即ち、コードテーブルＲＯＭ４０３は水平（Ｈ）モード
の場合の入力コードに応じたランレングス及びコード長
（＝ビット数）等を記憶したテーブルを有し、このテー
ブルをアクセスすることにより対応したデータを出力す
る。そして、コードデープルＲＯＭ４０３より出力され
たランレングスの数値はランレングス・カウント回路４
０６に人力される。

ランレングス・カウント回路４０６はコ・−ドデーブル
ＲＯＭ４０３よりの数値分だけカウント１ノた時、カウ
ント終了パルスを出し復号回路４０７等に送る。

一方、コードテーブルＲＯＭ４０３の出力のうちコード
長をシフト・コントロール回路４０４に送る。シフト・
コントロール回路４０４はシフト回路４０１を動作し、
今判別したコード長のビット数だけコード・データを８
勤させる。

即ち、判断済みのコードを排出し、続く次のコードをコ
ードテーブルＲＯＭ４０３等が判断可能なようにシフト
回路の所定位置まで移動さゼるわけである。

この際、シフト・コントロール回路４０４は指定したコ
ードの穆勤量を積算しており、積算値が１６ビツト分の
シフトに相当する値となる毎に画像メモリ１０６から新
しいコードを１６ビツトを並列にシフト回路４０１へ追
加させる。又コード検出回路４０２はシフト回路４０１
内のコードが後述の如くの特定のコードである時は検出
機能を発揮し、検出結果を変化点検出回路４０５等に報
知する。又、同時にコード検出回路４０２により検出し
た特定コードのコード長はシフト・コントロール回路４
０４にも送られる。この時シフト・コントロール回路４
０４の役割は前述の場合と同じである。

４０８は第４図の各回路の動作を制御する制御信号を発
生するタイミング制御回路であって、各回路はタイミン
グ制御回路４０８から発生されたクロックを共通のタイ
ミング信号として各部間の同期を取りつつ動作する。

このように、ＶＳＹＮＣ等に同期して、走査線形画像の
復号を行い、画像信号１２２を出力することができる。

次に合成回路１２３における合成を制御する合成制御回
路１２４の動作を説明する。合成制御回路１２４には、
一画面上での文字画像ブロックと圧縮画像ブロックとの
領域をラインＮｏとドツトＮｏで記憶する記憶部があり
、このラインＮｏ。

ドツトＮｏと第５図で示した５ＹＮＣ回路１５１からの
ラインＮｏ１１７．　　ドツトＮｏ１１８とを比較しな
がら、制御信号Ｇｔ＋Ｇ２で領域を制御する。結局画像
信号１１３と画像信号１２２とは同期して、同時に画像
再生できＶＩＤＥＯ１３３を得る事ができる。

他の実施例として、このＶＩＤＥＯ１３３を前述のＶＳ
ＹＮＣ，ＶＥＮ、ＣＬに４２号とともに第７図に示すよ
うに、２次元符号化回路７０１（以下ＥＮＣ）に入力す
れば、前記キャラクタ・コードから得た画像と画像圧縮
コードから得た画像を１つに合成した画像を再び、１つ
の画像圧縮コードとして得る事ができる。第７図で、Ｅ
ＮＣ７０１以外の構成要素の働きは、第１図の同じ参照
番号の構成要素と等しい。但し、第１図と同じ動作をす
るために、ＥＮＣ７０１でＶ　Ｅ　Ｎ　（３号を作成し
て５ＹＮＣ回路１５１に出力する必要がある。又、ＥＮ
Ｃ７０１から出力された圧縮コード７０２は、画像メモ
リ１０６に格納されてもよい。

ＥＮＣ７０１の構成例を第８図に示す。

８０１は変化点検出回路であり、コーディング・ライン
（符号化すべき画像の主走査方向の１木分）上の実画像
の最終画素の次の画素（仮想画素）が必ず変化点となる
ように、強制的に変化点をつくり出す回路や、リファレ
ンス・ライン上の実画像の最終画素とその次の画素（仮
想画素）が必ず変化点となる様に強制的に変化点をつく
り出す回路や、リファレンス・ライン上の実画像及び仮
想画素上の変化点となる画素を検出する回路や、コーデ
ィング・ライン上の実画像及び仮想画素上の変化点を検
出する回路等から構成される。

１１２はクロック１３４及び同期信号１３６を入力とし
、これらに基づいて、各回路ブロックの動作タイミング
をとるための各種タイミング信号１３７を形成するタイ
ミング回路である。

８０２は記号検出回路であって、変化点検出回路８０１
よりの信号を得て、ＭＭＲ符号化法において必要な記号
ａｏ、ａｌ、ａ２及びｂｌ。

ｂ２等の記号を検出する為の回路である。これら記号の
定義は以下の如くである。

ａＯ＝符号化の起点となるコーディング・ライン上の画
素。

ａｌ＝ａｏより右にあるコーディング・ライン上の最初
の変化点（画素）。

ａ２ｗａｌより右にあるコーディング・ライン上の最初
の変化点（画素）。

ｂｌ＝ａｏより右にあるリファレンス・ライン上の変化
点（画素）でａＯと反対色で且つ、最初の変化点。

ｂ２＝ｂｌより右にあるリファレンス・ライン上の最初
の変化点（画素）。

但し、ここで言う右とは、各画素の左と右の関係と同じ
である。

これら信号の一部はコード決定回路８０３に人力され、
所定のコードが決定される。

８０４はランレングス・カウンタ回路であり、通常、画
素ａＯから画素ａ１までの画素数（ランレングス）又は
画素ａ１から画素ａ２までの画素数をカウントする２進
カウンタで、１２ビツトの出力をもち、最大は１０進数
の２５５９までカウントできるカウンタである。

ランレングス・カウンタ回路８０４のカウント値出力は
、ＲＯＭテーブル８０５に入力され、与えられた人力に
応じた該コード及びコード長、あるいは水平モード（Ｈ
モード）のメイク・アップ・コード及びコード長、ある
いはＨモードのターミネイテイング・コード及びコード
長等のコード及びコード長が選択出力される。

コード決定回路８０３とＲＯＭテーブル８０５とからの
出力は、バッキング回路８０６で合成され、圧縮符号化
コードとして出力される。

８０７はＣＬＫ侶号及びＶＳＹＮＣ信号や同期信号１３
６を入力とし、これらに基づいて、各回路ブロックの動
作タイミングをとるための各種タイミング信号１３７を
形成するタイミング回路である。

以上説明したように、画像コード又は文字コードの画像
を復元と同時に画素単位で同期して合成又は再符号化を
行い、処理時間を短縮できる。

尚、本実施例ではＤＥＣ１０７，ＥＮＣ７０１等にそれ
ぞれタイミング回路４０８，８０７を設けたが、これら
を５ＹＮＣ回路に設けてもよい。

又、ＤＥＣ１０７のシフト・コントロール回路４０４も
５ＹＮＣ回路に設けてもよい。このように、第１図、第
４図、第７図、第８図に示した構成は一例であり、これ
に限定されない。

［発明の効果］ 本発明により、画像コード又は文字コードの画像を復元
と同時に合成、更に再符号化により圧縮コードを作成し
、画像の処理時間を短縮する画像処理装置を提供できる
。

【図面の簡単な説明】

第１図は本実施例の画像処理装置の構成図、第２図は本
実施例の画像処理装置の動作を説明する図、 第３図はキャラクタ・メモリの記憶を説明する図、 第４図は復号回路の構成図、 第５図は５ＹＮＣ回路の構成図、 第６図は本実施例の画像処理のタイミングチャート・、 第７図は他の実施例の画像処理装置の構成図、第８図は
２次元符号化回路の構成図、 図中、１０１・・・キャラクタ・メモリ、１０２・・・
キャラクタ・ジェネレータ、１ｏ６・・・画像メモリ、
１０７・・・復号回路、１２３・・・合成回路、１２４
・・・合成制御回路、１３０・・・プリンタ、１５１・
・・５ＹＮＣ回路、７０１・・・２次元符号化回路であ
る。

Claims (2)

【特許請求の範囲】
1. （１）文字コードにより表現される画像を画像信号に復
   号する第１の復号手段と、 画像圧縮コードにより表現される画像を画像信号に復号
   する第２の復号手段と、 前記第１と第２の復号手段で復号される領域をそれぞれ
   指定する領域指定手段と、 前記領域指定手段の指定する領域に基づいて、前記第１
   と第２の復号手段で復号される画像信号を画素単位で合
   成する合成手段とを備えることを特徴とする画像処理装
   置。
2. （２）文字コードにより表現される画像を画像信号に復
   号する第１の復号手段と、 画像圧縮コードにより表現される画像を画像信号に復号
   する第２の復号手段と、 前記第１と第２の復号手段で復号される領域をそれぞれ
   指定する領域指定手段と、 前記領域指定手段の指定する領域に基づいて、前記第１
   と第２の復号手段で復号される画像信号を画素単位で合
   成する合成手段と、 該合成手段により合成される画像信号から圧縮コードを
   作成する圧縮コード作成手段とを備えることを特徴とす
   る画像処理装置。