JPH08256268A

JPH08256268A - 符号化・復号化装置

Info

Publication number: JPH08256268A
Application number: JP5846995A
Authority: JP
Inventors: Takaharu Ishizuka; 敬治石塚
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-03-17
Filing date: 1995-03-17
Publication date: 1996-10-01
Anticipated expiration: 2016-10-02
Also published as: JP3213200B2

Abstract

(57)【要約】【目的】符号化時に比べて復号化処理速度が低下しな
いようにする。【構成】１つ前の復号化された画素を除いてテンプレ
ートを構成し、各位相ごとの予測状態を２分割して、テ
ンプレートの出力を分割された記憶装置に共通に入力し
て読み出しを独立に行なう。そして、この出力により、
それぞれの予測状態から、推定確率、予測シンボル等を
独立に決定する機構を設けるとともに、復号化された前
画素の値を使用して、現在復号化している画素の復号化
に必要な推定確率、推定シンボル等を選択する。さらに
は、記憶装置への再書き込みをできるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、予測符号化・復号化を
用いたデータ圧縮を行なう符号化・復号化装置に関する
ものである。

【０００２】

【従来の技術】従来より、主に画像データの圧縮などに
使用される符号器として、予測符号化に適した算術符号
器が知られている。特に、階層を持った画像について
は、ＩＳＯ／ＣＣＩＴＴの機関である、ＪＢＩＧ(Joint
Bi-level Image experts Group)で検討されており、こ
の階層を持った画像を高速で符号化する構成が、本願出
願人により提案されている（例えば、平成６年特許出願
第３１３７００号）。

【０００３】算術符号器、復号器は、各画素の出現する
確率に応じて符号化、復号化を行なう。この各画素の出
現確率の推定は、各画素の出現確率に応じて適宜更新さ
れる学習機能により実現される。

【０００４】図６は、画素配置による位相を示す図であ
る。同図において、３０６は、符号化、復号化すべき着
目画素(Ｘ)であり、３００〜３０５，３０７〜３１０
は、画素３０６を予測するときに使用される参照画素群
(テンプレート)である。

【０００５】階層的符号化、復号化においては、高解像
の画素群と低解像度の画素群の相対的位置関係により、
図６の（ａ）〜（ｄ）に示すように、各位相ごとに異な
ったテンプレートを持つことになる。

【０００６】図７は、従来の符号化装置の構成を示すブ
ロック図である。

【０００７】テンプレートにより、図７における、予測
状態記憶装置１００〜１０３のアドレスが構成される。
例えば、図６に示すような構成のテンプレートならば、
各位相について、１０ビット(１０２４通り)の状態を予
測できることになる。

【０００８】この位相は、高解像度と低解像度の画素群
の相対的位置関係により決まるものなので、位相０で、
画素３０６の発生確率やシンボルを予測し、符号化、復
号化した場合には、次の画素の符号化、復号化は、位相
１のテンプレートで予測されたものが使用される。例え
ば、位相０の画素３０６を、現在の符号化、復号化対象
画素とすると、次の処理では、画素３０６は、位相１の
画素３１１(ｈ３３)の画素の位置としてテンプレートを
構成する。

【０００９】従って、あるラインの符号化、復号化を行
なっているときには、位相０，位相１，位相０，位相
１，位相０…というように、順次、このような予測状態
が使用されることになる。

【００１０】この特性を利用して、高速に符号化できる
構成を示したのが、図７に示す符号化装置である。同図
において、１００は、位相０の予測状態を格納しておく
記憶装置、２００は、位相０のテンプレートにより構成
される、記憶装置１００のアドレスである。同様に、記
憶装置１０１〜１０３，アドレス２０１〜２０３は、そ
れぞれ位相１〜位相３に対応している。

【００１１】そこで、以下、図８に示すタイミングチャ
ートと合わせて、図７に示す装置の動作について説明す
る。

【００１２】図８における期間１の先頭で、位相０のテ
ンプレートによりアドレス２００が決定し、ここでは、
その値をＰＨ０＿a１とする。このアドレス２００によ
り、記憶装置１００から出力２１０が読み出され、その
値をＰＨ０＿o１とする。

【００１３】２０４は、各画素の処理を行なうときの位
相状態により決定される選択信号である。上記のＰＨ０
＿o１は、期間２において、選択信号２０４により、セ
レクター１０４から出力２０５，２１４として出力され
る。

【００１４】出力２０５として読み出された予測状態
は、次に、デコーダー１０５により、出力２０６の推定
確率(ＬＳＺ０１)に変換される。また、算術符号器１０
６は、出力２０６，２１４，画素入力２３０をもとに符
号化を行ない、適宜、符号２０７として出力する。

【００１５】また、復号化時には、出力２０６，２１
４，符号２０７をもとに復号化を行ない、復号画素２３
１を出力する。

【００１６】上記の処理の過程で予測状態値を更新する
必要がある場合には、算術符号器１０６より、更新要求
信号であるＵＰＤＡＴＥ２０８が出力され、上記の出力
２０５，２１４により更新データが生成されて、記憶装
置１００を書き換えるための制御信号とともに、更新デ
ータ及び制御出力２０９が出力される。この書き換えは
期間２で行なわれ、アドレスＰＨ０＿a１に書き込まれ
る。

【００１７】次の画素の符号化(復号化)は、位相１のテ
ンプレートで予測される状態を使用して符号化(復号化)
を行なう。期間２の先頭で、アドレス２０１であるＰＨ
１＿a１が記憶装置１０１に入力され、出力２１１とし
てＰＨ１＿o１が読み出される。この出力２１１は、期
間３で選択信号２０４により選択され、出力２０５，２
１４として出力される。

【００１８】これらの出力は、デコーダー１０５により
ＬＳＺ１１に変換される。そして、出力２０６，２１４
をもとに、期間３での符号化が行なわれる。更新処理が
必要な場合には、上記と同様にして行なわれ、記憶装置
１０１に更新データが書き込まれる。以下、同様にして
符号化が行なわれる。また、復号化処理についても同様
である。

【００１９】

【発明が解決しようとする課題】しかしながら、上記従
来例では、復号化時には、前画素の復号化が終了するま
で、次画素の復号化に必要な予測状態値を決定するため
のテンプレートを得ることができず、復号化処理速度が
符号化時に比べて低下するという問題がある。具体的に
は、図８に示す期間１の先頭で、アドレス２００が記憶
装置１００に入力され、復号化された画素が出力される
のは、少なくとも、出力２０６が決定し、復号化処理の
終了後であるので、期間２の後半となる。

【００２０】このために、期間２の先頭でアドレス２０
１を決定することができないので、結局、予測した画素
の値と異なった値が復号化された場合には、期間３の先
頭であらためて予測値を読み出さなければならない。

【００２１】このような構成にすると、符号化時に比べ
て(符号化時には全画素の値が既知であるので、上記の
ような問題は発生しない)処理速度が低下し、装置のハ
ード化にも不向きとなる。

【００２２】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、符号化時に比べて復号
化処理速度が低下しない符号化・復号化装置を提供する
ことである。

【００２３】

【課題を解決するための手段】及び

【作用】上記の目的を達成するため、本発明は、予測符
号化・復号化を用いた符号化・復号化装置において、あ
らかじめ複数の記憶装置に複数の予測値を格納する手段
と、処理対象とする画素と特定の位置関係にある画素を
除いて参照画素群を構成する手段と、前記参照画素群を
もとに、前記複数の予測値から単一の予測値を選択する
手段と、前記選択した予測値をもとに前記予測符号化・
復号化を行なう手段と、前記選択した予測値を使用し
て、前記複数の予測値を更新する手段とを備える。

【００２４】以上の構成において、復号化処理を容易か
つ高速に行なうよう機能する。

【００２５】

【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。

【００２６】ここでは、説明を簡単にするために、位相
が２つの場合について説明する。各位相において、参照
画素(テンプレート)は以下のように生成される。すなわ
ち、図６の位相０、着目画素３０６が符号化、復号化の
対象画素であり、この着目画素３０６を除く画素により
構成される画素群により予測値が決定され、それをもと
に、符号化、復号化が行なわれる。

【００２７】上記の符号化、復号化が終了すると、次画
素の符号化、復号化を行なうが、位相１のテンプレート
を生成するのに必要な画素である画素３１１(ｈ３３)
は、位相０で符号化、復号化の対象画素であった画素３
０６である。

【００２８】このように、連続してテンプレートを生成
し、符号化、復号化を行なう。［第１実施例］図１は、本発明の第１の実施例に係る符
号化・復号化装置の構成を示すブロック図である。同図
において、符号１，２は、それぞれ位相０、位相１の参
照画素(テンプレート)を生成するテンプレート生成部で
ある。また、２０，２１は、前画素の符号化、または、
復号化対象画素を含む画素群を除く画素群であり、２
２，２３は、その除かれた画素群である。

【００２９】例えば、除外される画素群を前画素の符号
化、復号化対象画素のみに限定すると、位相０において
は、２２は、図６の画素３０５であり、２０は、残りの
画素群である。また、位相１においては、除外される画
素は図６の画素３１１であり、位相０＝＞位相１と処理
されている場合には、位相０の画素３０６が、位相１の
画素３１１と同一の画素である。

【００３０】以下、図２に示すタイミングチャートを参
照して、本実施例に係る装置での復号化時の動作を説明
する。

【００３１】図１に示す記憶装置３，５には、位相０の
予測状態値が格納され、図７における記憶装置１００を
２分割したものが、これらの記憶装置３，５に対応す
る。図６に示すようなテンプレートの場合には、各記憶
装置は、５１２通りの予測状態を格納できることにな
る。

【００３２】同様に、記憶装置４，６は、図７における
記憶装置１０１に対応する。

【００３３】ここでは、図２に示すタイミングチャート
における期間２の先頭で、位相１の記憶装置４，６の読
み出しを行なう。これらの記憶装置４，６のアドレス
は、画素３１１を除く画素群により構成され、その値を
ＰＨ１＿a１とする。そして、このアドレス入力によ
り、記憶装置４，６からは出力２５，２７が出される。
なお、これらの値をそれぞれ、ＰＨ１＿o１＿Ｌ，ＰＨ
１＿o１＿Ｈとする（図２参照）。

【００３４】更新データ生成及び制御部１２に入力され
る位相信号４３は、現在の処理対象画素がどの位相で処
理されるかを示す信号である。上記の期間２中で、位相
０の処理が終了するので、復号化時においては、算術符
号・復号器１１より、期間２中に復号画素５１が出力さ
れる。

【００３５】また、これら位相信号４３，復号画素５１
より選択信号４２が決定され、セレクター７により、記
憶装置３〜６からの出力２４〜２７の中から１つが選択
され、出力３２及び、出力３４として出力される。

【００３６】期間２中において、前位相でデコードされ
た画素である画素５１が決定され、その値がＨであると
すると、セレクター７からの出力３２は、ＰＨ０＿o１
＿Ｈとなる。そして、この出力３２は、デコーダー８に
入力され、そこで、推定確率（ＬＳＺ）３６に変換され
る。

【００３７】また、期間３では、算術符号・復号器１１
は、推定確率３６，出力３４をもとに復号化を行ない、
画素出力５１を出力する。この出力５１は、期間３中、
既に読み出されている、ＰＨ０＿o２＿Ｌ，ＰＨ０＿o２
＿Ｈの選択に使用され、以下、同様にして処理が繰り返
される。

【００３８】また、算術符号・復号器１１より、予測状
態値の更新要求である信号４１が出力された場合には、
セレクター７からの出力３２，３４，位相信号４３とと
もに、更新データ生成及び制御部１２で、更新データの
生成、制御が行なわれる。

【００３９】なお、記憶装置３〜６の更新は、更新デー
タ生成及び制御部１２からの出力２８〜３１により、適
宜、行なわれる。

【００４０】以上説明したように、本実施例によれば、
１つ前の復号化された画素を除いてテンプレートを構成
し、各位相ごとの予測状態を２分割して、テンプレート
の出力を分割された記憶装置に共通に入力して読み出し
を独立に行ない、この出力により、それぞれの予測状態
から、推定確率、予測シンボル等を独立に決定する機構
を設けるとともに、復号化された前画素の値を使用し
て、現在復号化している画素の復号化に必要な推定確
率、推定シンボル等を選択し、さらには記憶装置への再
書き込みをできるようにすることで、算術符号器、復号
器を、データの圧縮率や予測状態値を格納しておく記憶
装置の更新処理に依存せず、高速に動作させることがで
きる。

【００４１】さらに、リアルタイムで符号化、復号化が
できるばかりでなく、従来必要であった速度調整用メモ
リーや、周辺装置、制御回路等を大幅に軽減することが
できる。［第２実施例］以下、本発明に係る第２の実施例につい
て説明する。

【００４２】図３は、第２実施例に係る符号化・復号化
装置の構成を示すブロック図である。なお、同図におい
て、図１に示す、上記第１実施例に係る装置と同一構成
要素には同一符号を付してある。、そこで、図４に示す
タイミングチャートとともに、本実施例における復号化
時の動作について説明する。

【００４３】図４の期間２の先頭で、上位第１実施例と
同様、位相１の記憶装置４，６の読み出しを行なう。こ
れらの記憶装置４，６のアドレスは、図６に示す画素３
１１を除く画素群により構成され、ここでは、その値を
ＰＨ１＿a１とする。そして、このアドレス入力によ
り、記憶装置４，６から出力２５，２７が出される。そ
の値を、それぞれＰＨ１＿o１＿Ｌ，ＰＨ１＿o１＿Ｈと
する。

【００４４】位相信号４３は、現在の処理対象画素が、
どの位相で処理されるかを示す信号である。ここでは、
期間２中で位相０の処理が終了するので、復号化時にお
いては、算術符号・復号器１１より、復号画素５１が期
間２中に出力される。

【００４５】そして、位相信号４３により、選択信号１
（４２）が決定され、セレクター７により、記憶装置３
〜６の出力２４〜２７の中から、一方の位相出力３２，
３３及び、３４，３５が出力される。これらの位相出力
３２，３３は、次に、デコーダー８，９で推定確率３
８，３９にそれぞれ変換される。

【００４６】期間２中において、前位相でデコードされ
た画素である画素出力５１が決定され、その値がＨの場
合、選択信号２（４４）により、セレクター１０からの
出力（ＬＳＺ）３８はＬＳＺＨ、また、出力（ＭＰＳ）
３９はＭＰＳＨとなる。

【００４７】また、期間３では、算術符号・復号器１１
は、上記の出力３８，３９をもとに復号化を行ない、画
素出力５１を出力する。ここで出力された出力５１は、
期間３中に、既に読み出されているＬＳＺ１11＿Ｌ，Ｌ
ＳＺ11＿Ｈの選択に使用され、以下、上記と同様にして
処理が繰り返される。

【００４８】算術符号・復号器１１より、予測状態値の
更新要求である出力４１が出された場合には、セレクタ
ー７からの出力３２，３３，３４，３５，位相信号４３
とともに、更新データ生成及び制御部１２で、更新デー
タの生成、制御が行なわれる。なお、記憶装置３〜６の
更新は、更新データ生成及び制御部１２からの出力２８
〜３１により、適宜行なわれる。＜変形例＞図５は、上記実施例の変形例に係る符号化・
復号化装置の構成を示すブロック図である。ここでも、
図１，図３に示す、上記実施例に係る装置と同一構成要
素には同一符号を付す。

【００４９】本変形例では、符号化、復号化に先立ち、
各位相に対応する記憶装置３〜６をリセットするため、
リセット手段９０を設け、このリセット手段９０からの
出力９１で、記憶装置３〜６を同時にリセットするよう
になっている。

【００５０】これにより、より短時間で記憶装置をリセ
ットすることができる。

【００５１】なお、上記の説明において、子細なタイミ
ング等は説明を簡略化するために省略したが、上述によ
うに、本願発明の特徴は、ある時刻で、その値が既知で
ない画素を除いてテンプレートを構成し、予測状態値候
補をあらかじめ複数個読み出しておき、画素の値が既知
になった時点で、予測状態値を確定させることにある。

【００５２】本発明は、複数の機器から構成されるシス
テムに適用しても、１つの機器から成る装置に適用して
も良い。また、本発明は、システムあるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
予測値を格納しておく記憶装置の更新処理に依存せずに
符号化・復号化を行なうことで、リアルタイムの符号化
・復号化を容易に実現できる。

【００５４】また、他の発明によれば、複数の記憶装置
を複数に分割し、それらを同時にリセットできるよう構
成することで、より短時間で記憶装置のリセットが可能
となる。

【００５５】

【図面の簡単な説明】

【図１】本発明の第１実施例に係る符号化・復号化装置
の構成を示すブロック図である。

【図２】第１実施例に係る装置の動作タイミングチャー
トである。

【図３】第２実施例に係る符号化・復号化装置の構成を
示すブロック図である。

【図４】第２実施例に係る装置の動作タイミングチャー
トである。

【図５】変形例に係る符号化・復号化装置の構成を示す
ブロック図である。

【図６】画素配置による位相を示す図である。

【図７】従来の符号化・復号化装置の構成を示すブロッ
ク図である

【図８】従来の符号化・復号化装置の動作タイミングチ
ャートである。。

【符号の説明】

１，２テンプレート生成部３〜４，１００〜１０３記憶装置７，１０，１０４セレクター８，９，１０５デコーダー１１，１０６算術符号・復号器１２，１０７更新データ生成及び制御部３００〜３０５高解像度側画素３０６符号化，復号化対象画素３０７〜３１０低解像度側画素

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/32 Ｈ０４Ｎ 7/137 Ｚ

Claims

【特許請求の範囲】

【請求項１】予測符号化・復号化を用いた符号化・復
号化装置において、あらかじめ複数の記憶装置に複数の予測値を格納する手
段と、処理対象とする画素と特定の位置関係にある画素を除い
て参照画素群を構成する手段と、前記参照画素群をもとに、前記複数の予測値から単一の
予測値を選択する手段と、前記選択した予測値をもとに前記予測符号化・復号化を
行なう手段と、前記選択した予測値を使用して、前記複数の予測値を更
新する手段とを備えることを特徴とする符号化・復号化
装置。
【請求項２】前記参照画素群は、前記複数の記憶装置
に対する所定周期のアドレスとして機能することを特徴
とする請求項１に記載の符号化・復号化装置。
【請求項３】さらに、前記複数の記憶装置を特定のグ
ループに分割する手段を備え、該複数の記憶手段は、該
グループごとに独立して前記予測値の読み書きができる
ことを特徴とする請求項１に記載の符号化・復号化装
置。
【請求項４】さらに、前記複数の記憶装置に同一の予
測値を同時に書き込む手段を備えることを特徴とする請
求項１に記載の符号化・復号化装置。
【請求項５】前記同一の予測値には、前記複数の記憶
装置のリセット信号が含まれることを特徴とする請求項
４に記載の符号化・復号化装置。