JP3578747B2 - 画像出力装置 - Google Patents
画像出力装置 Download PDFInfo
- Publication number
- JP3578747B2 JP3578747B2 JP2002047294A JP2002047294A JP3578747B2 JP 3578747 B2 JP3578747 B2 JP 3578747B2 JP 2002047294 A JP2002047294 A JP 2002047294A JP 2002047294 A JP2002047294 A JP 2002047294A JP 3578747 B2 JP3578747 B2 JP 3578747B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- period
- frequency
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【産業上の利用分野】
本発明は、入力映像信号に基づき画像出力を行う画像出力装置に係り、特に、映像信号をデジタル信号に変換する際に用いられるサンプリングクロックの周波数、位相を調整するための手段を備えた画像出力装置に関する。
【0002】
【従来の技術】
近年、電子計算機や通信機器、あるいはテレビジョンなどのビデオ機器からディスプレイ装置用に出力される画像情報(ビデオ信号)を入力して、画像や図形などを印刷記録するビデオプリンタ装置が開発されている。
【0003】
これらのビデオ信号は、高精細化および多階調化されつつあり、ビデオプリンタ装置にも高精細化および多階調化への対応が要求されつつある。
【0004】
従来、この種のビデオ信号を印刷記録するビデオプリンタ装置としては、例えば特開昭60−46733号公報に静止画記録装置として開示されているように、一般のテレビジョン放送等のビデオ信号を一旦デジタルデータに変換し、その画像データを使用して画像の印刷記録を行うものが知られている。
【0005】
ビデオ信号をデジタルデータに変換する際には、ビデオ信号を構成する映像信号を、これに付随した同期信号を基準にしたタイミングでサンプリングする。そして、個々のデジタル化された画像データは画像全体における座標位置情報と共に管理され、印刷記録時には前記座標位置情報に基づいて再生される。
【0006】
また、映像信号内における実際の画像期間(映像信号のうち、実際の画面を構成する画像信号が出力される期間)の水平方向および垂直方向に関する管理は以下のようにして行われる。
【0007】
図18は、前記ビデオ信号の構成を示したタイミングチャートであり、垂直同期信号(V同期信号)と水平同期信号(H同期信号)と映像信号との関係、および拡大したH同期信号と映像信号との関係を示している。
【0008】
同図において、水平方向には、画像信号453の出力期間である画像期間450およびH同期信号の立ち下がりから画像期間450が始まるまでのブランキング期間451を予め設定しておき、H同期信号が立ち下がった後、前記ブランキング期間451だけ遅れた時点から画像期間450だけ映像信号をサンプリングすることによって、水平方向1ライン分の映像信号の内、画像信号だけを選択的にサンプリングするようにしている。
【0009】
この結果、画像期間450を示す画像信号453のみがデジタル化され、画像データとして出力される。
【0010】
また、垂直方向には、V同期信号の立ち下がりから画像信号を含む映像信号が入力されるまでの所定の時間(バックポーチ期間)454を予め設定しておき、V同期信号が立ち下がった後、前記バックポーチ期間451だけ遅れた時点から始まるH同期信号に応じた映像信号をサンプリングすることによって、垂直方向の画像期間を管理するようにしている。
【0011】
上記従来例は,ビデオプリンタ装置に関するものであるが,全く同様に表示装置の場合として特開昭55−650号公報記載の液晶表示装置がある。この様な従来例では,ビデオ信号(テレビジョン信号)を入力して,該ビデオ信号の映像信号部分をデジタル化して1画面分の画像データを保持可能な画像メモリに貯えた後,該画像データを所定の順序で読み出し液晶表示部で画像表示を行なうものである。
【0012】
【発明が解決しようとする課題】
上記した構成のビデオプリンタや液晶表示装置は、ある特定の種類のビデオ信号に対しては正確に動作するが、扱えるビデオ信号の種類はテレビジョン信号等の所定の1種類に確定されており、前記ブランキング期間、バックポーチ期間等の信号パラメータの値が少しでも異なるビデオ信号には対応できないという問題があった。
【0013】
また、信号パラメータの値が互いに異なるビデオ信号を扱える装置としては、特開昭59−226581号公報に記載されている。
【0014】
この従来装置では、同期信号が出力されてから、映像信号に対してサンプリング処理を開始するまでの時間設定を、書き換え可能な記憶素子(シフトレジスタ)を利用して行い、このシフトレジスタを適宜に書き換えることによって信号パラメータの値が異なるビデオ信号にも対応できるようになっている。
【0015】
しかしながら、この従来技術では、サンプリング処理を行うタイミング信号(サンプリングクロック)の周波数が固定となっているため、同期信号の種類が異なる場合、すなわち、水平1ライン当たりの時間が異なる場合には、サンプリングした画像データの縦横比(アスペクト比)が変化し、元の画像と印刷画像とのアスペクト比が変化するので忠実な印刷を行うことができなかった。
【0016】
また、既存のNTSC方式やPAL方式のビデオ信号は、その規格が既知であるため予め各方式に合わせてパラメータの値を各種用意しておくことが可能であり、パラメータの求め方に関しては、例えば別冊トランジスタ技術SPECIAL、No.5(1987)、第106頁から第136頁において、『パソコンによる画像処理技術』および『パソコン用画像入力ボードの設計・製作』と題して論じられているような手法が広く知られている。
【0017】
しかし、ビデオ信号を扱う最近の電子計算機や情報端末装置においては、表示の高解像度化が進み、たとえば、水平方向に1280画素、垂直方向に1024画素といった、従来のテレビジョン放送に用いられてきた信号形式に比較して、約4倍の情報量を表示するものなどが開発されつつある。
【0018】
ところが、この種の高精細高解像度ビデオ信号には一般化された規格がなく、いわば信号源である電子計算機の製造業者毎に異なる信号形式を用いているのが現状である。
【0019】
したがって、これらの高精細高解像度ビデオ信号に基づいて印刷記録を行うビデオプリンタ装置や画像表示を行なう液晶表示装置では、その仕様をビデオ信号の規格に対応させざるを得ないが、前記シフトレジスタを利用する従来技術では、新たに開発された信号形式のビデオ信号には対応しきれない。
【0020】
さらに、従来技術においては、ビデオプリンタ装置側のサンプリング信号の周波数を信号源側の量子化周波数に比較して十分速くすれば、信号源での量子化周波数を考慮することなくビデオ信号の忠実なサンプリングが可能となるが、高精細高解像度ビデオ信号ではその周波数帯域が非常に高いために、サンプリング周波数を信号源での量子化周波数より十分速くするといったことができず、サンプリング周波数を信号源での量子化周波数に合わせなければならない。
【0021】
さらに、信号源とビデオプリンタ装置,あるいは表示装置との間を接続するケーブル等の接続条件によるビデオ信号の鈍り等も無視できない。すなわち、画像信号が線画の場合など、信号のピーク値とサンプリング位置とが一致しないと、印刷画像において線画が正確に表現されなくなってしまう,あるいは表示画像が正確に表示されなくなってしまうという問題が発生する。
【0022】
したがって、このような問題を解決するためには、状況に応じて信号源における量子化時のタイミングとビデオプリンタ,あるいは表示装置側でのサンプリングタイミングとを一致させなければならないが、このようなことは、予め設定したデータを利用して行うことはできない。
【0023】
このように、従来技術のビデオプリンタ,あるいは表示装置は、入力されるビデオ信号の形式が既知である場合には対応できるが、未知の形式のビデオ信号は扱えないという問題があった。
【0024】
本発明の目的は、入力ビデオ信号に適したンプリングクロックが得られるようにした画像出力装置を提供することにある。
【0025】
【課題を解決するための手段】
上記した問題点を解決するために、本発明は以下のような手段を講じた。
【0026】
すなわち、本発明は、画像出力装置に調整スイッチを設け、この調整スイッチに対する操作に応答してサンプリングクロックの周波数の自動調整を行うようにしたことを特徴とするものである。また、特定パターンの映像信号が入力された場合に、サンプリングクロックの位相調整を実行するようにしている。
【0028】
【作用】
映像信号の内容が経時的に変化する場合、サンプリングクロックの周波数の調整を常時行うようにすると、サンプリングクロック周波数が頻繁に変化することになり、安定しない。本発明は、画像出力装置に調整スイッチを設け、この調整スイッチの操作に応答して周波数調整動作を開始するようにしているため、調整スイッチが操作されていないときに映像信号の内容が変化してもサンプリングクロック周波数の調整動作は行われない。よって、映像信号の内容の変化に影響を受けることなく、安定したサンプリングクロックを得ることが出来る。また、調整スイッチを操作することによって、任意の時点で適切なサンプリングクロックを得ることが出来る。
【0029】
また、特定パターンの映像信号入力時にサンプリングクロックの位相調整を行うことによって、位相調整を正確に行うことが出来る。
【0034】
【実施例】
以下、本発明の実施例を図面を用いて説明する。図1は本発明の一実施例である画像信号入力装置1の全体構成を示すブロック図である。
【0035】
同図において、外部に接続された電子計算機等のビデオ信号出力装置2からは、映像信号302、水平(H)同期信号303、および垂直(V)同期信号304から成るビデオ信号806が、モニタ202および画像信号入力装置1に入力される。
【0036】
図3は、前記ビデオ信号806の構成を示したタイミングチャートであり、同図(a)は、V同期信号304と、H同期信号303と、映像信号302との関係を示した図であり、同図(b)はH同期信号303の1周期Th当たりの、H同期信号303と、映像信号302と、ビデオ信号出力装置2から映像信号302を送り出すときに用いられる基準クロックと同一周波数のサンプリング信号との関係を示した図である。
【0037】
画像がカラーの場合には、該映像信号302が、光の3原色である赤(R)、緑(G)、青(B)の3色分の信号となるが、本実施例では、3色のいずれに対しても同様の処理を行うので、説明を簡単にするために1色分に関してのみ説明するものとし、他の2色に関しては説明を省略する。
【0038】
V同期信号304は、1枚の画像の表示を行う時間を設定しており、その周波数としては、一般には人間の目の残像現象を利用できる期間、例えば16ms(60Hz)前後の周期を持つ周波数が用いられることが多い。
【0039】
同図(a)において、実際の画像を構成する画像信号を有するH同期信号が出力される期間(映像期間)705は、V同期信号304の1周期から、その前後のブランキング期間704および706を差し引いた期間のみであり、該ブランキング期間704、706では黒を表示する映像信号が出力される。
【0040】
一方、同図(b)において、映像信号302のうち、実際に画像を構成する1行分の各画像信号453は、H同期信号303の1周期の期間内に収まるようなタイミングで出力されるが、H同期信号303の1周期内で画像信号453が出力されるのは、H同期信号303の1周期Thから、その前後のバックポーチ期間710およびフロントポーチ期間712を差し引いた画像期間711のみであり、該バックポーチ、フロントポーチ期間710、712では黒を表示する映像信号が出力される。
【0041】
図1に戻り、映像信号302は、A/D変換器301でデジタル画像データ305に変換された後に共通バス4へ出力され、該デジタル画像データ305は、後に詳述するように、一旦画像メモリ5に記憶される。
【0042】
H同期信号303は、PLL回路350の位相比較器351、水平同期アドレス発生手段27内で、かつ水平入力先頭位置設定手段26内の第1分周器360のリセット端子、垂直同期アドレス発生手段28内のVアドレスカウンタ370のクロック端子、水平入力先頭位置設定手段29内の第2分周器371のクロック端子、第3分周器380のクロック端子、およびインタレース検出手段30の一方の入力端子に入力され、該第3分周器380の出力信号はコントローラ381に入力される。
【0043】
V同期信号304は、インタレース検出手段30の他方の入力端子、および前記第2分周器371のリセット端子に入力される。インタレース検出手段30は、H同期信号303とV同期信号304とを入力し、両者の位相を比較することによって飛び越し走査か否かを判定し、判定結果をコントローラ381に出力する。
【0044】
水平同期アドレス発生手段27内のHアドレスカウンタ361は、前記デジタル画像データ305を前記画像メモリ5に記憶する際の、水平方向に関するアドレスを設定するためのHアドレス信号364を共通バス4を介して画像メモリ5に出力する。
【0045】
同様に、垂直同期アドレス発生手段28内のVアドレスカウンタ370は、前記デジタル画像データ305を画像メモリ5に記憶する際の、垂直方向に関するアドレスを設定するためのVアドレス信号374を共通バス4を介して画像メモリ5に出力する。
【0046】
フリーズスイッチ385の出力信号、プリセットスイッチ386の出力信号、および自動調整スイッチ387の出力信号はコントローラ381に入力される。該コントローラ381には、RAM392、ROM393、およびバックアップ電源394が接続されている。
【0047】
前記PLL回路350は、位相比較回路351、フィルタ352、アンプ353、VCO(電圧制御形発振器)354、および第4分周器355によって構成され、該第4分周器355の分周比は、分周比シフトレジスタ356に設定されるパラメータによって決まり、該パラメータはコントローラ381によって設定される。
【0048】
位相比較回路351に入力されたH同期信号303は、そこでVCO354から出力されて第4分周器355で分周された信号と位相比較され、比較後の誤差信号はフィルタ352を介してアンプ353へ入力される。アンプ353は、増幅した誤差信号をVCO354に出力し、VCO354からは、位相誤差が修正され、H同期信号303に同期したクロック信号802が出力される。
【0049】
すなわち、PLL回路350から出力されるクロック信号802は、H同期信号303に同期し、さらに、元のH同期信号303に対して、分周比シフトレジスタ356に蓄えられた分周比倍されたクロック信号となる。
【0050】
該クロック信号802は、位相遅延手段25内の位相遅延器382、Hアドレスカウンタ361のクロック端子、遅延器390、および第1分周器360のクロック端子に入力される。
【0051】
前記位相遅延器382は、遅延シフトレジスタ383に設定されるパラメータによって決まる時間だけクロック信号802を遅延し、遅延したクロック信号をA/D変換器301にサンプリング信号803として出力する。遅延器390は、クロック信号802を、Hアドレスカウンタ361での処理に応じた時間だけ遅延し、Hアドレスカウンタ361から共通バス4へ出力されるHアドレス信号364の出力タイミングと、遅延器390を介して共通バス4へ出力されるサンプリング信号803の出力タイミングとを一致させる。
【0052】
この結果、たとえば前記分周比シフトレジスタ356に設定された分周比が1700であると、H同期信号303の1周期Th当たりの映像信号が1700分割され、1周期Th当たり1700個の画像データ305が共通バス4を経由して画像メモリ5に出力されることになる。
【0053】
なお、位相遅延手段25は、後に図6に関して説明するように、ビデオ信号出力装置2側においてデジタル画像データをアナログ信号であるビデオ信号に変換(量子化)するときの量子化周波数と、画像信号入力装置1側におけるサンプリング周波数との位相を一致させるために用いられるものである。遅延シフトレジスタ383に設定されるパラメータはコントローラ381によって設定される。
【0054】
前記水平同期アドレス発生手段27は、水平入力先頭位置設定手段26、Hアドレスカウンタ361、およびH入力数シフトレジスタ363によって構成され、水平入力先頭位置設定手段26は、さらに第1分周器360とHスタートシフトレジスタ362とによって構成されている。Hスタートシフトレジスタ362およびH入力数シフトレジスタ363のパラメータはコントローラ381によって決定される。
【0055】
該水平同期アドレス発生手段27において、第1分周器360はH同期信号303によってリセットされ、前記クロック信号802をHスタートシフトレジスタ362に設定された分周比(パラメータ)で分周し、分周出力をHアドレスカウンタ361に出力する。
【0056】
Hアドレスカウンタ361は、該分周出力が入力されると、H入力数をシフトレジスタ363に設定されているパラメータを入力する。
【0057】
一方、垂直同期アドレス発生手段28は、垂直入力先頭位置設定手段29、Vアドレスカウンタ370、およびV入力数シフトレジスタ373によって構成され、垂直入力先頭位置設定手段29は、さらに第2分周器371とVスタートシフトレジスタ372とによって構成されている。Vスタートシフトレジスタ372およびV入力数シフトレジスタ373のパラメータはコントローラ381によって決定される。
【0058】
該垂直同期アドレス発生手段28において、第2分周器371はV同期信号304によってリセットされ、前記H同期信号303をVスタートシフトレジスタ372に設定された分周比(パラメータ)で分周し、分周出力をVアドレスカウンタ370に出力する。
【0059】
また、前記共通バス4は、インターフェース22を介して外部装置、たとえば画像プリント手段20、画像記憶手段21と接続される。
【0060】
また,画像メモリ5に保持される画像データ305はモニタ203へも出力され,画像表示が行なわれる。
【0061】
つぎに、前記水平同期アドレス発生手段27および垂直同期アドレス発生手段28の動作について詳細に説明する。
【0062】
なお、ここでは水平同期アドレス発生手段27のHスタートシフトレジスタ362の分周比パラメータがX1に、H入力数シフトレジスタ363のパラメータがX2に設定され、同様に、垂直同期アドレス発生手段28のVスタートシフトレジスタ372がY1に、V入力数シフトレジスタ373がY2に設定され、さらに、分周比シフトレジスタ356にはZ1が設定されているものとして説明する。
【0063】
水平同期アドレス発生手段27において、H同期信号303が立ち下がると第1分周器360がリセットされ、その後、PLL回路350から出力されるクロック信号802が第1分周器360によってX1だけ分周されると、プリセット信号804がHアドレスカウンタ361に出力される。
【0064】
Hアドレスカウンタ361は、プリセット信号804が入力されるとH入力数シフトレジスタ363に設定されたパラメータX2を読み込み、以後、クロック信号802が入力されるたびにHアドレス信号を発生し、画像メモリ5にX2個のアドレス信号を出力する。
【0065】
この結果、画像メモリ5には、H同期信号303の1周期分をZ1分割した映像信号のうち、初めから(X1+1)番目を先頭アドレスとしてX2個、換言すれば、(X1+1)番目から(X1+X2)番目までの画像データX2個が画像メモリ5に入力されることになる。
【0066】
したがって、前記図3(b)に関して説明したバックポーチ期間710に相当する期間をHスタートシフトレジスタ362に設定し、画像期間711に相当する期間をH入力数シフトレジスタ363に設定すれば、画像期間に応じた画像データのみが画像メモリに出力されるようになる。
【0067】
一方、垂直同期アドレス発生手段28では、V同期信号304が立ち下がると第2分周器371がリセットされ、その後、H同期信号303が第2分周器371によってY1だけ分周されると、プリセット信号805がVアドレスカウンタ370に出力される。
【0068】
Vアドレスカウンタ370は、プリセット信号805が入力されるとV入力数シフトレジスタ373に設定されたパラメータY2を読み込み、以後、H同期信号303が入力されるたびにVアドレス信号を発生し、画像メモリ5にY2個のアドレス信号を出力する。
【0069】
この結果、画像メモリ5には、V同期信号304が出力された後のH同期信号のうち、初めから(Y1+1)番目のH同期信号に応じた映像信号を先頭アドレスとしてY2個、換言すれば、(Y1+1)番目から(Y1+Y2)番目までの画像データY2個が画像メモリ5に入力されることになる。
【0070】
したがって、前記図3(a)に関して説明したブランキング期間704に相当する期間をVスタートシフトレジスタ372に設定し、一画面に相当する画像期間705をV入力数シフトレジスタ373に設定すれば、垂直方向に関しては、一画面分の映像期間705に応じた画像データのみが画像メモリ5に出力されるようになる。
【0071】
そして、この結果、画像メモリ5には、水平方向にはX2個、垂直方向にはY2個、計X2×Y2個の画像データが記憶されることになる。
【0072】
図2は、前記画像信号入力装置1に斜視図であり、その前面には前記フリーズスイッチ385、プリセットスイッチ386、および自動調整スイッチ387が取り付けられている。なお、各スイッチの用途は、以下の実施例中において適宜説明する。
【0073】
図4は、インタレース無し(順次走査方式)の表示方法において、一般に用いられている画像の画素数の構成例を示した図である。
【0074】
同図(I)の画像例は、垂直方向に1024画素で構成される画像であり、同図(II)の画像例は垂直方向に768画素で構成される画像であり、同図(III)の画像例は垂直方向に400画素で構成される画像である。
【0075】
また、各画像例におけるH同期信号の周波数は、一般的に垂直方向の画素数と対応して設定されることが多い。すなわち、前記したように、V同期信号の周波数は残像現象の見地から60Hz程度に設定されるので、H同期信号の周波数が64kHzであると、V同期信号1周期内のH同期信号の数は以下のようにして算出される。
【0076】
(64kHz/60Hz)=1067
そして、垂直方向のH同期信号の数が求まると、該H同期信号数に応じた垂直方向の画素数が1024画素であると判定される。
【0077】
同様に、H同期信号の周波数が49kHz付近であると、垂直方向の画素数が768画素と判定され、H同期信号の周波数が24kHz付近であると、垂直方向の画素数が400画素と判定される。
【0078】
同様に、一般的には、垂直方向が1024画素の場合は水平方向が1280画素の場合が多く、垂直方向が768画素の場合は水平方向が1024画素で構成される場合が多く、垂直方向が400画素の場合は水平方向が640画素の場合が多いことが知られている。
【0079】
以下に詳述する本発明の各実施例の動作は、上記したような推定結果を一部に利用して未知の信号形式のビデオ信号のパラメータを求め、忠実な画像を再現するようにしている。
【0080】
以下に、図1に示した第1実施例の動作原理を図5のフローチャートを参照しながら説明する。
【0081】
本実施例では、入力される未知の信号形式のビデオ信号の各パラメータを、以下のような3段階の自動調整によって求めるようにしている。
【0082】
第1段階:映像信号内の画像期間の画素数(水平方向および垂直方向)の判定。
【0083】
第2段階:画像期間(水平方向および垂直方向の、ブランキング期間および映像期間)およびサンプリング周波数の判定。
【0084】
第3段階:サンプリング信号の位相合わせ。
【0085】
ビデオ信号出力装置2から出力された未知の信号形式のビデオ信号が画像信号入力装置1に入力され、自動調整スイッチ387が操作されると、前記判定操作の第1段階が開始する。
【0086】
ステップS1では、第3分周器380で分周されたH同期信号がコントローラ381に入力され、コントローラ381は入力信号に基づいて、H同期信号の概略周波数を以下のようにして求める。
【0087】
すなわち、H同期信号を分周する第3分周器380の分周比が100であり、分周後のH同期信号の周期が1.5msであるとすると、100/(1.5×10−3)=66.67kHzの演算結果から、コントローラ381は、前記したような推測に基づいてROM393に予め登録されたデータを参照し、H同期信号の概略周波数を64kHz付近であると判定する。
【0088】
H同期信号の概略周波数が求まると、ステップS2では、H同期信号の概略周波数が64kHzであるという判定結果に基づいて、コントローラ381がROM393に登録されたデータテーブルを参照し、画像期間のH方向画素数を例えば1280、V方向画素数を例えば1024と判定し、ステップS3では、該画素数に関する値を、それぞれH入力数シフトレジスタ363およびV入力数シフトレジスタ373へセットする。
【0089】
ステップS4では、H同期信号303の1周期当たりのサンプリングクロック数SCを、コントローラ381がROM393に登録されたデータテーブルを参照して求め、これを分周比シフトレジスタ356にセットする。
【0090】
なお、ここでいうサンプリングクロック数SCは、図7に示したように、H同期信号303の1周期分の映像信号をSC個のデジタル画像データに分割したときに、該SC個に分割されたデジタル画像データの先頭から前記H方向画素数(1280)内に、少なくともブランキング期間710と画像期間711との境界部分周辺A、および画像期間711とブランキング期間712との境界部分周辺Bのデジタル画像データが含まれるようにすることができる数である。
【0091】
以下の説明では、該サンプリングクロック数SCが1800と判定されたものとして説明する。また、このとき、Hスタートレジスタ362およびVスタートレジスタ372には、初期設定値として、例えば0をセットする。
【0092】
このようにして、各パラメータの暫定的なセットが終了すると、ステップS5aでは、コントローラ381が書き込み許可信号を共通バスを経由して画像メモリ5へ出力する。PLL回路350からは、分周比シフトレジスタ356にセットされた値(1800)にH同期信号303の周波数(64kHz)を掛けた周波数115MHzのクロック信号がサンプリングクロック802として出力され、このサンプリング信号802は位相遅延手段25の位相遅延器382を経由してA/D変換器301に入力される。なお、該遅延器382の機能に関しては、後に図6に関して詳細に説明する。
【0093】
A/D変換器301は、該サンプリング信号803で映像信号302をA/D変換してH同期信号303の1周期分の映像信号を1800分割し、これをデジタル画像データ305として画像メモリ5へ出力する。
【0094】
このとき、水平同期アドレス発生手段27のHアドレスカウンタ361では、サンプリングクロック信号802に基づいて、H(水平)方向のアドレス信号の発生動作を以下のようにして開始する。
【0095】
すなわち、第1分周器360は、H同期信号303でリセットされた後に、Hスタートシフトレジスタ362にセットされている分周比(現時点では0)でクロック信号802を分周し、その分周出力をHアドレスカウンタ361にプリセット信号804として送り出し、H入力数シフトレジスタ363にセットされているプリセット値(1280)をHアドレスカウンタ361にセットする。
【0096】
Hアドレスカウンタ361は、H同期信号303から1280個のサンプリングクロックを計数して、画像のH方向の1ライン分のアドレスとして1280のH方向アドレスを発生し、該アドレスを画像メモリ5へ出力する。
【0097】
この結果、画像メモリ5には、A/D変換器301で映像信号を115MHzの周波数でサンプリングして得られたデジタル画像データ305が、前記アドレスによって指定される領域に記憶される。
【0098】
なお、このときに画像メモリ5へ入力される画像データは、図7に関して説明したように、H同期信号1周期分の映像信号を1800分割したデジタル画像データのうちの、先頭部分から1280番目までであり、該1280個のデジタル画像データ内には、ブランキング710と映像期間711との境界部分周辺A、および映像期間711とブランキング712との境界部分周辺Bのデジタル画像データが含まれることになる。
【0099】
一方、第2分周器371も、Vスタートシフトレジスタ372にセットされている分周比(現時点では0)でH同期信号303を分周し、その分周出力をプリセット信号805としてVアドレスカウンタ370に送り出し、V入力数シフトレジスタにセットされているプリセット値(1024)をVアドレスカウンタ370にセットする。
【0100】
したがって、Vアドレスカウンタ370は、V同期信号304が出力された後からのH同期信号の計数を開始し、画像の垂直方向に関して1024画素分のV方向アドレスを発生し、これを画像メモリ5へ出力する。
【0101】
この結果、画像メモリ5には、各H同期信号に応じた1280個の画像データが、垂直方向には前記Vアドレスによって指定される領域に記憶される。
【0102】
以上のようにして、自動調整操作の第1段階である映像信号内の画像期間の画素数の判定、および該パラメータを利用して得られた画像データの画像メモリ5への登録が終了すると、前記判定操作の第2段階が開始する。
【0103】
なお、該第1段階において画像メモリ5へ登録する画像データは、後述する第2段階での各操作を考慮して、画像が白となるようなものを選ぶことが望ましい。
【0104】
ステップS6aでは、コントローラ381が前記画像メモリ5に記憶された画像データの内容を共通バス4を介して読み出す。
【0105】
ステップS7aでは、初めに、Vアドレスに応じた画像データを参照して、V同期信号の立ち下がりから映像期間が開始するまでのブランキング期間を以下のようにしてアドレス値として求める。
【0106】
すなわち、前記第1段階において、画像が白となる映像信号を画像メモリ5に記憶させておくと、画像領域以外の前記バックポーチ部分では、映像信号302が黒(輝度0)を示す。したがって、映像期間が開始するまで画像データが黒の期間がバックポーチであり、画像データが白の期間が映像期間であると判定することができる。
【0107】
本実施例では、バックポーチの期間が10アドレスと判定されたものとする。
【0108】
なお、画像全体が黒の場合などでは、ブランキング期間(バックポーチ)と映像期間との区別が難しいので、このような自動調整を行う場合には、画像メモリ5に予め登録しておく画像データは、少なくとも映像期間の初めと終わりが黒以外の映像信号に応じたものである必要がある。
【0109】
このようにして垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定を開始する。
【0110】
ところで、水平方向に関しての映像期間の判定は、単にH同期信号303に応じた画像期間およびブランキング期間を求めれば良いといったものではなく、ビデオ信号出力装置2における映像信号のサンプリング周波数も同時に求める必要がある。
【0111】
すなわち、ビデオ信号出力装置2のほとんどは、電子計算機等のデジタル情報をアナログ信号に変換することによってビデオ信号を作成しているため、ビデオ信号出力装置2におけるD/A変換のサンプリング周波数と、映像信号入力装置1側でのA/D変換のサンプリング周波数とが一致していないと、量子化誤差によって画像にモアレ縞が発生する場合がある。
【0112】
そこで、水平方向に関しての映像期間の判定にあたっては、ブランキング期間と映像期間とサンプリング周波数とを以下のようにして求める。
【0113】
コントローラ381は、水平方向に関して得られた画像データを前記画像メモリ5から読出し、H同期信号の立ち下がりから映像期間が開始するまでのブランキング期間およびその後の映像期間を、前記垂直方向の場合と同様にしてアドレス値として求める。
【0114】
本実施例では、ブランキング期間が50アドレス、映像期間が1220アドレスであると判定されるものとする。
【0115】
このようにしてV方向のブランキング期間、およびH方向ブランキング期間、映像期間が求められると、ビデオ信号出力装置2におけるD/A変換時のサンプリング周波数は以下のようにして求められる。
【0116】
すなわち、水平方向の画像期間の画素数が1280であり、前記求められた映像期間が1220アドレスであることから、サンプリング周波数を一致させる、すなわち前記画像期間が1280分割されるようにするためには、サンプリング周波数を1280/1220=1.05倍すれば良いことが分かる。そして、サンプリング周波数が1.05倍となれば、H方向のブランキング期間(バックポーチ)も50アドレス×1.05=53に修正する必要がある。
【0117】
同様に、サンプリング周波数を1.05倍するためにはPLL回路350の分周比、すなわち分周比シフトレジスタ356の設定値を1890とする必要があることが分かる。
【0118】
このようにして各パラメータが求められると、ステップS8では、各パラメータの値が所定の範囲内のものであるか否かが判定される。
【0119】
すなわち、本実施例の機能を有効に活用するには、前記第1段階において白画面を表示する映像信号を出力することが望ましいが、このような映像信号が入力されなかった場合には、前記各パラメータの値が所定の範囲から外れてしまう。そして、この状態で以後の処理を実行すると、正確なパラメータが設定されない。
【0120】
そこで、ステップS8では、各パラメータの値が所定の範囲内のものであるか否かを判定し、所定の範囲外の値であると、ステップS9において、ROM393内に設定された概略設定用パラメータを読出し、ステップS10において該パラメータを対象となる各パラメータに設定し、さらに、ステップS11において該各パラメータをRAM392に記憶して当該処理を終了する。
【0121】
一方、ステップS8において、各パラメータの値が所定の範囲内のものであると判定されると、ステップS12において各パラメータが所定のレジスタに設定、あるいは再設定される。
【0122】
ただし、このような操作を1回行っただけでは、たとえば前記ブランキング期間あるいは映像期間の判定時に、その境界部分が明確でない(境界部分の画像データが中間値を示す)場合には、パラメータが誤差を含むものとなってしまう。
【0123】
そこで、本実施例では、以上のようにして映像期間の概略判定が終了すると、ステップS13において、該判定結果、すなわちパラメータが正確であるか否かが判断される。この判定は、ブランキング期間に相当するアドレスの画像データが略すべて0(黒)であり、映像期間に相当するアドレスの画像データが略すべて255(白)であるか否かを判定することによって行われる。正確でない場合には、その精度をさらに向上させるために、当該処理はステップS5に戻り、該パラメータを用いて映像信号を画像メモリ5へ再度記憶する。
【0124】
以下、ステップS5に戻った後の再処理について簡単に説明する。
【0125】
なお、以上の説明から明らかなように、この時点では、
分周比シフトレジスタ356には1890が、
Hスタートシフトレジスタ362には53が、
Vスタートシフトレジスタ372には10が、
H入力数シフトレジスタ363には1280が、
V入力数シフトレジスタ373には1024が、それぞれセットされているものとする。
【0126】
ステップS5では、パラメータが以上のように設定された状態でコントローラ381が書き込み許可信号を共通バスを経由して画像メモリ5へ出力する。PLL回路350からは、分周比シフトレジスタ356にセットされた値(1890)にH同期信号303の周波数(64kHz)を掛けた周波数121MHzのクロック信号802がサンプリングクロックとして出力され、このサンプリングクロックは位相遅延手段25の位相遅器382を経由してA/D変換器301に入力される。
【0127】
A/D変換器301は、該サンプリングクロック803で映像信号をA/D変換し、H同期信号303の1周期分の映像信号を1890分割し、これをデジタル画像データとして画像メモリ5へ出力する。
【0128】
さらに、第1分周器360は、H同期信号でリセットされた後に、Hスタートシフトレジスタ362にセットされている分周率(この場合53)でクロック信号802を分周し、その分周出力をHアドレスカウンタ361にセット信号804として送り出し、H入力数シフトレジスタにセットされているプリセット値(1280)をHアドレスカウンタ361にセットする。
【0129】
したがって、Hアドレスカウンタ361は、H同期信号303が出力されてから54番目のクロック信号802を開始タイミングとして、以後、1280個のアドレス信号を画像メモリ5へ出力する。
【0130】
この結果、画像メモリ5には、A/D変換器301において映像信号を121MHzの周波数でサンプリングして得られたデジタル画像データの54番目の画像データを先頭アドレスとして、以後、1280個の画像データが記憶されることになる。
【0131】
一方、第2分周器371も、V同期信号304でリセットされた後に、Vスタートシフトレジスタ372にセットされている分周率(この場合10)でH同期信号303を分周し、その分周出力をVアドレスカウンタ370にセット信号805として送り出し、V入力数シフトレジスタにセットされているプリセット値(1024)をVアドレスカウンタ370にセットする。
【0132】
したがって、Vアドレスカウンタ370は、V同期信号304が出力された後からH同期信号の10周期後からアドレス発生を開始し、画像の垂直方向に関して1024画素分のVアドレス信号を発生し、これを画像メモリ5へ出力する。
【0133】
この結果、画像メモリ5には、V同期信号が出力されてから11番目のH同期信号を先頭として、以後、1024個のアドレス信号が設定されることになる。
【0134】
ステップS6では、コントローラ381が前記画像メモリ5に記憶された画像データの内容を共通バス4を介して読み出し、さらに、ステップS7では、Vアドレスに応じた画像データを参照して、V同期信号の立ち下がりから映像期間が開始するまでのブランキング期間を前記と同様にアドレス値として求める。
【0135】
本実施例では、バックポーチ期間が10アドレスから11アドレスに修正されたものとする。
【0136】
このようにして垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定を開始する。
【0137】
コントローラ381は、水平方向に関して得られた画像データを参照して、H同期信号の立ち下がりから映像期間が開始するまでのブランキング期間およびその後の映像期間を、前記と同様にしてアドレス値として求める。
【0138】
ここでは、ブランキング期間が56アドレス、映像期間が1260アドレスに修正されたものとする。
【0139】
このようにしてブランキング期間および映像期間が求められると、サンプリング周波数も前記と同様にして、求められる。
【0140】
サンプリング周波数=1280/1260×121=123
ブランキング期間=1280/1260×56=57
同様に、サンプリング周波数を1280/1260=1.02倍するためにはPLL回路350の分周比を1890×1.02=1927とすれば良いことが分かる。
【0141】
このようにして映像期間の概略判定が終了すると、本実施例では、以後、ステップS8,S12において前記と同様の処理がなされ、ステップS13において、求められたパラメータの値が正確であると判断されると第2段階の調整が終了する。
【0142】
このようにして映像期間の判定が完了すると、次に、サンプリングクロックの位相合わせを行う。
【0143】
この位相合わせは、後述するように、映像信号入力装置1に入力される映像信号302に、途中のケーブル容量等の影響によって鈍りが生じ、その結果発生する該映像信号302とサンプリング信号803との位相のずれを補償するために行われる。
【0144】
該位相合わせを行うにあたっては、それまでに求めた映像期間に関するパラメータを各レジスタにセットした後に、図8(a)に示したように、水平方向に縞状のパターンが繰り返す映像信号を入力する。
【0145】
なお、縞状のパターンが繰り返す映像信号が入力されたか否かはステップS14で判定され、映像信号がこのようなパターンでないと、ステップS11において各パラメータをRAM392に記憶して当該処理を終了する。
【0146】
ステップS15では、映像信号302の位相とサンプリング信号803の位相とが一致しているか否かが判定され、一致している場合には、ステップS11において各パラメータをRAM392に記憶して当該処理を終了する。
【0147】
なお、このようにしてRAM392に記憶されたパラメータは、プリセットSW386を操作することによって適宜に読み出すことが可能であり、読み出されたパラメータは所定のレジスタに設定される。したがって、一旦信号形式が明らかになったビデオ信号に関しては、以後、上記したような各種の判定処理を実行することなく、簡単に処理できるようになる。
【0148】
また、一致していない場合には、縞の端部において、画像データが白(画像データが255)から黒(画像データが0)に変化せず、その境界部分に同図(b)に示したように、画像データが0〜255の間の中間値を示す領域750が表れる。
【0149】
このような場合には、ステップS16で以下のようにして位相合わせを行う。すなわち、コントローラ381は遅延シフトレジスタ383の値を変化させることによって位相遅延器382の遅延量を少しずつ変化させ、該端部の画像データが中間値を示さないように遅延シフトレジスタ383の設定値をセットする。
【0150】
図6は、サンプリングクロック803の位相と映像信号302の位相との関係を示した図である。
【0151】
同図において、水平方向に縞状のパターンが繰り返す映像信号を出力するビデオ信号出力装置2の出力部では、同図(a)および(b)に示したように、サンプリングクロック730とパルス状の映像信号731とは同期しているが、該映像信号731は、画像信号入力装置1に入力されたときには、途中のケーブルの容量等の影響によって同図(c)に示したように鈍った波形732となってしまい、画像信号入力装置1のサンプリングクロック733(803)でサンプリングすると、その画像データは同図(e)に示したように、中間値を示す画像データ734となる。
【0152】
そこで、この様な場合には、同図(f)に示したように、ビデオ信号出力装置2のサンプリングクロック733に対して、例えば1/3位相だけずれたサンプリングクロック736で映像信号732をサンプリングすると、その画像データは同図(g)に示したように、元の映像信号731に応じた画像データ737となる。
【0153】
そこで、本実施例では、コントローラ381が、遅延シフトレジスタ383にセットする値を変化させることによって位相遅延器382の遅延量を少しずつ変化させ、該境界部分での画像データが中間値を示さないように遅延シフトレジスタ383の設定値をセットするようにし、最終的に最適な遅延時間をセットする。
【0154】
なお、このときに入力する映像信号は、中間値を持たず、かつ1水平期間内に何回か白黒の値が変化するような信号であれば、どの様な信号であっても良い。
【0155】
このようにして位相合わせが行われ、ステップS15で位相が一致していると判定されると、前記したように、ステップS11において各パラメータをRAM392に記憶して当該処理を終了する。
【0156】
図9は、画素数設定手段33によって映像信号内の画像期間の画素数(水平方向および垂直方向)を割り出す実施例の主要部分の構成を示したブロック図であり、図1と同一の符号は同一または同等部分を表している。
【0157】
前記図1に関して説明した実施例では、画像期間の画素数は、コントローラ381が第3分周器380の出力信号に基づいてROM393を参照することによって割り出されたが、本実施例では、コントローラ381で演算処理等を行うことなく、該画素数の判定、登録ができるようにした。
【0158】
同図において、H同期信号はfh検出手段31およびインタレース検出手段30の一方の入力端子に入力され、V同期信号はインタレース検出手段30の他方の入力端子に入力され、該fh検出手段31およびインタレース検出手段30の出力信号はROM32のアドレスバスに入力される。
【0159】
該ROM32のデータバスには、サンプリング周波数設定手段24、水平同期アドレス設定手段27、および垂直同期アドレス設定手段28が入力されている。
【0160】
このような構成の装置において、fh検出手段31は、H同期信号の周波数を適宜の手段で計測し、該周波数に応じたデジタル信号(例えば3ビット)をROM32のアドレスバスの下位3ビットに出力する。
【0161】
一方、インタレース検出手段30は、インタレースの有無を検出して、該検出信号をROM32のアドレスバスの上位1ビットに出力する。
【0162】
ROM32は、アドレスバスに入力されるデータに応じたアドレスに記憶されたデジタルデータをサンプリング周波数設定手段24、水平同期アドレス設定手段27、および垂直同期アドレス設定手段28に出力する。
【0163】
本実施例によれば、コントローラ381による演算等を行うことなく、H同期信号の周波数に基づいて、画素数に関するデータがROM32から水平同期アドレス設定手段および垂直同期アドレス設定手段28に直接出力されるので、コントローラ381の負担が低減され、処理速度が向上する。
【0164】
図10は、前記図6に関して説明したような、映像信号の出力側と入力側とのサンプリング信号の位相のずれを調整する装置の主要部の構成を示したブロック図であり、図1と同一の符号は同一または同等部分を表している。
【0165】
同図において、映像信号はA/D変換器301に入力され、該A/D変換器301には、その最大値を記憶するラッチ33および最小値を記憶するラッチ34が接続されている。該ラッチ33およびラッチ34の出力信号は、それぞれ演算回路35に入力される。該演算回路35での演算(減算)結果はコントローラ381に入力される。
【0166】
このような構成の装置において、映像信号は、A/D変換器301において位相遅延手段25から出力されるサンプリング信号によってサンプリングされ、所定の期間内の最大値および最小値が、それぞれラッチ33およびラッチ34に記憶される。演算回路35では、前記所定の期間毎にラッチ33とラッチ34に記憶された画像データの差分を求め、該差分をコントローラ381に入力する。
【0167】
コントローラ381は、該差分から前記サンプリング信号の位相のずれを検出し、該ずれが無くなるように位相遅延手段25を制御する。
【0168】
図11は、コントローラ381で演算処理等を行うことなく前記画像期間を割り出す装置の主要部の構成を示したブロック図であり、図1と同一の符号は同一または同等部分を表している。
【0169】
同図において、A/D変換器301の出力信号はエッジ検出手段36に入力される。エッジ検出手段36の検出信号は表示期間検出手段39の計数手段37のトリガ入力端子に入力され、該計数手段37のリセット端子にはH同期信号が、また、クロック端子にはVCO354からのクロック信号が入力される。
【0170】
計数手段37の計数結果はラッチ38に入力され、該ラッチ38の出力信号はコントローラ381に入力される。
【0171】
このような構成の装置において、計数手段37はH同期信号によってリセットされ、ブランキング期間が終了して映像信号が出力されると、該映像信号はA/D変換器301でデジタル画像データに変換されてエッジ検出手段36に入力される。
【0172】
エッジ検出手段36は、該デジタル画像データを参照してエッジ部分を検出し、検出信号を計数手段37のトリガ入力端子に入力する。トリガが入力されると、計数手段37はVCO354のクロックを計数開始する。
【0173】
その後、エッジ検出手段36が画像期間の終了を検出すると、ラッチ38は計数手段37の計数値を保持し、該計数値をコントローラ381に出力する。
【0174】
図12は、前記図11に関して説明したエッジ検出手段36に、エッジ検出のスレッショルドを変化させる機能を付加した実施例の主要部分の構成を示したブロック図であり、図11と同一の符号は同一または同等部分を表している。
【0175】
同図において、A/D変換器301の出力信号は比較手段41の一方の入力端子に入力され、他方の入力端子にはレベル設定手段40の出力信号が入力される。レベル設定手段40にはコントローラ381が接続されており、該レベル設定手段40の出力レベルはコントローラ381によって調整される。
【0176】
このような構成の装置において、入力される映像信号が、図17に示したようにオフセット△Vを有すると、前記図11に関して説明したエッジ検出手段36では、H同期信号に同期したエッジ部Cと、実際の映像期間のエッジ部Dとを区別することができず、得られる画像が不自然なものとなってしまう。
【0177】
このような場合、本実施例では、コントローラ381がレベル設定手段40を適宜に制御して比較手段41のオフセットを変化させ、前記エッジ部Dのみが検出されるようにする。
【0178】
本実施例によれば、映像信号がオフセット△Vを有するような場合であっても、忠実な画像を再生できる。
【0179】
図13は、本発明の第2の実施例のブロック図であり、図1と同一の符号は同一または同等部分を表している。また、図14は本実施例の動作を説明するためのフローチャートである。
【0180】
図1との比較から明らかなように、本実施例では、画像メモリ5の代わりに、画像の一次元方向の1ライン分のみを記憶するラインメモリ55を接続した点に特徴がある。
【0181】
図14において、ステップS1からステップS4までは、前記図5に関して説明した動作とほぼ同じであるので、その説明は省略する。
【0182】
その後、ステップS5bは、ビデオ信号出力装置2から出力される映像信号302の1ライン分がラインメモリ55に記憶され、さらに、該記憶された1ライン分の映像信号がコントローラ381に読み出される。
【0183】
ステップS6bでは、読み出した1ライン分の映像信号内に画像信号が含まれているか否かをその都度判定し、画像信号が含まれていないと当該処理はステップS5bへ戻り、1ライン分の映像信号の記憶、コントローラ381への読み出し、画像信号の有無判定を繰り返す。
【0184】
ステップS6bで画像信号が有りと判定されると、ステップS7bでは、このときのH同期信号の順番を垂直方向に関するブランキング期間とする。
【0185】
また、水平方向に関するブランキング期間、画像期間、およびサンプリング周波数の判定も、該画像信号を有する映像信号を利用して、前記図1に関して説明した実施例の場合と同様にして行う。
【0186】
なお、ステップS8以後は、前記図5に関して説明した動作とほぼ同じであるので、その説明は省略する。
【0187】
本実施例によれば、メモリの容量を小さくできるので、装置の小型化が可能になる。
【0188】
図15は、本発明の第3の実施例のブロック図であり、図1と同一の符号は同一または同等部分を表している。
【0189】
図1または図13との比較から明らかなように、本実施例では、画像データを記憶する外部メモリを特に設けず、該画像データを直接コントローラ381に記憶し、該コントローラ381内において、前記各実施例と同様の判定処理を行うようにしている。
【0190】
なお、本実施例では、その処理方法如何によって、コントローラ381の一部を、図1に示した画像メモリ5、あるいは図13に示したラインメモリ55として利用することができる。
【0191】
図15は、本発明の第4の実施例のブロック図であり、図1と同一の符号は同一または同等部分を表している。
【0192】
本実施例は標本化定理を利用するもので、サンプリング周波数をビデオ信号出力装置2の2倍以上として前記各実施例の場合の2倍以上の画像データを生成し、プリント時には、該画像データに補間処理を施こして出力することによって、位相合わせのプロセスを廃止した点に特徴がある。
【0193】
以下、本実施例の動作を、前記図1に関して説明した実施例と同様のビデオ信号が入力されたと想定し、図5のフローチャートを用いて説明する。
【0194】
すなわち、H同期信号の周波数から、ステップS1においてH同期信号の概略周波数が647kHz付近であると判定され、さらに、ステップS2、3において、画像期間のH方向画素数が1280、V方向画素数が1024と割り出されると、コントローラ381は、ステップS4において、H同期信号303の1周期当たりのサンプリングクロック数SCを前記と同様に、ROM393に登録されたデータテーブルを参照して3600(第1実施例の場合の倍)と判定し、これを分周比シフトレジスタ356にセットし、更に、Hスタートレジスタ362およびVスタートレジスタ372には、初期設定値として、例えば0をセットする。
【0195】
PLL回路350からは、分周比シフトレジスタ356にセットされた値(3600)にH同期信号303の周波数(64kHz)を掛けた周波数230MHzのクロック信号がサンプリングクロック802として出力され、このサンプリングクロック802は位相遅延手段25の位相遅器382を経由してA/D変換器301に入力される。
【0196】
A/D変換器301は、該サンプリングクロック803で映像信号をA/D変換し、H同期信号303の1周期分の映像信号を3600分割し、これをデジタル画像データ305として画像メモリ5へ出力する。
【0197】
以下、前記図1に関して説明した場合と同様にして、自動調整操作の第1段階である映像信号内の画像期間の画素数の判定、および該パラメータを利用して得られた画像データの画像メモリ5への登録が終了すると、コントローラ381は前記画像メモリ5に記憶された画像データの内容を読み出す。
【0198】
ステップS7aでは、初めに、コントローラ381が該画像データを参照して、V同期信号のブランキング期間を求める。
【0199】
本実施例では、図1の実施例の場合と同様に、バックポーチの期間が10アドレスと割り出される。
【0200】
垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定が開始され、ここでは、図1の実施例の場合に比べてサンプリング周波数が2倍になっているので、ブランキング期間が100アドレス、映像期間が2440アドレスとなる。
【0201】
このようにしてブランキング期間および映像期間が割り出されると、サンプリング周波数は前記と同様にして割り出され、さらに、該パラメータの再設定等が行われる。
【0202】
このようにして各パラメータが決定され、実際のプリント操作が開始されると、A/D変換器301から出力されるデジタル画像データは、ビデオ信号出力装置1における元のデジタル画像データの2倍となる。
【0203】
A/D変換器301から出力されるデジタル画像データ305は、補間装置650において補間処理がなされ、その後、インターフェースを介して画像プリント手段、あるいは画像記憶手段に記憶される。
【0204】
本実施例によれば、サンプリング周波数が元の信号の周波数の2倍以上であるために、サンプリング信号の位相合わせを行わなくても、元の映像信号を忠実に再現することができるようになる。
【0205】
なお、上記した実施例では、信号形式判定における第1段階での画素数の判定、および第2段階での画像期間、サンプリング周波数の判定と共に、第3段階での映像信号とサンプリング信号との位相合わせも自動的に行われるものとして説明したが、本発明はこれのみに限定されるものではなく、第1段階および第2段階での判定のみ自動的に行うようにし、第3段階の位相合わせは行わない、あるいは手動で行うようにしても良い。
【0206】
【発明の効果】
以上の通り、本発明によれば、映像信号の内容に影響を受けることなく、安定かつ適切な周波数を持つサンプリングクロックを得ることが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例である画像信号入力装置のブロック図である。
【図2】画像信号入力装置の斜視図である。
【図3】ビデオ信号のタイミングチャートである。
【図4】同期信号周波数に対応した画像寸法の説明図である。
【図5】図1の動作を説明するフローチャートである。
【図6】サンプリング信号とビデオ信号との関係を示した図である。
【図7】分周比シフトレジスタに設定するサンプリングクロック数の求め方を説明するための図である。
【図8】サンプリング信号の位相のずれを説明するための図である。
【図9】水平同期信号の周波数を求める装置のブロック図である。
【図10】サンプリング信号の位相のずれを補正する装置のブロック図である。
【図11】画像期間を検出する装置のブロック図である。
【図12】オフセットを有する映像信号の画像期間を検出する装置のブロック図である。
【図13】本発明の第2の実施例のブロック図である。
【図14】図13の動作を説明するフローチャートである。
【図15】本発明の第3の実施例のブロック図である。
【図16】本発明の第4の実施例のブロック図である。
【図17】図12の動作を説明するための図である。
【図18】ビデオ信号の構成を表したタイミングチャートである。
【符号の説明】
1…画像信号入力装置、2…ビデオ信号出力装置、4…共通バス、5…画像メモリ、20…画像プリント手段、21…画像記憶手段、22,23…インターフェース、25…位相遅延手段、26…水平入力先頭位置設定手段、27…水平同期アドレス発生手段、28…垂直同期アドレス発生手段、29…水平入力先頭位置設定手段、30…インタレース検出手段、55…ラインメモリ、301…A/D変換器、381…コントローラ。
Claims (2)
- 少なくとも水平周波数が異なる複数の映像信号が入力可能であって、該入力映像信号をサンプリングしてデジタル信号に変換するA/D変換器と、該A/D変換器にサンプリングクロックを供給するサンプリングクロック発生回路と、該サンプリングクロック発生回路からのサンプリングクロックの周波数を調整する周波数調整回路とを有し、前記A/D変換器からのデジタル信号に基づき画像の出力を行う画像表示装置において、
前記周波数調整回路は、前記映像信号とともに入力される水平同期信号の周波数もしくは周期を判定する第1の判定手段と、該第1の判定手段によって判定された水平同期信号の周波数もしくは周期に基づいて、当該映像信号の1水平期間における画像期間の画素数を求める第2の判定手段と、該第2の判定手段で求められた前記画像期間の画素数を用いて、前記サンプリングクロックの周波数に関するパラメータを変更する変更手段と、前記サンプリングクロックの位相を調整する位相調整手段とを含み、
前記変更手段は、前記サンプリングクロック発生回路からのサンプリングクロックでサンプリングされた映像信号の1水平期間における画像期間の画素数と、前記第2の判定手段によって求められた前記画像期間の画素数との相違に基づいて、前記サンプリングクロックの周波数に関するパラメータを変更するものであり、
前記サンプリングクロック発生回路は、前記周波数調整回路の前記変更手段で変更されたパラメータが設定され、該設定されたパラメータに応じた周波数を持つサンプリングクロックを発生し、
前記位相調整手段は、該サンプリングクロック発生回路から発生されたサンプリングクロックの位相と前記入力映像信号の位相とが一致するように、該サンプリングクロックの位相を調整することを特徴とする画像表示装置。 - 前記サンプリング発生回路は、前記水平同期信号を基準にしてサンプリングクロックを発生するPLL回路を含み、該PLL回路の分周比として前記パラメータが設定され、
前記位相調整手段は、前記サンプリングクロックの位相を遅延するための位相遅延器を含み、該位相遅延器の位相遅延量を変化させることによって前記サンプリングクロックの位相を調整するようにしたことを特徴とする請求項1に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047294A JP3578747B2 (ja) | 2002-02-25 | 2002-02-25 | 画像出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047294A JP3578747B2 (ja) | 2002-02-25 | 2002-02-25 | 画像出力装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11044399A Division JP3451216B2 (ja) | 1999-04-19 | 1999-04-19 | 画像表示装置及びサンプリング周波数調整方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004163989A Division JP3896368B2 (ja) | 2004-06-02 | 2004-06-02 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002320170A JP2002320170A (ja) | 2002-10-31 |
JP3578747B2 true JP3578747B2 (ja) | 2004-10-20 |
Family
ID=19192806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002047294A Expired - Fee Related JP3578747B2 (ja) | 2002-02-25 | 2002-02-25 | 画像出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3578747B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4806503B2 (ja) * | 2001-09-28 | 2011-11-02 | ダイコク電機株式会社 | スロットマシン |
-
2002
- 2002-02-25 JP JP2002047294A patent/JP3578747B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002320170A (ja) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010017666A1 (en) | Method and apparatus for converting analog video signal to digital video signal | |
JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
JPS6231288A (ja) | 逐次走査表示装置 | |
JP3578747B2 (ja) | 画像出力装置 | |
JP3283607B2 (ja) | 複数画面モード表示方法及びその装置 | |
US7327401B2 (en) | Display synchronization signal generation apparatus and method in analog video signal receiver | |
JP3023116B2 (ja) | 映像信号処理装置 | |
JP3896368B2 (ja) | 画像表示装置 | |
JP3451216B2 (ja) | 画像表示装置及びサンプリング周波数調整方法 | |
US5608466A (en) | Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal | |
JP2000206951A (ja) | スキャンコンバ―タ及びスキャンコンバ―ト方法 | |
JP4230429B2 (ja) | デジタル蓄積オシロスコープ | |
EP1734495B1 (en) | Picture signal processing device | |
JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
JPH0397383A (ja) | ビデオプリンタ装置 | |
JP3839206B2 (ja) | 映像表示装置 | |
JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
JPH1049103A (ja) | 表示制御装置 | |
KR100314071B1 (ko) | 화면 크기 자동 조정 방법 | |
JP3338173B2 (ja) | 映像信号処理装置 | |
JPH10340074A (ja) | 映像信号処理回路 | |
JP3541628B2 (ja) | スーパーインポーズ装置 | |
JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
JPH08331441A (ja) | テレビジョンカメラ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040302 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |