JPS6231288A - 逐次走査表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 この発明は画像表示方式、特に「遂次走査」を用いた形
式の受像機またはモニタの表示画像の垂直線構造の可視
度を減じたものに関する。

〔発明の背景〕

水平走査周波数を２倍にし、映像信号の各線を２回ずつ
表示することによって通常の２倍の走査線を持ち、従っ
て垂直線構造の可視度が低い画像を生成する近火走査型
テレビジョン受像機が提案されている。その逐次走査型
受像機の代表的なものでは、入来映像信号の各水平線を
２つのメモリの一方に記憶し、ある線を一方のメモリに
記憶しつ＼他方のメモリに記憶されていた線を２回再生
即ち読取ることによシ１標準線走査期間中に時間圧縮さ
れた映像信号の線を２本生成すると共に、そのメモリの
出力をその読取りに同期した倍水平走査周波数を持つ表
示器に印加するようになっている。

その表示器に印加される追加の走査線をもとの走査線か
ら内挿で求める凰次走査型受像機の例が米国特許第４４
００７１９号明細書に記載されている。

また米国特許第４４１５９３１号明細書には追加の線か
もとの線の複製である受像機が記載されている。

受像機のΔ次走査をデジタル処理回路を用いて行う場合
は、線の記憶用にランダムアクセスメモリ（ＲＡＭ　）
を使用することがある。デジタル信号処理には一般に（
ＡＤ変換器における）信号サンプリング、メモリアドレ
ス制御その他のためにコヒーレントクロックが利用され
るが、クロミナンス処理（例えば復号）を簡単にするた
め、そのクロックを色副搬送波周波数の整数倍に位相固
定するのが有利である。ＮＴＳＣ標準映像信号では通常
メモリ書込みクロック周波数を色副搬送波周波数の４倍
（４ＦＳＯ）すなわち約１４　、３　ＭＨｚ周期約７０
ナノ秒に選ぶ。従ってこのクロック周波数と標準ＮＴＳ
Ｃ線周期約６３．５マイクロ秒では、メモリの１行に対
して、ＲＡＭ中の９１０個の位置（アドレス）に９１０
′個の映像信号サンプル即ち画素を記憶する必要がある
が、このメモリ要件はＮＴＳＣ標準の信号では不変であ
る。それはＮＴＳＣ標準では１水平線期間に正確に２２
７．５の色副搬送波サイクルがあり、色搬送波周波数の
４倍でＤＡ変換をすると１水平線当りの画素数は正確に
９１０　（＝　４　Ｘ　２２７．５　）となるからであ
る。メモリ読取シクロツクの周波数が書込みり　　−ロ
ックのそれの正確に２倍である限シ、得られる「信速度
」または「時間圧縮」画素は表示したとき適正な水平間
隔と垂直整合を示す。

この蓮次走査方式には以下「標準外」映像入力信号と呼
ぶ信号を表示のため処理するときに問題かある。ここで
標準外というのは色副搬送波周波数と水平線周波数の比
が指定の放送標準（例えばＮＴＳＣ標準では２２７．！
５　）に正確に合っていない映像入力信号である。例え
ば映像信号源がビデオディスクプレーヤ、ビデオカセッ
トレコーダ、ビデオゲーム器その他の標準外製品の場合
は、バースト対線周波数比がある限度内で連続的に変る
ことがあるが、この限度には値の範囲全体に亘って標準
の比率から著しく異るものかあシ、この様な状態では、
水平線周期内の画素数が一般に整数（例えば９１０）と
はならない。換言すれば、１水平線期゛間内の４Ｆｓｃ
クロック周期数が標準と異ることがあり、この違いが１
クロツクサイクルの一部となることがある。

１水平線当シの画素数の標準値（例えば９１ｏ）からの
偏差は入来水平同期信号位相に対するメモリクロック位
相の差を生ずることがある。この位゛相差即ち「位相ス
リップ」または「スキュー」の効果により、水平タイミ
ング誤差が各フィールド走査期間中累積する上、倍線周
波数偏向に対するメモリ読取りクロックの位相差が正規
線周波数の入来映像信号に対するメモリ書込みクロック
の位相差の２倍にもなる。この問題は各線相互間の全画
素的不連続と画像のずれヤ凹凸端縁のような無用の可視
現象を起すことのある水平タイミング誤差の累積を生む
ことがある。

バースト固定、クロックを用いる遂次走査処理回路にお
ける標準外信量のスキュー補正の必要性は米国特許第４
５９３３１５号明細書に記載されている。

この特許の方式には表示の水平掃引に対する加速メモリ
読取シ書込みクロックの位相を測定する平段があシ、加
速メモリから再生された映像信号をメモリを読取るたび
に書取りクロックと書込みクロックのスキュー測定値の
差の関数として遅延させることによシスキュー補正を行
っている。

〔発明によシ解決する問題〕

上記米国特許第４５９３３１５号の方式の実施例では、
表示掃引のタイミングに対するクロックのスキューを測
定しているが、ある種の状態では、例えば表示場面の綜
合輝度が突然変った時には、掃引のタイミングが変るこ
とがあり、これによってスキュー補正が変化して時々無
用の可視現象を生ずることがある。この発明はこの様な
無用の可視現象を低減することを第１の目的とする。

〔発明の概要〕

この発明の原理を適用し得る遂次走査型表示方式は、与
えられた線周波数の映像入力信号と読取シおよび書込み
クロック信号を映像信号加速記憶手段に供給する信号源
手段を含み、その記憶手段が映像信号入力の水平線を書
込みサイクル中記憶し、その記憶した水平線全第１およ
び第２の各読取りサイクル中再生して、上記与えられた
線周波数の２倍の周波数の映像出力信号をそれに同期し
た表示手段に供給する。この方式は更に読取りおよび書
込みクロック信号のスキューに関係する表示信号を供給
するスキュー発生手段と、これに応じて映像出力信号に
各記憶読取りサイクル中読取りおよび書込みクロックス
キュー表示器の差の関数として有効遅延を与えるスキュ
ー補正手段とを含んでいる。

この発明の１特徴によりそのスキュー補正手段は書込み
クロック信号と映像入力信号から読取シおよび書込みク
ロックスキュー表示信号を引出す第１の手段と、その引
出された読取フクロツクスキュー表示信号の値を２倍し
、それから書込みクロックスキュー表示信号を差引いて
、記憶手段の各読取りサイクｌし中映像出力信号の有効
遅延を制御する第２の手段とを含んでいる。

この発明の他の特徴として映像出力信号はルミナンス成
分とクロミナンス成分を含み、スキュー補正手段はこれ
らの成分を遅延制ｎｒｉ号の異る関数として効果的に遅
延させる手段を含んでいる。

この発明の更に他の特徴として、スキュー発生手段は上
記映像入力信号の水平線周期を測定する手段と、その測
定随の所定の関数として第２の記憶読取りサイクルを開
始する手段とを含んでいる。

〔推奨実施例の説明］ 第１図の受像機はアンテナ入力端子１０を通常設計の同
調工Ｆ増幅検波ユニット１２を介して緬変換器１４の入
力に結合され、ユニット１２ハ端子１０に印加されたＲ
Ｆ変調映像信号を処理してベースバンドアナログ映像信
号Ｓ□を生成する。この信号Ｓ１は届変換器１４でデジ
タル形式の信号Ｓ２に変換される。ヨ宕号はアンテナ、
テープレコーダ、ビデオゲーム、コンピュータその他の
信号源から供給されるものでよい。ベースバンド映像出
力を生成する手段を持つ信号源からアナログベースバン
ド信号Ｓ工′を受けるために補助入力端子１６が設けら
れている。

デジタル映像信号Ｓ２は色分離、ルミナンスピーキング
、コントラヌト調節、色相斯文制御等の穏種の処理機能
を与える通常設計の映像信号処理ユニット１８に印加さ
れ、処理された映像信号Ｓ３はバースト固定クロック２
０．同調分離器２２および１対の遂次走査プロセッサＰ
ＳＰ−Ａ、　ＰＳＰ　−Ｂ　（点線区画）に印加される
。クロック２０は同期分離器２２から供給される水平同
期パルス正によってキーイングされて映像信号Ｓ３の色
副搬送波成分（バースト）の周波数の８倍と４倍に周波
数を固定された読取シ（ＰＲ）と書込み（？〃）のクロ
ック信号を生成する位相・固定ループＣＰＬＬ　）を含
んでいる。ＮＴＳＣおよびＰＡＬ標準の映像入力信号の
場合は、４　ＦＳＩ？！の書込み周波数がそれぞれ約１
４３１８　ＭＨ２および１７７３４　ＭＨｚ　。

読取りクロツタ周波数（８Ｆｓｃ　）はその２倍である
。

映像は号Ｓ３の線周波数は各凌次走査プロセッサＰＳＡ
−Ａ、　ＰＳＡ−Ｂの１対の加速（スピードアップ）メ
モリ４０．４２により倍加される。簡単にいうと、映像
入力信号の１本の線が４　Ｆｓｃ書込みクロックＦ’　
Ｉｃ　応シテメモリ４０に記憶されている間に、メモＩ
Ｊ４２にその前に記憶された１本の線がａ　Ｆｓｃ読取
シクロツク蹟に応じて２回再生され、次にクロック信号
が反転されて映像入力信号の次の線がメモ１Ｊ４２に記
憶される間にメモＩＪ４０から２回読取られる。この読
み書きシーケンスを第２図の図形Ｇ、Ｈで示す。メモリ
４０．４２からそれぞれ供給される加速映像言置Ｓ４、
Ｓ５はそれぞれスキュー補正器４４．４６に印加される
。補正器４４．４６は後述のようにクロックのスキュー
誤差を除いてヌキュー補正済の倍線周波数出力信号を生
成する。各スキュー補正器はメモリの読取シ動作に同期
してメモＵ４０の読取シ中は補正器４４の出力を出方母
線４８に結合し、メモリ４２の読取シ中は補正器４６の
出力を母線４８に結合することによシ、第２図のシーケ
ンスエに示す線シーケンスを有する倍線周波数の出方言
置を生成する出力スイッチ（例えば第３図に示す１対の
３状態緩衝器９５．９７）を有する。

母線４８上の倍線周波数映像出カ信号ｓ６はＤＡ変換器
２６によりアナログ形式に変更された後マ）　ＩＪッシ
スユニット２７により成分形式（Ｒ，Ｇ、Ｂ）に変換さ
れて表示器３０（例え、ば映像管までは投影装置）に印
加される。表示器３０の掃引は水平処理回路３２から供
給される倍線周波数の水平同期信号２ＦＨと垂直処理回
路３４から供給される正規線周波数の垂直同期信号ＦＶ
によシ信号Ｓ６に同期され、表示１ｉｉ３０上に水平線
数が通常の２倍で、従って線構造が見分は難い画像を生
ずる。同期分離器２２、水平処理回路３２、垂直処理回
路３４の機能を果す集積回路はアイ・ティ・ティ・イン
ターメタ／ｌ／　（！ＴＴゝＩｎｔｅｒｍｅｔａｌｌ　
）社１９８５年５月刊行のデータ集「デジット２００ｏ
ＮＴＳＣ２重走査ＶＬｓエデジタルテレビジョン方式（
Ｄｉｇｉｔ　２０００　ＮＴＳＣＤｏｕｂｌｅ　−５ｃ
ａｎ　ＶＬＳＩＤｉｇｉｔａｌ　’ｒｖ　ＳｙＳｔｅｍ
）Ｊ　（７）第４７〜？２頁記載（７）　ＤＰＵ２５３
２型偏向プロセッサユニットである。この発明の詳細な
説明の完壁を期すため、回路３２の詳細ブロック図（第
４図）について以下説明する。上記データ集にはプロセ
ッサＰＳＡ−Ａ％ＰＳＡ−Ｂに使用し得るＰＳＰ　２０
３２型通次走査プロセッサがその第４１〜４６頁に記載
されている。第３図は２つの（同じ）プロセッサの一方
の詳細ブロック図である。

第１図の受像機は読み書きクロック２ｏがバースト信号
に固定されているためスキュー補正なしで°はスキュー
調査に感じ易い。従って（前述の様に）標準外信号が入
力されると、映像入力信号が入来同期信号に対するある
位相で加速メモリに記憶され、表示器の同期信号に対す
る別の位相でそのメモリから読取られて表示される。ス
キュー誤差を補正しないと、垂直端縁の凹凸や画素の不
整合および各線走査中の全体的な画素の不連続の様な無
用の可視現象を生ずる。

スキュー誤差は第１図の受像機では水平処理回路３２か
ら線路３３を介して多重化されたスキューデータ信号８
７を受ける補正器４４．４６によって補正される。この
補正では各加速メモリの映像出力信号を書込みクロック
のスキューに逆比例し、読取シクロツクのスキューに正
比例して遅延させる。こ−で「スキュー」とはクロック
信号の与えられた遷移のそれに関連する映像信号の水平
同期成分に対する時間差を１クロツクサイクルの分数で
示シたものである。書込みクロックのスキューは各メモ
リの書込みサイクルの始点で回路３２において直接測定
され、線路３３を介して補正器４４．４６に送られて異
なる２つの目的に使用される。第１は映像入力信号のあ
る線を書入れ（記憶し）ている加速メモリの書込みスキ
ュー誤差の補正であシ、第２は加速メモリが最初の読取
りサイクル中に読取っているときの読取シスキュー誤差
の補正である。

読取シクロツクは前述の様に書込みクロックの２倍の周
波数で動作するから、倍線周波数偏向に対する読取シク
ロツタのスキューと書込みクロックのスキューの関係は
予測可能で、特に読取シサイクルの始めに加速メモリか
ら回復された各線の読取りスキューは読取シサイクルの
始めに測定された書込みスキューの値の２倍に等しい。

これは読取シクロツクの周期が書込みクロックの周期の
正確に１／２であるからである。従って、２つのメモリ
読取りサイクルの最初の一方の間の映像出力信号を補正
する読取シスキュー誤差を表わすには与えられた値の書
込みスキュー誤差を２倍するだけでよい。書込みスキュ
ーのデータは２つの目的に用いられるため、これを以後
「１次」スキューデータと呼ぶ。

前述のメモリ４０．４２は書込みの２倍速く読取られる
。全読取シスキュー誤差の補正に書込みスキューまたは
「１次」スキュー測定値を用いるべきであれば、第２メ
モリ読取υサイクル中に読取られた各線は第１読取シサ
イクル中累積された線１本に価するスキューで置換され
て、表示画像に鋸歯状端縁を現出する。この問題は倍線
周波数偏向に対する書込みスキューを推定して第２読取
シサイクル中に生ずる線について読取シクロツクのスキ
ューに達する様にその推定値を２倍することにより解決
される。この第２メモリ読取シ動作に対　　゛する読取
シクロツクスキニーの推定はプロセッサ３２の演算回路
で行われるが、これを以後「２次」スキューと呼ぶ。こ
の計算は回路３２において入来水平同期パルスの周期を
測定し、これ全２で割って２ＦＨ偏向パルスの周期を求
め、その結果を書込みクロックスキューに加えることに
ょシ行われる。

この和の端数部分が第２読取りサイクル中にメモＩＪ５
０から読取られた線全部について２ＦＨ偏向に対する読
取シクロツクのスキューを表わす。この「２次」スキュ
ーデータは（後述の様に）スキュー補正器４４．４６の
読取りスキューラッチに１次スキューデータと交互に記
憶されて信号Ｓ６の遅延を読取りスキューに正比例して
制御する。１次および２次のスキュー値は何れも読取り
クロ゛ツクでなく書込みクロックの測定値から引出され
るため、映像出力信号Ｓ６に印加される遅延を決定する
時は補正器４４．４６で２倍される。

プロセッサ３２で生成される１次および２次のスキュー
データはスキュー補正器４４．４６に直接結合すること
ができるが、これを並列に行うと多数の線路を要するこ
とになる。この問題は１次および２次のスキューデータ
を時分割多重化形式でスキュー補正器４４．４６に１本
の線路を介して送ることにより解決する。このデータフ
ォーマ゛ソトを第２図に波形Ｄ（尺度不順）で示す。線
Ｎ、Ｎ＋１等に対する１次スキューは２クロックサイク
ルの間の信号波形の低レベルで表され、この識別用「前
提条件」の次に１次スキューデータを表わす５ビツトワ
ードが来る。この５ビツトが１クロツクサイクルの３０
秒間の解像度測定値を与える。

１次スキューデータの伝送のタイミングは映像入力信号
（波形Ａ）の各線の入来同期パルス（波形Ｂ）の中心よ
シ前の書込みクロックの前縁（波形Ｃの上向き矢印）に
より与えられる。この１次スキューデータの前縁（下向
き矢印）がまり逐次走査プロセッサでメモリ４０．４２
の読み書き制御信号（Ｒ／Ｗ）　　（波形Ｅ）の生成に
用いられる。この制御信号は一方のメモリに対して反転
され、これによって波形Ｇ、　Ｅ（で示す様にメモリ４
０．４２の読取りと書込みが入力信号の線１つおきに行
われる。

２次スキューデータは１次スキューデータヨリ映像入力
信号の半纏周期（Ｔ／２　）後に伝送され、１次スキュ
ーデータと区別するため１クロツタ周期の前提条件分だ
け進められている。後述の様に２次スキューデータの前
縁（下向き矢印）は遂次走査プロセッサで第２メモリ読
取り動作を始めるために用いられる。簡単に綜合すると
、１次スキューデータは（１）映像入力信号を記憶して
いるメモリの書込みスキューの補正と、（２）記憶され
た線を読取っているメモリの第１読取りサイクルの読取
りスキューの補正と、（３）各メモリの読み書き動作の
制御の３つの機能に用いられ、２次スキューデータは（
１）受入れられているメモリの第２読取り動作のスキュ
ーの補正と、（２）その第２読取υ動作の開始の２つの
機能に用いられる。

波形Ｅ％ＦはＰＳＰ　−Ａに対するスキューデータのメ
モリ制御機能を示す。線Ｎの始点でＰデータ（Ｄ）が読
み書き線路（Ｒ／ｌｉＷ／　）を低レベル（２）にセ・
ソトし、メモリ４０に対するリセットパルス（ト）を始
める。

これによって書込み動作が始まり、線Ｎの全体に亘って
続く。ＳデータはＰＳＰ　−Ａ　　による書込み動作中
用いられず、単に無視される。線Ｎ＋１の始点でＰデー
タがＲ／Ｗ線路を高レベルにしてメモリ４０のアドレス
計数器をリセットし、これによって第１メモリ読取シ動
作が始まる。半纏周期（Ｔ／２　）後Ｓデータが受入れ
られ、メモリ４０のアドレス計数器をリセットすること
によシ第２の読取り動作を始める。ＰＳＰ　−Ｂの動作
は読み書き信号が反転されているためｐｓｐ　−ＡとＰ
ＳＰ　−Ｂが交互に読取シと書込みをする以外全く同じ
である。それぞれ２次スキューがメモリアドレス計数器
のリセットによシ第２メモリ読取り動作を始めるために
用いられる。

上記並びにその他のこの発明の特徴は第３図のＰＳＡ　
−Ａのブロック図により更に詳示されている。

他方の加速プロセッサＰＳＰ　−Ｂ　ｌｄ　ＰＳＰ　−
Ａと同じで、その読み書き動作が相補的になる様に親子
制御回路によりそれと同期されている。

水平処理ユニット３２の生成する一連のスキューデータ
Ｓ？（第２図Ｄ）は線路３３を介してＰＳＰ　−Ａの入
力端子６０に供給され、ここで直入並用（Ｓ　工ＰＯ）
レジスタ６２によシ並列形式に変換されて書込みスキュ
ーラッチ６４と読取シスキューラッチ６６に記憶され、
後述の様にメモリ４０の映像出力信号Ｓ４のスキュー誤
差の補正に用いられる。信号Ｓ７はまたバ／Ｖ　７．　
検波器６８に印加され、ここで前提パルスの福を検知し
てそのデータか前述の「１次」か「２次」かを識別する
出力パルスＰまたばＳを生成する。

このスキューデータ識別パルスＰ％Ｓは（１）加速メモ
ＩＪ　４０　（転線区画）の読み書き動作のタイミング
制御と、（２）Ｓ工Ｐ○レジスタ６２の生成するスキュ
ーデータを読取りラッチ６６と書込みラッチ６４のどち
らが受けるかの決定の２つの機能を果す。

パルスＰ、Ｓは次の様にして記憶タイミング動作を制御
する。パルスＰはフリップフロップ７０に印加され、そ
れをパルスＰの検知されるたびに切換えて、第２図の波
形Ｅで示す様な読み書き制御信号（Ｒ／ＶＪ　）を生成
する。信号Ｒ／Ｗは３状態緩衝器７３と共に親子制御回
路７４を形成する排他的オアゲート７２を介して読み書
き制御線路７１に印加される。すなわち、フリップフロ
ップ７０の出力は緩衝器７３を介してゲート７２の一方
の入力に印加されると共に、端子７５を介してＰＳＰ　
−Ｂの同様の端子に印加される。ゲート７２の他方の端
子と緩衝器７３の３状態制御端子には親子選択端子が結
合されている。端子７６は２つのプロセッサＰＳＰ　−
Ａ　、！：　ＰＳＰ　−Ｂのどちらが親でどちらが子か
を選択して、次の様にそれぞれのメモリ読み書き動作を
同期させる。

端子７６を接地すると緩衝器７３が除勢されるから、端
子７５はＦｌ／ＡＩＪ信号をＰＳＰ　−Ｂ　（親）から
受入れる入力として働らくが、端子’７６　ｆ　ＰＳＰ
　−Ａ用の正τ圧源に接続すると緩衝器７３が付勢され
、フリップ７　ロツ７’　７０　（７）　Ｂ、／Ｖ／　
信号力ＰＳＰ　−Ｂ　トケ−）　７２　ＶＣ供給される
から、ＰＳＰ　−Ａが親、ＰＳＰ　−Ｂが子になる。ゲ
ート７２の目的は現用のＲＩＭ信号が確実に子用のそれ
の補数となる様にすることで、これは端子７６が高しベ
／Ｌ′（親の動作）のときゲート７２がＲ／Ｗ官号を反
転し、端子７６が低レベル（接地）のときは反転しない
ためである。

線路７１の読み書き信号（ＲＡＷ　）は論理ゲート７８
でパルスＰ、Ｓと組合され、次の論理に従ってメモリ４
０内のアドレス計数器５６のリセットパルスを線路７７
に生成する。ゲート７８は第１にパルスＰの発生する之
びにパルスＰを線路７７に印加し、第２にパルスＳがあ
ってメモリ読み書き線路（７１）が読取９状態（使用す
る論理規約＼により低レベルか高しベ／ｌ／　）のとき
常にパルスＳを印加して線路７７をリセットする。メモ
リ４ｏでは線路７１がＲＡＭ５０（７）読み書き制御入
力とスイッチ５７に接続され、スイッチ５７ば４　Ｆｓ
ｃ書込みクロック信号とａ　Ｆｓｃ読取シクロツク信号
をアドレス計ａ器５６のクロック入力に選択的に印加す
る。

、　　メモＩＪ５０は映像信号プロセッサ１８からの映
像入力信号のルミナンス（１）およびクロミナンス（Ｃ
）成分を受ける入力５２．５４と、映像出力信号Ｓ４の
倍線周波数のルミナンス（Ｙ’）およびクロミナンス（
Ｃ′）成分を生成する出力とを有する。動作時には、１
次スキューデータの入力ごとに〜傳信号が状態を変え、
計数器５６がリセットされる。書込みモードでは、スイ
ッチ５７が４ＦＳＯ書込みクロック信号を計数器５６に
印加し、その計数器の示すＲＡＭ５０のアドレスに映像
入力信号を記憶する。この書込みモードでは２次スキュ
ーデータを受入れても第２図の波形Ｄ−Ｇに示すように
メモリ動作に影響しない。

次の１次スキューデータを受けたとき、パルスｐがフリ
ップフロップ７ｏを切換え、ゲー（７８を介して計数器
５６をリセットする。これによってＲＡＭ５６の第１読
取りサイクルが始まシ、ＲＡＭ５０が記憶している信号
がｓ　Ｆｓｃの読取りクロック周波数で回復される。映
像入力信号Ｓ３が前に定義した「標準」信号のときは、
ＮＴＳＣ標準信号が色副搬送波周波数の４倍（４Ｆｓｃ
　）でクロッキング（サンプリング）されるとき正しく
９１０個の画素が生成されるから、ＲＡＭ５０の合計９
１０の位置（アドレス）を占めることになる。この様な
標準信号ではメモリアドレスの数が正確に判っているか
ら、９１０のアトＬ／スが読取られると第２メモリ読取
υサイクルを始めることができる。

しかし、第２メモリ読取りサイクルの始点のタイミング
は標準外信号の場合未知であって、１水平線当フのサン
プル数はｃ＋ｉｏよシ多いことも少ないこともあり、各
線間で著しく変ることがある。

ここで標準外信号の場合第２メモリ読取シ動作をいつ開
始すべきかが問題となるが、その答は標準信号について
も標準外信号についても読取シ動乍中にパルスＳが入来
したとき必ずアドレス計２（、７ＦＲ５６ｉリセツトす
ることである。前述のように、２次スキューデータは映
像入力信号Ｓ３の半周期（Ｔ／２）の計算からプロセッ
サ３２で発生され、このタイミングでＰＳＰ　−ＡとＰ
ＳＰ　−Ｂに送られる。従って映像入力信号Ｓ３の周期
が変ると第２メモリ読取りサイクルの始弘が変り、これ
によってこの様な標準外信号についてＲＡＭ５ｏに記憶
されるサンプル数の変化が補償される。

第３図の残りの素子は次の様に信号Ｓ４のスキュー補正
と出力の多重化を行うものである。Ｓ工ＰＯレジスタ６
２から生ずるスキューデータは次の様に官中Ｐ％Ｒ／ｗ
１Ｓに応じてスイッチ８０．８１．８３ニヨシラツチ６
４．６６に記憶される。１次スキューデータが入来する
と、パルスＰに応じてスイッチ８０が閉じると同時に、
フリラグフロッグ７０が切換えられて読み書き（Ｒ／Ｗ
　）信号の状態を変える。読取りから書込みに変ると、
スイッチ８１が書込みラッチ６４に１次スキューデータ
を記憶させてＲＡＭ５ｏに記憶されている線の書込みク
ロック誤差を補正する。逆に書込みから読取シに変ると
、スイッチ８１が読取りラッチ６６に１次スキューデー
タを記憶させて第１メモリ読取りサイクル中の読取りク
ロックのスキュー誤差を補正する。スイッチ８２はパル
スＳが検知されたとき読取りラッチ６６に第２スキユー
データを記憶させて第２メモリ読取リサイクル中の読取
シクロツクのスキュー誤差を補正する。

綜合すると、ラッチ６４は各メモリ書込みサイクル　　
−の始めに必ず１次スキューデータを含み、ラッチ６６
は第１メモリ読取りサイクルの始めに１次スキューデー
タを、第２メモリ読取りサイクルの始メに２次スキュー
データを含ム。

スキューデータはすべて書込みクロック蹟を用いて測定
されるか、書込みクロックの測定値から計算されるから
、ラッチ６６の読取シスキューデータは前述の様に読取
フクロツク周期に比例して表わすため乗算器８４で２倍
され、減算器８６でラッチ６４の出力を差引かれて、読
取シスキューに比例し、書込みスキューに反比例して変
る差信号Ｓ９となる。

加算器８８はこの信号Ｓ９に定数（３２）を加えて、映
像出力信号Ｓ４のスキュー補正時の「負の」遅延の必要
をなくする。

スキュー補正信号ＳＩＯはクロック周期の３０秒により
倍線周波数のルミナンス成分Ｙ′とクロミナンス成分Ｃ
′に与えるべき正味遅延を示す。この積度Ｃ解像度５ビ
ツト）はすべての演算に用いられて例えば４捨５人ヤ切
捨て用の数による演算誤差の累積を防ぐ。ルミナンス遅
延制御信号（Ｓ１１）には更に低い解像度も用いられ、
またクロミナンス遅延制御信号（Ｓ１２）の解像度はそ
の信号を切捨てずに４捨５人するときルミナンス遅延制
御信号のそれより実質的に低くてよいことが判っている
。これらの機能は言置ＳＩＯｉ　２で割ってルミナンス
遅延制御信号Ｓｌｌを生成する除算器９０によって得ら
れる。除算器９２は信号ＳＩＯを３２で割って整数個の
クロックサイクルによるクロミナンス信号ノ遅延を与え
る。加算器９４は信号ＳＩＯを３２で割る前に数１６に
加算し、その結果が切捨てられずに必ず最も近いクロッ
クサイクルに４捨５人されるようにする。この結果、ル
ミナンス成分に対するクロミナンス遅延誤差は、「粗」
遅延器９４によシクロミナンス信号が１クロツクサイク
ルの段階で遅延されるときでも、１／２クロックサイク
ルを超えない。

ここで粗遅延とはクロックサイクルの遅延ｔいう。

この目的で、遅延器９４は通常のクロッキングされたラ
ッチの縦続接続と信号Ｓ１２に応じて適当なラッチの出
力をその信号の値に比例して選択する選択器とを含めば
よく、この様な配置は第７図に示すように、ラッチ７０
２．７０４がシフトレジスタとして働らき、スイッチ７
０６がレジスタのタップを選んで信号Ｃ′をクロック周
期の段階で遅延させる。

ルミナンス信号の補正は粗遅延器９６と微遅延器９８の
縦続回路により行われる。信号Ｓｌｌの整数部分が遅延
器９６に印加されてルミナンス信号Ｙ′を整　−数クロ
ックサイクル段階で遅らせる。信号Ｓｌｌの微細解像度
の端数部分は遅延器９８に印加されてクロックサイクル
の１／１６の段階で信号Ｙ′を遅延させるが、このため
遅延器９８Ｆｉ第７図のようにり！ツタサイクルの１／
１６の遅れ番持つ（クロッキングされていない）論理ゲ
ートの縦続接続と選択スイッチによって構成すればよい
。遅延器９８の与える遅延は第６図の２点線形内挿器の
ような内挿器によシ生成される。

第６図では、遅延すべき映像信号Ｙ′が乗算器６００を
介して加算器６０２の一方の入力に印加されると共に、
興の乗算器６０４と遅延ラッチ６０６の縦続回路を介し
てその加算ｆｉ　６０２の他方の入力に印加される。ラ
ッチ６０６は１クロック周期（例えば３５千１秒）の遅
延を与える。乗算器の係数（Ｋ、１−Ｋ）はＲＯＭ　６
０８から供給され、乗算器６０４の利得をスキューデー
タ（Ｓｌｌ）に比例（５）して変えると共に、乗算器６
００の利得をスキューデータと逆に（１−Ｋ）変えて、
加算器６０２で加算される遅延信号と非遅延信号の比が
スキューデータの値によ多制御されるようにする。例え
ば、スキューデータが零のときはＫの値が０で、入力信
号は乗算器６ｏＯと加算器６０２を無遅延で出力まで通
過するが、Ｋが大きくなるほど加算される遅延信号が大
きく、非遅延信号が小さくなって出力の遅延が大きくな
シ、その極限（Ｋ＝１）では、入力信号が全部遅延ラッ
チ６０６　ｆ出力まで通過してクロック信号の１周期分
完全に遅延される。

第４図は水平処理ユニット３２の詳細ブロック図である
。破線で囲まれた主要素子は（１）映像入力信号の１次
スギューとその水平同期成分の周期を測定する位相固定
ループ４０２と、（２）その１次スキューと映像入力信
号の周期から２次スキューを計算　　−し、そのスキュ
ー（およびタイミング）データ？多重化してフリッカ低
減プロセッサ４４．４４に供給スルスキュータイミング
プロセッサ４０４　ト、　（３）　Ｈ示ユニット３０に
供給される倍周波数の偏向パルス（２ＦＨ）を発生する
位相補正ループ４０６とを含ん−タ集「７’　シラ）　
２０００　ＮＴＳＣ式２　重走査ｖＬＳＩｆジタルテレ
ビジョン方式（Ｄｉｇｌ　２００ＯＮＴＳＣＤｏｕｂｌ
ｅ←→←５ｃａｎ　ＶＬＳＩＤｉｇｉｔａｌ　ＴＶ　Ｓ
ｙｓｔｅｍ　）　Ｊ　（７）１９８５年５月版第４７〜
７２頁記載のＤＰＵ　２５３２型偏向プロセツサユニツ
トがある。

位相固定ループ４０２（破線区画）　ｕ　４　Ｆｓｃ書
込みクロック信号蹟により駆動され、映像入力信号Ｓ３
の水平同期成分ＦＥＴ　　の周期Ｔに計数値が等しくな
ったとき比較器４１２によりリセットされる計数器４１
０を含む。信号Ｓ３の周期は下達のように累算器４１４
と加算器４１６によシ決定される。分離器２２からの周
期信号ＦＨは低域濾波ｈ　４１８　ｆｔ介して累算器４
１４に印加される。累算器４１４はパルス正の中心と計
数器４１０の出力に結合された復号器４２０の生成する
親同期パルスＭＳの発生点の間の時間差を測定する（第
２図の波形Ｃ参照）にの時間差（即ち誤差）信号は書込
みクロックのサイク）Ｖ　（およびその端数）で誤差を
表わすように調整されている。これは次に低域濾波器４
１９を通って加算器４１６でＮＴＳ　Ｃ標準信号の各線
光シの４　Ｆｓｃ書込みクロック周期数に等しい数９１
０に加算される。この様にして加算器４託から得られる
周期表示信号Ｔが比較器４１２の閾値を制御することに
より計数器４１０を映像入力信号の水平同期成分に固定
する。

標準外信号の受信時には、計数器４１００周期には書込
みクロック信号のスキューに等しい量の誤差が出る。こ
れは計数器４１０が書込みクロック信号の整数サイクル
だけを数えるのに対し、同期パルスＦＨの周期には１ク
ロックサイクルの端数が含まれ得るからである。親同期
パルスＭＳは計数器４１０の計数値を復号することによ
シ発生されるから、これも書込みクロックの整数サイク
ルだけに生じ、従って矢張り書込みクロックのスキュー
量だけ誤差がある。累算器４１４の出力もパルスＭＳで
同期さ゛れるためスキュー誤差を含む。ＰＬＬ　４０２
の残シの成分は書込みクロックのスキューを検知し、周
期信号Ｔのスキュー誤差を補正する働らきをする。

スキュー誤差はラッチ４２２と加算器４２４で検知され
る。前述の様に、スキューは第２図に示す様　　−にク
ロックサイクルの端数で表されたクロックと同期信号と
の時間差である。周期表示信号Ｔが映像入力信号の周期
を正確に示し、その信号Ｔの端数部分が零でないとすれ
ば、各線間にスキュー変化が生じる。例えば、信号ＦＨ
の周期が正確に９１０．１クロツクサイクルであれば、
書込みクロックＦ″ＩＩば各線に付き正確に０．１クロ
ックサイクルの割合で同期信号ＦＨよシ進む。従って、
線１の始めにスキューがＯであれば、線２の始めでは０
．１１線３の始めでは０．２になる。スキューデータは
加算器４２４において前の線のスキュー（ラッチ４２２
に記憶されている）を同期信号Ｔに加算することにより
発生されるが、この和の端数部分がラッチ４２２に記憶
され、ラッチ４２２はスキューデータの累算器の働らき
をする。和の整数部分は比較器４１２に印加されて計数
器４１０の周期の調節に用い６れる。

スキュー検知は周期表示信号Ｔが映像入力信号の周期を
正確に表わすとの仮定に基いているが、上記の説明から
累算器４１４の出力は整数クロックサイクルにしか起シ
得ないパルスＭＳでタイミングを定められているので、
スキュー誤差を含んでいる。この誤差は減算器４２６で
累算器４１４の出力からラッチ４２２の検知スキューデ
ータを差引くことによフ信号Ｔから除かれる。

累算器４１４は装置のクロック（ＦＷ）の解像度よシ高
い精度で位相測定を行うが、これは例えば米国特許第４
４７１２９９号記載のように開成することができる。第
５図にこの測定法を略示する。波形ＡはパルスＦＨを時
間の関数として示したもので、累算器４１４は本質的に
パルスＭＳ（波形Ｂ）の前後のパルス側の面積（それぞ
れ面積１および２）ｆ：測定する。これは累算器の計数
値を最初０にセットし、パルスＭＳよシ前の各クロツク
サイク／Ｉ／（垂直の刻み記号）ごとにパルスＦＨの大
きさに比例して計数ヲ減シ、パルスＭＳより後の各クロ
ックサイクルごとにパルスＦＨの大きさに比例して計数
を増すことによシ行うことができる。パルスＭＳが正し
くパルスＦＨの中心に（図示のように）一致しておれば
、面積１．２は相等しく、累算器の出力は０となるが、
パルスＭＳがパルスＦＨの中心よシ前に進んでいると、
２つの面積［（Ｃ，、Ｄで示すように）異り、累算器の
出力は交差斜線部分の面積（Ａ２−ＡＩ　）に比例する
。この面積はパルスＭＳと水平同期パルスＦＨの真の中
心との時間差を表わす。従って、累算器の出力を書込み
クロックサイクル（およびその端数）で結果を表わすよ
うに調整すればよい。

スキュータイミングプロセッサ４０４は１次スキューデ
ータから２次スキューデータを引出す演算回路とそのス
キューデータを第２図の波形りで示すフォーマットでＰ
ＳＰ　−ＡとＰＳＰ　−Ｂに送る多重化回路を含んでい
る。２次スキューデータＳは加算器４３０でラッチ４２
２からの１次スキユーテ゛−タ即ち！込みクロックのス
キューデータＰを周期信号Ｔｉ２で割る除算器４３２の
出力に加算することによシ得られる。この半周期（Ｔ／
２　）　信号と書込みクロックのスキュー即ち１次スキ
ューＰの和の端数部分は第２メモリ読取シサイクルに対
する読取フタロツクのスキュー（２次スキューＳ）であ
る。

加算器４３０からの和信号の整数部分は次の様に傍線周
波数（２Ｈ）タイミングパル“スの発生に用いられる。

計数器４１０の生成するランプ信号はＯからある最大値
（例えばＮＴＳＣ標準侶号では９１０、標準外信号では
９１０の数カウント以内）ｉ！での値をとる。減算器４
３４はその計数器の信号を定数（「遅延制御テ゛−タ」
と図示）から差引いて遅延制御信号の値で決まる王の値
から０を通って負のピークに至る反転ランプ信号（図示
）発生ずる。この零交点はデジタル方式では容易に検知
され、その零交点の時刻は遅延制御信号を変えることに
よシ前進後退させることができる。線周波数（ＩＨ）の
タイミング／＜／７スは減算器４３４から供給されるラ
ンプ信号の零点を検知することによシ生成され、傍線周
波数（２Ｈ）のタイミングパルスはそのランプ信号を半
周期（Ｖ２）だけ偏移して零点を検知することにより生
成される。（この偏移は加算器４３６によって与えられ
、検知は零検知Ｈ４４２によシ行われる。）これによっ
て、例えば加速映像信号の受は得る遅延を処理するため
表示器の掃引を補正するような目的で遅延制御信号が変
更されるとき、線周波数（ＩＨ）パルスの位置の変化が
すべて傍線周波数（２Ｈ）パルスによシ正確かつ確実に
追跡されるようになる。

スキューデータは零検知器４４２の生成するパルスで調
時された並入百出（Ｐ工ＳＯ）レジスタ４４０によって
直列形式（第３図波形Ｄ）に変換される。線周波数動作
スイッチ４４４はＩＨと２Ｈのランプ信号を（それぞれ
減算器４３４と加Ｘ器４３とから）交互に復号器４４２
に印加すると共に、１次りと２次（Ｓ）のスキューデー
タ全（それぞれラッチ４２２と加算器４３０　ｙｊｈ　
ラ）　Ｐ工ＳＯレジスタ４４０に交互に供給する。

検知器４４２　／ｌｉ受信したＩＨおよび２Ｈランプ信
号が０のとキＰ工Ｓ○レジスタ４４０をトリガしてＰま
たはＳノスキューデータ′ｆｒＰＳＰ　−Ａと、ＰＳＲ
−Ｂに送る。

スイッチ４４４は位相補正ルー１４０６で生成される倍
線周波数（２Ｈ）の偏向パルスを２で割るフリップフロ
ップ４４６によシ制御される。従って第２図に波形′Ｄ
、Ｅ、Ｆで示す様に、１次と２次のスキューｉ号は前述
の様に多重化されてＰＳＰ　−ＡとＰＳＰ−Ｂに送られ
る。

位相補正ルー１４０６ハ減算器４３４のランプ信号とス
イッチ４４４からのタイミング信号とスキュー信号を受
けて、表示器３０のための傍線周波数偏向装置（２ＦＨ
）を発生する。減算器４３４のランプ信号出力は復号器
４５０によシ検知されて遅延した線周波数（ＩＨ）親同
期パルス（ＭＳ’）を生成する。倍線周期の同期パルス
２ＦＨ／／ｉ位相検知器４５２にょフ偏向駆動ｇｇ４５
４で生成され（変換語４５６でデジタル化され）たフラ
イバックパルスＦ］３ｉパルスＭＳ′ト比鮫して得られ
る。親パルスＭＳ’はクロック信号の端縁で生じるから
、位相検知器４５２の出力に生ずるスキュー誤差を含ん
でいる。この誤差は検知器４５２の出力からプロセッサ
４０４のスキューデーヌを差引く減算器４５３によって
除去される。検知器４５２の生成する（減算器４５３の
出力の）誤差信号は濾波器４５８で低域濾波され、加算
器４６０でスイッチ４４４からのタイミングおよびスキ
ュー信号に加算される。この和信号の整数部分は検知器
４６２で零検知されて傍線周波数パルス２ＦＨを生成し
、これがその和信号の端数部分によシ制御される遅延ユ
ニット４６４を介して偏向駆動器に印加されて偏向パル
ス（２ＦＨ）のクロックスキュー誤差を補正する。実際
には、メモリの読取りおよび書込み動作の補正に用いら
れる同じ１次および２次ヌキュー信号が偏向駆動器に印
加され、メモリのスキュー誤差と同様にして表糸器のス
キュー誤差が確実に補正されるようになっている。従っ
て、フリッカ低減プロセッサ２４で補正されたスキュー
誤差が偏向スキュー誤差によフ再導入されることはない
。

【図面の簡単な説明】

第１図はこの発明を実施したテレビジョン受像機のブロ
ック図、第２図は第１図の受像機に関連するタイミング
図、第３図は第１図の受像機に用いる迅次走査プロセッ
サのブロック図、第４図は第１図の受像機に用いる水平
処理ユニットのブロック図、第５図は第４図の処理ユニ
ットに関連する図、第６図および第７図は第３図のプロ
セッサに適する遅延装置のブロック図である。 ２０・・・読取シ書込みクロック信号源、４０．４２・
・・・加速記憶手段、４４．４６・・・スキュー補正手
段、４０２・・・第１の手段、４０４・・・第２の手段
、９４．９６．９８・・・第３の手段

Claims (1)

【特許請求の範囲】
1. （１）入来映像入力信号の水平線周波数を倍増して表示
   手段に倍線周波数の映像出力信号を供給する映像加速記
   憶手段と、上記記憶手段に結合されてその読取り書込み
   動作を制御する読取り書込みクロック信号源と、上記倍
   線周波数の映像出力信号に可変遅延を与えて上記クロッ
   ク信号のスキューにより生ずる上記表示手段上の可視現
   象を減ずるスキュー補正手段とを含み、上記スキュー補
   正手段が、上記映像入力信号と上記書込みクロック信号
   に応じて書込みクロックスキュー表示信号を生成する第
   １の手段と、この第１の手段に結合されて上記書込みク
   ロックスキュー表示信号から読取りクロックスキュー表
   示信号を引出す第２の手段と、上記記憶手段に結合され
   て上記映像出力信号を上記書込みクロックスキュー表示
   信号と上記読取りクロックスキュー表示信号の倍数との
   差の関数として遅延させ、上記表示手段上の上記可視現
   象を最少にする第３の手段とを含む逐次走査表示方式。