KR870001726A - 연속 주사 디스플레이 시스템 - Google Patents

연속 주사 디스플레이 시스템 Download PDF

Info

Publication number
KR870001726A
KR870001726A KR1019860006249A KR860006249A KR870001726A KR 870001726 A KR870001726 A KR 870001726A KR 1019860006249 A KR1019860006249 A KR 1019860006249A KR 860006249 A KR860006249 A KR 860006249A KR 870001726 A KR870001726 A KR 870001726A
Authority
KR
South Korea
Prior art keywords
signal
skew
read
write
memory
Prior art date
Application number
KR1019860006249A
Other languages
English (en)
Other versions
KR900003774B1 (ko
Inventor
프링 러셀토마스
Original Assignee
글렌에이취. 브르스틀
알. 씨. 에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌에이취. 브르스틀, 알. 씨. 에이 코포레이션 filed Critical 글렌에이취. 브르스틀
Publication of KR870001726A publication Critical patent/KR870001726A/ko
Application granted granted Critical
Publication of KR900003774B1 publication Critical patent/KR900003774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Details Of Television Scanning (AREA)
  • Amplifiers (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

연속 주사 디스플레이 시스템
제1도는 본 발명을 구체화시키는 텔레비젼의 블럭다이아그램
제2도는 제1도의 수상기에 관련된 타이밍 다이아그램.
제3도는 제1도의 수상기에 사용되는 연속주사 플세서의 블럭다이아그램.
* 도면의 주요부분에 대한 부호의 설명
12 : 튜너, I F증폭기 및 검출기 14 : A/D변환기
18 : 비데오프로세 20 : 서버스트고정클럭
22 : 동기분리기 26 : D/A변환기
27 : 매트릭스회로 30 : 디스플레이
32 : 수평처리유니트 34 : 수직처리유니트
40,42 : 속도상승메모리 44,46 : 스큐보정기

Claims (12)

  1. 주어진 라인 주파수를 갖는 비데오 입력신호(S3)와, 상기 비데오 입록신호가 비-표준 형태일 때스큐를 나타내는 판독 클럭신호(FR) 및 기록 클럭신호(FW)를 제공하는 신호원 수단(18,20)과, 상기 신호원 수단에 결합되며, 상기 메모리 수단의 기록사이클 동안 상기 비데오 입력신호의 적어도 한개의 라인을 기억시키기 위한 수단(50)과, 상기 메모리 수단의 제1, 제2판독 사이클이 상기 주어진 라인 주파수의 2배인 비데오 출력신호를 제공하도록 상기 수단에 결합된 수단(68,78,57)을 포함하는 비데오 속도-상승 메모리 수단(40,42)과, 상기8메모리 수단에 결합되며, 이와 동기가 이루어져 상기 비데오 출력신호를 표시하기 위한 디스플레이 수다(30)과, 판독 및 기록 클럭스큐 지시기 신호를 발생하며, 상기 클럭신호의 스큐에 기인한 상기 디스플레이 수단상에 가시 아티팩트를 감소시키기 위해 상기 메모리 수단의 상기 판독 사이클 동안상기 비데오 출력신호에 상기판독 클러스큐 지시기 신호의 직접 함수로서 그리고 상기 기록 클럭스큐 지시기 신호의 역함수로써 유효지연을 부가시키기 위한 스큐 보정기 수단(44,46)으로 이루어진 연속주사 디스플레이 시스템에 있어서, 상기 스큐 보전기 수단이, 상기기록 클러신호 및 상기 비데오 입력 신호로 상기 판독 및 기록클럭스큐 지시기 신호를 유도시키기 위해 상기 신호원 수단에 결합된 제1수단(32)과 ,상기 메모리 수단의 각 상기판독 사이클 동안 유도된 판독 클럭스큐 지시 신호의 값을 두배로 하며, 상기 두배로 한 값으로부터 상기 메모리 수단의 선행하는 기록사이클의 상기기록 클럭스큐 지시신호의 값을 감산시킴으로써, 상기 비데오 출력신호에 부가된 유효지연(94,96,98)을 제어하기 위한 제어 신호를 형성하는 제2수단(84,86)으로 이루어진 것을 특징으로 하는 연속 주사디스플레이 시스템.
  2. 제1항에 있어서, 상기스큐 보전기 수단내에 상기 클럭스큐 지식 신호에 응답하여 상기 메모리 수단의 산기판독 및 기록사이클을 초기화시키는 제3수단을 더 구비하는 것을 특징으로 하는 연속 주사디스플레이 시스템.
  3. 제1항에 있어서, 상기 비데오 출력신호는 휘도(Y’) 및 색도(C’)성분으로 이루어지며, 상기 제2수단이 상기 성분을 상기 제어신호의 상기한 함수로서 지연시키는 수단(96,98,94)을 포함하는 것을 특징으로 하는 연속주자 디스플레이 시스템.
  4. 제1항에 있어서, 상기 제1수단이 상기 메모리 수단의각 기록사이클 및 각 제1판독 사이클의 시작에서 상기 기록 클럭신호의 스큐를 나타내는 1차스큐 지시신호(P)를 제공하며, 상기 제2메모리 판독 사이클의 시작에서 상기기록 클럭의스큐를 나타내는 2차 스큐지시신호(S)를 제공하는 측정수단(404)으로 이루어지며, 상기 제2수단이 상기기록 사이클의 시작에서 상기 1차 스큐지시 신호를 저장하는 제1저장 수단(64)과, 상기 제1, 제2판독 사이클의 시작에서 상기 1차 및 2차 스큐지시 신호를 교대로 저장하는 제2저장 수단(66)과, 상기 저장 수단에 결합되어 상기 지연제어 신호를 형성하는 수단(84,86)으로 이루어지는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  5. 제4항에 있어서, 상기 1차, 2차 스어지시 신호에 응답하여 상기메모리 수단의 판독 미 기록 사이클을 초기화시키는 제3수단(68,78,FF,72)을 더 포함하는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  6. 제1항에 있어서, 상기 제1수단이 상기 기록클럭스큐 지시 신호(422로 부터의)에 상기 입력신호의 1/2 라인주기를 나타내는 신호(T2)를 가산하여 정수 및 분수부를 갖는 합신호를 형성하는 수단(430)과, 상기 합신호중 정수부에 응답하여 제어펄스를 발생시키는 수단(436,442)을 포함하며, 상기 제2수단이 상기제어 펄스에 응답하여 상기 제2메모리 판독 사이클을 초기화시키는 수단(68,78)을 포함하는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  7. 제1항에 있어서, 상기 비에오 출력신호가 휘도 성분 (Y’)과 색도 성분(C’)으로 이루어지며, 상기 지연신호 (S9)가 2진 신호 표시로 이루어지며, 상기 제2수단이 상기 색도 성분에 부가된 유효 지연(94)을 제어하기 위한 변형된 신호 표시를 제공하기 위해 상기 2진 신호 표시의 분수부를 반올림시키는 산술 수단(88,94,92)를 포함하는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  8. 두배의 라인-주파수 비데오 출력신호(S4,S5)를 디스플레이 수단(30)에 제공하기 위해 비데오입력신호의 수평라인 주파수를 두배로 하는 비데오 속도-상승 메모리 수단(40,42)과, 상기 메모리 수단에 결합되어 판독 및 기록동작을 제어하기 위한 판독 및 기록클럭 신호(FR,FW)원 (20)과, 상기 클럭신호의 스큐에 의해 야기된 상기 디스플레이 수단상의 가시 아티팩트를 감소시키기 위해 상기 두배 라인-주파수 비데오 출력신호에 가변지연을 부가시키는 스큐 보정수단(44,46)으로 이루어진 연속주사 디스플레이 시스템에 있어서 상기스큐 보정수단이, 상기 비데오 입력신호 및 상기기록 클럭신호에 응답하여 기록 클럭스큐 지시신호(“1차스큐”를 제공하는 제1수단(402)과, 제1수단에 결합되어 상기 기록클럭스큐 지시 신호로부터 판독클럭스큐 지시신호를 유도하는 제2 수단 (430내지 436)과, 상기 메모리 수단에 결합되어, 상기 디스플레이 수단상에 가시 아리팩트를 최소화시키기 위해 상기기록클럭스큐 지시신호 및 상기판독 클럭스큐 지시신호 배수(84)간의 차이의 함수로서 상기 비데오 출력신호를 제공하는 제3수단(94,96,98)으로 이루어진 것을 특징으로 하는 연속주사 디스플레이 시스템.
  9. 제 8항에 있어서, 제3수단이 상기 판독 클러스큐 지시신호를 두배로 하는 수단(84)과, 두배로된 신호로부터 상기기록 클럭스큐 지시신호를 감산시켜 지연 제어신호를 형성하는 수단(86)을 포함하며, 상기 지연수단이 이에 응답하여 상기비데오 출력신호를 지연시키는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  10. 제8항에 있어서, 상기비데오 출력신호가 휘도 성분(Y’)과 색도 성분(C’)으로 이루어지며, 상기 지연 수단이 상기지연 제어신호에 응답하여 상기색도 성분(94)에 보다는 상기휘도 성분(96,98)에 더 높은 해상도의 지연을 부가하는 것을 특징으로 하는 연속주사 디스플레이 시스템.
  11. 제8항에 있어서, 상기 제2수단이 상기기록 클럭스큐 지시신호에 상기비데오 입력신호의 1/2주기를 나타내는 신호를 가산하여 정수 및 부수를 각는 합신호를 형성하는 수단(430)을 포함하며, 상기 합신호의 상기 분수부가 상기메모리 수단의 제2판독 사이클에 대한 판독클럭스큐 지시신호에 대응하는 것을 특징으로 하는 연속주사디스플레이 시스템.
  12. 제8항에 있어서, 상기 비데오 속도-상승 메모리수단이 각기록 사이클 다음에 제1, 제2판독 사이클이 다르는 형태를 하며, 상기 제3수단이 상기 각 기록 사이클의 시작에서 상기기록 스큐지시 신호를 저장하기 위한 제1수단(64)과, 상기 제1, 제2판독 사이클의 각 한개씩의 시작에서 상기기록 스큐 및 상기판독스큐 지시신호를 교대적으로 저장시키기 위한 제2메모리(11)를 포함하는 것을 특징으로 하는 연속주사 디스플레이 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006249A 1985-07-31 1986-07-30 연속 주사 디스플레이 시스템 KR900003774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/761,214 US4630098A (en) 1985-07-31 1985-07-31 Progressive scan display system with correction for non-standard signals
US761,214 1985-07-31

Publications (2)

Publication Number Publication Date
KR870001726A true KR870001726A (ko) 1987-03-17
KR900003774B1 KR900003774B1 (ko) 1990-05-31

Family

ID=25061524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006249A KR900003774B1 (ko) 1985-07-31 1986-07-30 연속 주사 디스플레이 시스템

Country Status (12)

Country Link
US (1) US4630098A (ko)
EP (1) EP0211570B1 (ko)
JP (1) JPS6231288A (ko)
KR (1) KR900003774B1 (ko)
AT (1) ATE67056T1 (ko)
AU (1) AU585628B2 (ko)
CA (1) CA1273105C (ko)
DD (1) DD248916A5 (ko)
DE (1) DE3681224D1 (ko)
ES (1) ES2000378A6 (ko)
FI (1) FI81470C (ko)
SG (1) SG122594G (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346187B1 (ko) * 1995-11-27 2002-12-26 삼성전자 주식회사 텔레비젼의 주사장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
US4730216A (en) * 1986-07-03 1988-03-08 Rca Corporation Raster distortion correction circuit
US4698675A (en) * 1986-09-29 1987-10-06 Rca Corporation Progressive scan display system having intra-field and inter-field processing modes
US5005126A (en) * 1987-04-09 1991-04-02 Prevail, Inc. System and method for remote presentation of diagnostic image information
KR920004067Y1 (ko) * 1988-12-12 1992-06-20 삼성전관 주식회사 Id-tv의 더블 스캔회로
US5043813A (en) * 1990-03-26 1991-08-27 Thomson Consumer Electronics, Inc. Display locked timing signals for video processing
DE4102993A1 (de) * 1991-02-01 1992-08-06 Philips Patentverwaltung Schaltungsanordnung zur zeitbasis-transformation eines digitalen bildsignals
US5500013A (en) * 1991-10-04 1996-03-19 Scimed Life Systems, Inc. Biodegradable drug delivery vascular stent
US6359654B1 (en) * 1996-02-14 2002-03-19 Conexant Systems, Inc. Methods and systems for displaying interlaced video on non-interlaced monitors
US6259733B1 (en) * 1998-06-16 2001-07-10 General Instrument Corporation Pre-processing of bit rate allocation in a multi-channel video encoder
US6657675B1 (en) * 2000-04-13 2003-12-02 Ndsp Corporation Method and apparatus for converting non-standard video broadcast signals to display capable video signals
US20040075763A1 (en) * 2002-10-17 2004-04-22 Tognoni Keith I. Conversion of interwoven video to raster video
US7375738B2 (en) * 2004-03-24 2008-05-20 Lexmark International, Inc. Electronic systems and methods for reducing laser beam process direction position errors
US7349123B2 (en) * 2004-03-24 2008-03-25 Lexmark International, Inc. Algorithms and methods for determining laser beam process direction position errors from data stored on a printhead
KR101206503B1 (ko) * 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
US8489912B2 (en) * 2009-09-09 2013-07-16 Ati Technologies Ulc Command protocol for adjustment of write timing delay
US10163474B2 (en) * 2016-09-22 2018-12-25 Qualcomm Incorporated Apparatus and method of clock shaping for memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400719A (en) * 1981-09-08 1983-08-23 Rca Corporation Television display system with reduced line-scan artifacts
US4415931A (en) * 1982-03-18 1983-11-15 Rca Corporation Television display with doubled horizontal lines
AU560269B2 (en) * 1982-09-22 1987-04-02 Philips Electronics N.V. Field number conversion
US4593315A (en) * 1984-05-29 1986-06-03 Rca Corporation Progressive scan television receiver for non-standard signals
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346187B1 (ko) * 1995-11-27 2002-12-26 삼성전자 주식회사 텔레비젼의 주사장치

Also Published As

Publication number Publication date
FI863039A (fi) 1987-04-09
EP0211570B1 (en) 1991-09-04
JPS6231288A (ja) 1987-02-10
ATE67056T1 (de) 1991-09-15
DE3681224D1 (de) 1991-10-10
US4630098A (en) 1986-12-16
AU6050786A (en) 1987-02-05
JPH0460395B2 (ko) 1992-09-25
KR900003774B1 (ko) 1990-05-31
EP0211570A2 (en) 1987-02-25
FI81470C (fi) 1990-10-10
EP0211570A3 (en) 1988-05-11
FI863039A0 (fi) 1986-07-24
FI81470B (fi) 1990-06-29
AU585628B2 (en) 1989-06-22
CA1273105A (en) 1990-08-21
SG122594G (en) 1995-01-13
DD248916A5 (de) 1987-08-19
ES2000378A6 (es) 1988-02-16
CA1273105C (en) 1990-08-21

Similar Documents

Publication Publication Date Title
KR870001726A (ko) 연속 주사 디스플레이 시스템
KR870001727A (ko) 텔레비젼 디스플레이 시스템
EP0163514B1 (en) Progressive scan television apparatus for non-standard signals
US6486919B1 (en) Apparatus and method for correcting jitter in a television system
US6765620B2 (en) Synchronous signal generation circuit and synchronous signal generation method
JP2701273B2 (ja) 発振出力制御回路
KR950013829B1 (ko) 영상기록 재생기기의 시간축 보정장치
KR0132433Y1 (ko) 비데오 필드 메모리의 쓰기 제어장치
JP2636951B2 (ja) 画像処理装置の動画領域判定装置
JPS6166478A (ja) 自動同期制御回路
JP3046899B2 (ja) 水平同期周波数測定方法及びｃｒｔディスプレイ表示方法、同期周波数測定装置、ｃｒｔディスプレイ装置
GB2295935A (en) Digital colour subcarrier generator
KR950022470A (ko) 고품위 디지탈 영상을 구현하는 화질보상회로 및 그 방법
JPH04227164A (ja) 垂直同期信号分離回路
JPH1051801A (ja) 画像データ処理装置
JPS63114491A (ja) ビデオプリンタ用信号処理装置
JPH11355604A (ja) 画像表示装置
JPH078015B2 (ja) 垂直同期信号検出回路
JPH06335014A (ja) デジタル位相補正回路
JPS6486770A (en) Sub picture display circuit
JPH087546B2 (ja) 画像処理装置
JPH1098690A (ja) 水平ライン数補間方式
JPH06311407A (ja) 画像処理回路
KR950007494A (ko) 텔레비젼 화면의 종횡비변환 장치
JPS6322592B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050330

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee