JPH06335014A - デジタル位相補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、デジタル位相補正回路に関するも
ので、２種類の似通った補正を１度に補正することで、
画質劣化が少なく、また回路の冗長度を小さくすること
を目的とする。 【構成】 色差信号Ｒ−Ｙと色差信号Ｂ−Ｙとをデータ
クロック毎に多重した色差データを入力とし、２クロッ
クの遅延を行う２段のフリップフロップ１０と、色差デ
ータとフリップフロップ１０の出力を入力とし、色差デ
ータからフリップフロップ出力を減算して差分データを
出力する減算器１１と、位相データ１を入力とし、係数
γを掛ける第１の係数器１２と、位相データ２と第１の
係数器１２の出力を加えて移相量を出力する第１の加算
器１３と、差分データと移相量とを乗算する乗算器１４
と、乗算器１４の出力を入力し係数βを掛けて補正デー
タを出力する第２の係数器１５と、フリップフロップ１
２の出力と、補正データとを加える第２の加算器１６に
より構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルカラーテレ
ビジョン受信機におけるデジタル位相補正回路に関する
ものである。

【０００２】

【従来の技術】近年、テレビ受像器の高画質化や多機能
化にともない、テレビの信号処理におけるディジタル化
の傾向が強まっており、画質に大きな影響を及ぼすデジ
タル映像信号の水平方向の表示位相のずれを補正する、
デジタル位相補正回路が重要視されている。

【０００３】以下に、図２を用いて従来のデジタル位相
補正回路を説明する。図２は、従来のデジタル位相補正
回路の構成を示すものである。

【０００４】図２において、２０は色差データａを入力
として、２クロック分信号を遅延させて遅延データ１を
出力する、第１の２段フリップフロップである。２１は
色差データａから遅延データ１を減算し差分データ１を
出力する、第１の減算器である。２２は色差データａ水
平同期パルスと（以下Ｈパルスと記す）との位相のずれ
を示し０または１の値をとる位相データ１と差分データ
１を掛け合わせる第１の乗算器である。２３は第１の乗
算器の出力を入力し１／２の値をとる係数αを掛け合わ
せて補正データ１を出力する第１の係数器である。

【０００５】２４は補正データ１と遅延データ１とを加
えて色差データｂを出力する第１の加算器である。２５
は色差データｂを入力し、２クロック分信号を遅延させ
て遅延データ２を出力する、第２の２段フリップフロッ
プである。２６は色差データｂから遅延データ２を減算
し差分データ２を出力する、第２の減算器である。２７
はデータクロックとアナログＨシンクとの位相のずれを
示し０〜１５の値をとる位相データ２と差分データ２を
掛け合わせる第２の乗算器である。２８は第２の乗算器
の出力を入力し１／３２の値をとる係数βを掛け合わせ
て補正データ２を出力する第２の係数器である。２９は
補正データ２と遅延データ２とを加えて色差データ出力
を出力する第２の加算器である。

【０００６】次に、図３を用いて色差データとＨパルス
の位相のずれを示す位相データ１と、データクロックと
アナログＨシンクの位相のずれを示す位相データ２につ
いて説明する。図３に示すように、位相データ１は、色
差データがＲーＹ信号のタイミングでＨパルス（１）が
入力された場合、０となり、逆にＨパルス（２）のよう
に、ＢーＹ信号の場合は１となる。位相データ２は、デ
ータクロックの立ち下がりから次の立ち下がりの間を１
６分割し、アナログＨシンクの立ち下がりが、データク
ロックの立ち下がりからどれだけ遅れて現れるかを測定
することにより得ている。したがって、データクロック
の立ち下がりとアナログＨシンクの立ち下がりが一致し
た場合は、位相データ２は０となり、データクロックの
立ち下がりよりクロック周期の１６分の１だけ早く、ア
ナログＨシンクの立ち下がり現れれば、１５という値に
なる。

【０００７】以上のように構成されたデジタル位相補正
回路について、以下図２、図４を用いてデジタル位相補
正の原理及び回路動作について説明する。まず、図２で
示すように色差データａは、第１の２段フリップフロッ
プ２０を通り２クロック遅れて遅延データ１となる。色
差データａと遅延データ１は、減算器２１に入力され、
遅延データ１と色差データａとの差である、差分データ
１を出力する。補正データ１は、遅延データ１と色差デ
ータａとの間の差分データ１に対して、位相データ１を
掛け合わされた後、係数器１で係数αを掛けることによ
り得ている。また、この係数αは位相データ１の変化幅
の２倍の逆数、すなわち、位相データ１が０〜１の間で
変化するので１／２なる値を有している。したがって、
補正データ１は、位相データ１が０の場合は、０とな
り、結果的に遅延データ１に対して位相補正は行わない
ことになる。そして、位相データ１が１の場合は、差分
データ１の１／２の値が補正データ１となり、色差デー
タｂは、遅延データ１と補正データ１を加算器２４で足
し合わされて、遅延データ１と色差データａとの中点に
相当する点に補正される。図４はこのようすを示したも
のである。

【０００８】次に色差データｂは、第２の２段フリップ
フロップ２５を通り２クロック遅れて遅延データ２とな
る。色差データｂと遅延データ２は、減算器２６に入力
され、遅延データ２と色差データｂとの差である、差分
データ２を出力する。補正データ２は、前記した色差デ
ータとＨパルス系の位相補正のときと同様、遅延データ
２と色差データｂとの間の差分データ２に対して、位相
データ２を掛け合わされた後、係数器２で係数βを掛け
ることにより得ている。また、この係数βは位相データ
２の変化幅の２倍の逆数、すなわち、位相データ２が０
〜１５の変化幅を持つので１／３２となる値を有してい
る。その結果、補正データ２は、遅延データ２から１ク
ロック先までの点の間をデータクロックの１６分の１分
解能で補正できるような信号となる。そして最後に、ー
第２の加算器２９で遅延データ２と補正データ２とを足
し合わすことによって、色差データは位相補正され、最
終出力色差データ出力となる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
構成では、クロックとアナログＨシンク、色差データ位
相とＨパルスの２種類の補正を個々の補正について別々
の回路で行っており、回路の冗長性が高くなっている。
また、２回に分けて補正を行うため、画質劣化の面でも
不利なものとなっていた。

【００１０】本発明は上記のような問題点を考慮してな
されたもので、２種類の似通った補正を１度に補正する
ことで、画質劣化が少なく、また回路の冗長度を小さく
するように考慮したデジタル位相補正回路を提供しよう
とするものである。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のデジタル位相補正回路は、色差信号Ｒ−
Ｙと色差信号Ｂ−Ｙとをデータクロック毎に多重した色
差データを入力とし、２クロック分の遅延を行う２段の
フリップフロップと、色差データとフリップフロップの
出力を入力とし、色差データからフリップフロップ出力
を減算して差分データを出力する減算器と、第１の位相
データを入力とし、係数γを掛ける第１の係数器と、第
２の位相データと第１の係数器の出力を加えて移相量を
出力する第１の加算器と、差分データと移相量とを乗算
する乗算器と、乗算器の出力を入力し係数βを掛けて補
正データを出力する第２の係数器と、フリップフロップ
の出力と、補正データとを加える第２の加算器により構
成される。

【００１２】

【作用】本発明は上記した構成によって、補正データを
出力する乗算器に対する入力である移相量を得るため
に、色差データとＨパルスとのデータ位相の差を示す第
１の位相データと、データクロックとアナログＨシンク
との位相のずれを示す第２の位相データに第１の位相デ
ータとの相対係数γを掛けた結果とを加えている。この
結果、２つの補正を１つの回路で同時に行い、画質劣化
を少なくでき、また回路規模の削減も可能となる。

【００１３】

【実施例】以下、本発明の一実施例のデジタル位相補正
回路を図１によって説明する。

【００１４】図１は本発明の一実施例におけるデジタル
位相補正回路の構成を示すものである。図１において、
１０は色差データａを入力として、２クロック分信号を
遅延させ、遅延データを出力する、２段フリップフロッ
プである。１１は色差データａから２段フリップフロッ
プの出力信号を減算し差分データを得る減算器である。
１２は色差データａとＨパルスとのデータ位相の差を示
す位相データ１を入力とし、１６の値をとる係数γを掛
ける第１の係数器である。

【００１５】１３は０〜１５までの値をとるデータクロ
ックとアナログＨシンクとの位相のずれを示す位相デー
タ２と、第１の係数器の出力を入力し加えて、移相量を
出力する第１の加算器である。１４は第１の加算器の出
力と、差分データとを掛け合わせる乗算器である。１５
は乗算器の出力に１／３２の係数βを掛ける第２の係数
器である。１６は遅延データと第２の係数器の出力を足
し合わせて色差データ出力の出力する第２の加算器であ
る。

【００１６】以上のように構成されたデジタル位相補正
回路について、以下図１を用いてデジタル位相補正回路
の動作について説明する。

【００１７】まず、色差データａは、２段フリップフロ
ップ１０を通り２クロック遅れて遅延データとなる。色
差データａと遅延データは、減算器１１に入力され、遅
延データと色差データａとの差である、差分データを出
力する。位相データ１は位相データ２と比べて、相対的
に１６倍の大きさとなっているので、係数γ（＝１６）
を係数器１２で掛けてから、位相データ２と加えること
により、移相量を得ている。補正データは、まず差分デ
ータと移相量を乗算器１４で掛け合わせ、係数器１５で
１／３２を掛けることにより得ている。色差データ出力
は、遅延データと補正データを足し合わせて得ている。

【００１８】以上のように本実施例によれば、補正デー
タを出力する乗算器に対する入力である移相量を得るた
めに、データクロックとアナログＨシンクとの位相のず
れを示す位相データ２と色差データとＨパルスとのデー
タ位相の差を示す位相データ１に位相データ２との相対
係数γを掛けた結果とを加えてことにより、２つの補正
を１つの回路で同時に行い、画質劣化を少なくでき、ま
た回路規模の削減も可能となる。

【００１９】

【発明の効果】以上のように、本発明は、補正データを
出力する乗算器に対する入力である移相量を得るため
に、データクロックとアナログＨシンクとの位相のずれ
を示す位相データ２と色差データとＨパルスとのデータ
位相の差を示す位相データ１に位相データ２との相対係
数γを掛けた結果とを加えてことにより、２つの補正を
１つの回路で同時に行い、画質劣化を少なくでき、また
回路規模の削減も可能となる。

【図面の簡単な説明】

【図１】本発明の実施例におけるデジタル位相補正回路
を示すブロック図

【図２】従来のデジタル位相補正回路を示すブロック図

【図３】位相データ１と位相データ２の定義を示す説明
図

【図４】補正データの生成を示す動作説明図

【符号の説明】

１０ ２段フリップフロップ １１ 減算器 １２ 第１の係数器 １３ 第１の加算器 １４ 乗算器 １５ 第２の係数器 １６ 第２の加算器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 色差信号Ｒ−Ｙと色差信号Ｂ−Ｙとをデ
   ータクロック毎に多重した色差データを入力とし、２ク
   ロック分の遅延を行う２段のフリップフロップと、前記
   色差データから前記フリップフロップの出力を減算して
   差分データを出力する減算器と、第１の位相データを入
   力とし、係数γを掛ける第１の係数器と、第２の位相デ
   ータと前記第１の係数器の出力を加えて移相量を出力す
   る第１の加算器と、前記差分データと前記移相量とを乗
   算する乗算器と、前記乗算器の出力を入力し係数βを掛
   けて補正データを出力する第２の係数器と、前記フリッ
   プフロップの出力と前記補正データとを加え色差信号出
   力を出力する第２の加算器とを設えることを特徴とす
   る、デジタル位相補正回路。