KR930001384Y1 - 디지탈 tv의 색상 및 휘도 보상회로 - Google Patents

디지탈 tv의 색상 및 휘도 보상회로 Download PDF

Info

Publication number
KR930001384Y1
KR930001384Y1 KR2019870023072U KR870023072U KR930001384Y1 KR 930001384 Y1 KR930001384 Y1 KR 930001384Y1 KR 2019870023072 U KR2019870023072 U KR 2019870023072U KR 870023072 U KR870023072 U KR 870023072U KR 930001384 Y1 KR930001384 Y1 KR 930001384Y1
Authority
KR
South Korea
Prior art keywords
luminance
color
signal
signals
memory
Prior art date
Application number
KR2019870023072U
Other languages
English (en)
Other versions
KR890015524U (ko
Inventor
인웅식
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870023072U priority Critical patent/KR930001384Y1/ko
Publication of KR890015524U publication Critical patent/KR890015524U/ko
Application granted granted Critical
Publication of KR930001384Y1 publication Critical patent/KR930001384Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

디지탈 TV의 색상 및 휘도 보상회로
제1도는 본 고안에 따른 디지탈 TV의 색상 및 휘도보상회로의 블럭구성도.
제2도는 제1도내의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : A/D 변환기 2 : 휘도/색상분리기
3 : 동기제어부 4 : 메모리 입력인터페이스
5 : 메모리 6 : 메모리 출력인터페이스
7 : R. G. B 프로세서 8, 9, 10,11 : 1H 메모리
12, 13, 14, 15 : 감산기 16, 17, 18, 19 : 승산기
20, 21 : 가산기 100 : 휘도신호 처리수단
200 : 색상신호 처리수단
본 고안은 디지탈 TV의 색상 및 휘도신호를 수직상으로 보상하여 화질을 향상시키는 디지탈 TV의 색상 및 휘도보상회로에 관한 것이다.
종래에는 아날로그의 TV 영상신호를 수신하면 A/D 변환기에서 디지탈 신호로 변환하고, 휘도/색상 분리부에서는 디지탈화된 영상신호를 색상 및 휘도신호로 분리하여 메모리 인터페이스에 보내고 이를 곧바로 영상화하여 왔다.
이러한 구성의 종래기술에 있어서는 화면이 대형화하는 경우 수직 윤곽이 선명치가 않아 화질이 좋지 않게 되는 경향이 있었다. 즉 TV가 소형인 경우, 예를 들면 20인치 이하인 경우에는 별로 문제가 되지 않지만, 그 이상, 예를 들면 20인치 이상의 대형화면에서는 수직 윤곽이 선명치 않아 화질이 저하되는 경향이 있었다. 특히 상기의 종래기술을 팔(PAL)방식에 채용하는 경우에 있어서는 화면의 수직윤곽의 비선명화 현상이 더욱 심화되는 경향이 있었다.
본 고안의 목적은 상기한 종래기술에 휘도 및 색상신호를 보상하기 위한 수단을 채용함으로씨 TV의 대형화면에서도 보다 선명한 화질을 얻을 수 있도록 한 디지탈 TV의 색상 및 휘도보상회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 고안에 따른 색상 및 휘도보상회로는, 입력단을 통해 입력되는 아날로그 영상신호를 디지탈 영상신호로 변환한 다음 휘도/색상분리기를 통해 휘도 및 색상신호로 분리하고, 이 분리된 휘도 및 색상신호를 동기제어부의 제어신호에 의거하여 메모리 입력인터페이스를 통해 메모리에 입력시킨 다음 상기 동기제어부의 제어신호에 의거하여 상기 메모리에 입력된 휘도 및 색상신호를 메모리 출력인터페이스를 통해 출력하도록 구성된 디지탈 TV의 색상 및 휘도 보상회로에 있어서, 상기 휘도/색상분리기를 통해 분리된 휘도 및 색상신호를 보상하기 위하여 상기 휘도/색상분리기와 상기 메모리 입력인터페이스 사이에, 상기 휘도/색상분리기로부터 입력되는 휘도신호를 제1지연수단을 통해 지연시킨 다음, 제1연산수단을 통해 상기 휘도/색상분리기로부터의 휘도신호와 상기 제1지연수단에 의해 지연된 휘도신호를 연산함으로써 보상된 휘도신호를 발생하는 휘도신호 처리수단과; 상기 휘도/색상분리기로 부터 입력되는 색상신호를 제2지연수단을 통해 지연시킨 다음, 제2연산수단을 통해 상기 휘도/색상분리기로부터의 색상신호와 상기 제2지연수단에 의해 지연된 색상신호를 연산함으로써 보상된 색상신호를 발생하는 색상신호 처리수단을 구비하는 기술적수단을 채용한다. 더욱이 본 고안에 따른 색상 및 휘도보상회로에 있어서, 휘도신호 처리수단 및 색상신호 처리수단내의 제1및 제2 지연수단은 휘도 및 색상신호를 1단 지연시키는 각각의 1H 메모리(8, 10)와, 1단 지연된 두 신호를 각각 2단 지연시키는 1H메모리(9, 11)로 구성된다.
또한, 휘도신호 처리수단 및 색상신호 처리수단내의 제1 및 제2연산수단은 휘도/색상분리기로부터의 휘도 및 색상신호와 1단 지연된 상기 두 신호 사이의 차신호를 각각 구하는 감산기(12,14)와, 1단 지연된 두 신호와 2단 지연된 두 신호 사이의 차신호를 각각 구하는 감산기(13,15)와, 감산기(12,13,14,15)에 의해 구해진 각각의 차신호에 회로설계에 따른 소정값을 각각 곱하는 승산기(16,17,18,19)와, 승산기(16,17)로부터 출력되는 두개의 차신호와 승산기(18,19)로부터 출력되는 두개의 차신호에 각각 1단 지연된 휘도 및 색상신호를 가산하는 가산기(20,21)로 구성된다.
상기와 같이 본 고안에 따른 색상 및 휘도보상회로는 제1 지연수단과 제1연산수단을 구비하여 휘도/색상분리기로부터 출력되는 휘도신호를 보상하는 휘도신호 처리수단과, 제2지연수단과 제2연산수단을 구비하여 휘도/색상분리기로부터 출력되는 색상신호를 보상하는 색상신호 처리수단을 채용함으로써, 디지탈 TV의 대형화면에서 수직윤곽의 선명화가 도모된 TV의 고화질화가 달성된다.
이하 첨부된 도면을 참조하여 본 고안에 따른 색상 및 휘도보상회로의 동작과정을 상세하게 기술한다.
제1도는 본 고안에 따른 색상 및 휘도보상회로의 블럭구성도이고, 제2도는 제1도의 구성도에서의 각부 파형도를 나타낸다.
제1도에 있어서, 참조번호 1은 아날로그 영상신호를 디지탈신호로 변환하는 A/D변환기, 2는 디지탈신호로 변환된 영상신호를 휘도신호와 색상신호로 분리하는 휘도/색상분리기, 3은 각 구성요소에 동기신호로서 제공되는 클럭펄스를 발생하는 동기제어부, 4는 메모리 입력인터페이스, 5는 메모리, 6은 메모리 출력인터페이스, 7은 R. G. B프로세서를 각각 나타내며, 이러한 구성요소들은 종래기술에 채용된 구성요소들과 실질적으로 동일하다.
본 고안에 따른 색상 및 휘도보상회로가 그 특징으로 하는 바는 동도면에 참조번호 1000 및 200으로 도시된 휘도신호 처리수단과 색상신호 처리수단에 있으며, 이들 요소를 주로 하여 동작과정을 기술한다.
본 고안에 따른 휘도신호 처리수단(100)은 휘도/색상분리기(2)로 부터 출력되는 휘도신호를 1단 지연시키는 1H 메모리(8)와, 1단 지연된 상기 휘도신호를 2단 지연시키는 1H 메모리(9)와, 상기의 휘도/색상분리기(2)로부터의 휘도신호와 1단 지연된 휘도신호 사이의 차신호를 구하기 위한 감산기(12)와, 1단 지연된 휘도신호와 2단 지연된 휘도신호 사이의 차신호를 구하기 위한 감산기(13)와, 감산기(12)에 의해 구해진 차신호에 회로설계치를 곱하기 위한 승산기(16)와, 감산기(13)에 의해 구해진 차신호에 회로설계치를 곱하기 위한 승산기(17)와, 이 두개의 승산기(16,17)로부터 출력되는 차신호에 상기의 1단 지연된 휘도신호를 가산하는 가산기(20)로 구성된다.
또한, 본 고안에 따른 색상신호 처리수단(200)은 휘도/색상분리기(2)로 부터 출력되는 색상신호를 1단 지연시키는 1H 메모리(10)와, 1단 지연된 색상신호를 2단 지연시키는 1H 메모리(11)와, 상기의 휘도/색상분리기(2)로 부터의 색상신호와 1단 지연된 색상신호 사이의 차신호를 구하기 위한 감산기(14)와, 1단 지연된 색상신호 사이의 차신호를 구하기 위한 감산기(15)와, 감산기(14)에 의해 구해진 차신호에 회로설계치를 곱하기 위한 승산기(18)와, 감산기(15)에 의해 구해진 차신호에 회로설계치를 곱하기 위한 승산기(19)와, 이 두개의 승산기(18,19)로부터 출력되는 차신호에 상기의 1단 지연된 색상신호를 가산하는 가산기(21)로 구성된다.
상술한 구성의 본 고안에 따른 디지탈 TV의 색상 및 휘도보상회로의 동작을 설명한다.
먼저 아날로그 영상신호가 입력되면 A/D변환기(1)는 이 아날로그신호를 디지탈신호로 변환하여 휘도/색상분리기(2)에 제공한다. 이어서 휘도/색상분리기(2)는 A/D변환기(1)로부터 입력된 영상신호를 휘도신호와 색상신호로 분리하여 휘도신호 처리수단(100)과 색상신호 처리수단(200)에 각각 출력함과 동시에 동기신호를 동기제어부(3)에 출력한다.
다음에, 휘도신호 처리수단(100)에 입력된 휘도신호는 먼저 1H메모리(8) 및 감산기(12)의 일측단자에 입력된다. 여기에서 감산기(12)의 일측단자에 입력되는 휘도신호의 파형은 제2도(a)에 도시된 바와 같다.
1H 메모리(8)는 입력된 휘도신호를 1단 지연한 다음 이 1단 지연된 휘도신호를 감산기(12)의 타측단자, 감산기(13)의 일측단자, 가산기(20) 및 1H 메모리(9)에 각각 인가된다. 다음에 1단 지연된 휘도신호를 입력한 1H메모리(9)는 이 신호를 2단 지연시킨 다음 감산기(13)의 타측단자에 인가한다. 상기의 동작에서 1단 지연된 휘도신호와 2단 지연된 휘도신호의 파형, 즉 두개의 1H 메모리(8,9)의 출력파형은 제2도(b) 및 (c)에 도시된 바와 같다.
따라서 감산기(12)는 전술한 휘도/색상분리기(2)로부터의 휘도신호와 1H 메모리(8)로부터 출력되는 1단 지연된 휘도신호를 입력하여 그들 두 신호 사이의 차신호를 구한다음, 승산기(16)를 통해 이 차신호에 소정값, 즉 회로설계치를 곱하여 가산기(20)의 일측단자에 인가한다. 또한, 감산기(13)는 1H 메모리(8)로부터 출력되는 1단 지연된 휘도신호와 1H메모리(9)로부터 출력되는 2단 지연된 휘도신호를 입력하여 그들 두 신호 사이의 차신호를 구한다음, 승산기(17)를 통해 이 차신호에 소정값을 곱하여 가산기(20)의 타측단자에 인가한다. 상술한 두개의 감산기(12,13)의 출력파형이 제2도(d),(e)에 도시되어 있다. 그런다음에 가산기(20)가 1H 메모리(8)로부터 입력되는 1단 지연된 휘도신호(제2도(b))에 두개의 승산기(16,17)룰 통해 입력되는 두개의 차신호(제2도(d),(e))를 가산함으로써, 보상된 휘도신호를 발생하고, 이 보상된 휘도신호는 메모리 입력인터페이스(4)를 통해 메모리(5)에 입력된다. 상기의 가산기(20)의 출력신호파형이 제2도(F)에 상세하게 도시되어 있다.
다른 한편, 휘도/색상분리기(2)로부터 색상신호 처리수단(200)에 입력되는 색상신호는 1H 메모리(10) 및 감산기(14)의 일측단자에 각각 입력된다. 1H 메모리(10)는 입력된 색상신호를 1단 지연한 다음 이 1단 지연된 색상신호를 감산기(14)의 타측단자, 감산기(15)의 일측단자, 가산기(21) 및 1H메모리(11)에 각각 인가한다. 또한 1단 지연된 색상신호를 입력한 1H 메모리(11)는 이 신호를 2단 지연시킨 다음 감산기(15)의 타측단자에 인가한다.
따라서 감산기(14)는 전술한 휘도/색상분리기(2)로부터의 색상신호와 1H메모리(10)로부터 출력되는 1단 지연된 색상신호를 입력하여 그들 두 신호 사이의 차신호를 구한다음, 승산기(18)를 통해 이 차신호에 소정값, 즉 회로설계치를 곱하여 가산기(21)의 일측단자에 인가한다. 또한, 감산기(13)는 1H 메모리(10)로부터 출력되는 1단 지연된 색상신호와 1H메모리(11)로부터 출력되는 2단 지연된 색상신호를 입력하여 그들 두 신호 사이의 차신호를 구한다음, 승산기(19)를 통해 이 차신호에 소정값을 곱하여 가산기(21)의 타측단자에 인가한다.
따라서 가산기(21)가 1H메모리(10)로부터 입력되는 1단 지연된 색상신호에 두개의 승산기(18,19)를 통해 입력되는 두개의 차신호를 가산함으로써 보상된 색상신호를 발생하고, 이 보상된 색상신호는 전술한 휘도신호와 동일하게 메모리 입력인터페이스(4)를 통해 메모리(5)에 입력된다.
그런다음 메모리(5)는 동기제어부(3)에서 출력되는 클럭신호에 의거하여 메모리 입력인터페이스(4)를 통해 입력된 보상된 휘도신호 및 색상신호를 그의 출력측에 접속된 메모리 출력인터페이스(6)를 통해 출력한다.
따라서 제1도에 도시된 바와 같이 메모리 출력인터페이스(6)의 출력측에 접속된 R. G. B 프로세서(7)에 보상된 휘도신호 및 색상신호가 입력됨으로써, R. G. B 프로세서는 그에 따른 R. G. B 신호를 출력하게 된다.
더욱이, 상술한 동작설명에서는 기재하지 않았으나, 실질적으로 휘도신호 처리수단(100)내의 두개의 1H 메모리(8,9), 색상신호처리수단(200)내의 두개의 1H 메모리(10,11), 메모리 입력인터페이스(4) 및 메모리 출력인터페이스(6)는 동기제어부(3)로부터 출력되는 클럭펄스에 의거하여 동작된다.
상기한 바와 같이 본 고안에 따른 디지탈 TV의 색상 및 휘도보상회로는 종래 기술의 구성에 있어서의 휘도/색상분리기와 메모리 입력인터페이스 사이에 제1 지연수단과 제1연산수단을 구비하여 휘도/색상분리기로부터 출력되는 휘도신호를 보상하는 휘도신호 처리수단과, 제2 지연수단과 제2연산수단을 구비하여 상기의 휘도/색상분리기로부터 출력되는 색상신호를 보상하는 색상신호 처리수단을 채용하여, 휘도신호 및 색상신호의 노이즈를 제거하여 TV화면의 수직윤곽의 선명성을 개선함으로써 보다 선명한 고화질의 TV제작을 실현할 수가 있다.

Claims (2)

  1. 입력단을 통해 입력되는 아날로그 영상신호를 디지탈 영상신호로 변환한 다음 휘도/색상분리기를 통해 휘도 및 색상신호로 분리하고, 이 분리된 휘도 및 색상신호를 동기제어부의 제어신호에 의거하여 메모리 입력인터페이스를 통해 메모리에 입력시킨 다음 상기 동기제어부의 제어신호에 의거하여 상기 메모리에 입력된 휘도 및 색상신호를 메모리 출력인터페이스를 통해 출력하도록 구성된 디지탈 TV의 색상 및 휘도 보상회로에 있어서, 상기 휘도/색상분리기를 통해 분리된 휘도 및 색상신호를 보상하기 위하여 상기 휘도/색상분리기와 상기 메모리 입력인터페이스 사이에, 상기 휘도/색상분리기로부터 입력되는 휘도신호를 제1지연수단을 통해 지연시킨 다음, 제1연산수단을 통해 상기 휘도/색상분리기로부터의 휘도신호와 상기 제1지연수단에 의해 지연된 휘도신호를 연산함으로써 보상된 휘도신호를 발생하는 휘도신호 처리수단과; 상기 휘도/색상분리기로부터 입력되는 색상신호를 제2지연수단을 통해 지연시킨 다음, 제2연산수단을 통해 상기 휘도/색상분리기로부터의 색상신호와 상기 제2지연수단에 의해 지연된 색상신호를 연산함으로써 보상된 색상신호를 발생하는 색상신호처리수단을 포함하는 것을 특징으로 하는 디지탈 TV의 색상/휘도보상회로.
  2. 제1항에 있어서, 상기 제1 및 제2지연수단이 상기 휘도 및 색상신호를 1단 지연시키는 1H 메모리(8,10)와, 1단 지연된 상기 두 신호를 각각 2단 지연시키는 1H메모리(9,11)로 각각 구성되고; 상기 제1 및 제2 연산수단이 상기 휘도/색상분리기로부터의 상기 휘도 및 색상신호와 1단 지연된 상기 두 신호 사이의 차신호를 각각 구하는 감산기(12,14)와, 1단 지연된 상기 두 신호와 2단 지연된 상기 두 신호 사이의 차신호를 각각 구하는 감산기(13,15)와, 상기 감산기(12,13,14,15)에 의해 구해진 각각의 차신호에 회로설계에 따른 소정값을 각각 곱하는 승산기(16,17,18,19)와, 상기 승산기(16,17)로부터 출력되는 두개의 차신호와 상기 승산기(18,19)로부터 출력되는 두개의 차신호에 각각 1단 지연된 상기 휘도 및 색상신호를 가산하는 가산기(20,21)로 각각 구성된 것을 특징으로 하는 디지탈 TV의 색상 및 휘도보상회로.
KR2019870023072U 1987-12-24 1987-12-24 디지탈 tv의 색상 및 휘도 보상회로 KR930001384Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023072U KR930001384Y1 (ko) 1987-12-24 1987-12-24 디지탈 tv의 색상 및 휘도 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023072U KR930001384Y1 (ko) 1987-12-24 1987-12-24 디지탈 tv의 색상 및 휘도 보상회로

Publications (2)

Publication Number Publication Date
KR890015524U KR890015524U (ko) 1989-08-12
KR930001384Y1 true KR930001384Y1 (ko) 1993-03-27

Family

ID=19270729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023072U KR930001384Y1 (ko) 1987-12-24 1987-12-24 디지탈 tv의 색상 및 휘도 보상회로

Country Status (1)

Country Link
KR (1) KR930001384Y1 (ko)

Also Published As

Publication number Publication date
KR890015524U (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
US5019895A (en) Cross color noise reduction and contour correction apparatus in NTSC color television image processing system
JPS61269487A (ja) Ｙ／ｃ分離回路
US4924315A (en) Video signal processing system
US5206715A (en) Circuit for separating luminance and chrominance signals
US5345265A (en) Gamma correction circuit for a video camera
KR930011971B1 (ko) 색신호 경계면 보정장치
CA2284923C (en) Contour emphasizing circuit
KR930001384Y1 (ko) 디지탈 tv의 색상 및 휘도 보상회로
US5587746A (en) Image signal processor for obtaining digital image signals
US5170248A (en) Motion-adaptive vertical contour compensator in television set
EP0998135B1 (en) Contour emphasizing circuit
JPH03190473A (ja) ビデオ信号処理装置
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
JPH11289476A (ja) 輪郭強調回路
US6297854B1 (en) Contour emphasizing circuit
JPS6346881A (ja) デジタル輪郭補正回路
CA2284935C (en) Contour emphasizing circuit
JPS6272290A (ja) 高画質テレビジヨンｙ／ｃ分離装置
JP2573615B2 (ja) 映像信号の雑音低減回路
JPH0638541Y2 (ja) テレビジヨン信号のデイジタル処理回路
KR0123774B1 (ko) 액정프로젝터의 주사변환회로
KR940006565Y1 (ko) Ntsc 복합영상신호의 휘도/색도분리회로
KR910008399B1 (ko) Id tv용 윤곽 보상회로
KR920003397B1 (ko) Tv신호처리를 위한 움직임 검출회로
JPH11308632A (ja) 色復調回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20001227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee