KR910008399B1 - Id tv용 윤곽 보상회로 - Google Patents

Id tv용 윤곽 보상회로 Download PDF

Info

Publication number
KR910008399B1
KR910008399B1 KR1019880006123A KR880006123A KR910008399B1 KR 910008399 B1 KR910008399 B1 KR 910008399B1 KR 1019880006123 A KR1019880006123 A KR 1019880006123A KR 880006123 A KR880006123 A KR 880006123A KR 910008399 B1 KR910008399 B1 KR 910008399B1
Authority
KR
South Korea
Prior art keywords
delay
output
adder
luminance signal
multiplier
Prior art date
Application number
KR1019880006123A
Other languages
English (en)
Other versions
KR890017948A (ko
Inventor
김원기
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019880006123A priority Critical patent/KR910008399B1/ko
Publication of KR890017948A publication Critical patent/KR890017948A/ko
Application granted granted Critical
Publication of KR910008399B1 publication Critical patent/KR910008399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

ID TV 용 윤곽 보상회로
제1도는 본 발명의 회로도.
제2도는 본 발명 호소의 특성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 실제 휘도신호의 수평 윤곽 보정회로
20 : 보간 휘도신호의 수평 윤곽 보정회로
I1, I2 : 입력단자 O1, O2 : 출력단자
D1-D7 : 딜레이 M1-M12 : 승산기
A1-A10 : 덧셈기
본 발명은 ID(Improved Definition) TV용 윤곽 보상회로에 관한 것으로 특히 순차 주사 변환된 TV신호에 있어서의 수평 및 수직 방향의 윤곽 보상에 관한 것이다.
종래에는 비월주사에서 순차주사로 바꿀경우에 실제 휘도신호와 보간된 휘도신호에서의 2차원적 윤곽 보상이 행하여 지지 않았기 때문에 선명한 화질이 재생되지 못하게 되는 것이다.
본 발명의 목적은 상기와 같은 점을 감안하여 실제 휘도신호와 보간된 휘도신호를 서로 수평 및 수직 윤곽 보상에 적용함으로써 종래의 화상보다 더욱 선명한 화질을 얻도록 하는 ID TV용 윤곽 보상회로를 제공하고자 하는 것으로 수평 방향의 윤곽 보상은 동일라인의 인접 샘플점(3개)간의 연산에 의해 이루어지고 수직 방향의 윤곽 보상은 실제 휘도신호를 갖는 라인(이하 실제라인)의 경우는 상하의 보간된 휘도신호라인(이하 보간라인) 각 1개와의 연산으로 윤곽 보상되며 보간라인의 경우는 보간라인의 상하에 존재하는 실제라인 각1개씩을 이용한 실제라인의 윤곽 보상과 동일 연산으로 수행되게 한 것이다.
이를 첨부 도면에 의거 상세히 설명하면 다음과 같다.
실제 휘도신호를 1H -T1지연시키는 딜레이(D1)와, 상기 딜레이(D1)의 출력을 지연 및 가산시켜 수평윤곽 보정된 신호를 출력시키는 실제 휘도신호의 수평 윤곽 보정회로(10)와, 보간 휘도신호를 1H 딜레이(D4)에서 지연시킨 보간 휘도신호와 가산시키는 덧셈기(A3)와, 상기 덧셈기(A3)의 출력을-1 곱셈용 승산기(M5)를 통과시켜 지연시킨 실제 휘도신호와 가산시키는 덧셈기(A2)와, 상기 덧셈기(A2)의 출력을 K2 곱셈용 승산기(M6)를 통과시켜 실제 휘도신호의 수평 윤곽 보정회로(10)의 출력과 가산시키는 덧셈기(A8)와, 보간 휘도신호를 지연 및 가산시켜 수평 윤곽 보정된 신호로 출력시키는 보간 휘도신호의 수평 윤곽 보정회로(20)와, 실제 휘도신호를 지연시킨 실제 휘도신호와 가산시킨 덧셈기(A1)의 출력을 T1 지연시키는 딜레이(D5)와, 상기 딜레이(D5)의 출력을 -1 곱셈용 승산기(M7)를 통과시켜 지연시킨 보간 휘도신호와 가산시키는 덧셈기(A4)와, 상기 덧셈기(A4)의 출력을 K2 곱셈용 승산기(M8)를 통과시켜 보간 휘도신호의 수평 윤곽 보정회로(20)의 출력과 가산시키는 덧셈기(A10)로 구성된다.
그리고 실제 휘도신호의 수평 윤곽 보정회로(10)는 1H-T1 지연용 딜레이(D1)의 출력을 지연시키는 T1 지연용 딜레이(D2)와, 상기 T1지연용 딜레이(D2)의 출력을 지연시키는 T1지연용 딜레이(D3)와, 상기 1H-T1지연용 딜레이(D1)와 T1지연용 딜레이(D3)의 출력을 -1곱셈용 승산기(M1)(M3)를 통과시키고 상기 T1지연용 딜레이(D2)의 출력을 -2 곱셈용 승산기(M2) 를 통과시켜 가산시키는 덧셈기(A6)와, 상기 뎃셈기(A6)의 출력을 K1곱셈용 승산기(M4)를 통과시켜 T1지연용 딜레이(D2)의 출력과 가산시키는 덧셈기(A7)로 구성되어진다.
그리고 보간 휘도신호의 수평 윤곽 보정회로(20)는 보간 휘도닌호를 지연시키는 T1 지연용 딜레이(D6)와, 상기 T1 지연용 딜레이(D6)의 출력을 지연시키는 T1 지연용 딜레이(D7)와, 상기 보간 휘도신호와 T1 지연용 딜레이(D7)의 출력을 -1 곱셈용 승산기(M9)(M11)를 통과시키고 상기 T1 지연용 딜레이(D6)의 출력을 -2 곱셈용 승산기(M10)를 통과시켜 가산시키는 덧셈기(A5)와, 상기 덧셈기(A5)의 출력을 K1 곱셈용 승산기(M12)를 통과시켜 T1 지연용 딜레이(D6)의 출력과 가산시키는 덧셈기(A7)로 구성되어진다.
이와같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
먼저 현재의 실제 휘도신호를 예를들어 제2도에 도시된 Y3라고 하고 Y3와 Y9에 의해 보간된 휘도신호를 Y3,9라 하고 이에따라 화면에서의 각각의 화소는 제2도에 도시된 바와같이 나타낼수 있다.
우선 수평 및 수직으로 윤곽 보정된 실제 휘도신호가 어떻게 출력되는지에 대하여 살펴본다.
입력단자(I1)에 입력된 실제 휘도신호(Y3)는 1H-T1 지연용 딜레이(D1)에서 1H(H는 수평주기)와 T1(T1는 샘플주기)만큼 지연되어 1H-T1지연용 딜레이(D1)의 출력으로는 화소(Y8)로 나타나게 된다.
이러한 1H-T1지연용 딜레이(D1)의 출력(Y8)은 T1 지연용 딜레이(D2)(D3)를 순차적으로 통하여 각각 화소(Y9)(Y10)으로 출력되어진다.
그리고 T1 지연용 딜레이(D3)의 출력은 -1곱셈용 승산기(M3)를 통하여 -Y10의 상태로 덧셈기(A6)에 인가되며 이때 덧셈기(A6)에는 1H-T1지연용 딜레이(D1)의 출력(Y8)이 O1 곱셈용 승산기(M1)를 통하여 -Y8의 상태로 인가됨과 동시에 T1지연용 딜레이(D2)의 출력(Y9)이 2곱셈용 승산기(M2)를 통하여 2Y9의 상태로 인가되게 된다.
따라서 덧셈기(A6)에서는 승산기 (M1)(M2)(M3)에서 인가된 신호를 더하여 2Y9-(Y8+Y10)의 신호를 출력시키게 되고 이러한 덧셈기(A6)의 출력은 K1(비례상수) 곱셈용 승산기(M4)를 통하여 K1[2Y9-(Y8+Y10)]의 수평 윤곽신호로 추출되며 이러한 승산기(M4)의 출력(K1[2Y9-(Y8+Y10)]은 덧셈기(A7)에 인가되어 T1 지연용 딜레이(D2)의 출력(Y9)과 더해져 화소(Y9)의 수평 윤곽 보정된 신호(Y9h)가 출력되게 된다.
여기서 덧셈기(A7)에서 출력된 화소(Y9)의 수평 윤곽 보정된 신호는 Y9h=Y9+K1[2Y9-(Y8+Y10)]이 된다.
한편 입력단자(I2)로 입력된 보간신호(Y3,9)는 1H 지연용 딜레이(D4)에 의해 1H 지연되어 Y9,15가 되고 1H 지연용 딜레이(D4)의 출력(Y9,15)은 덧셈기(A3)에 인가되어 보간신호(Y3,9)와 합성되어 Y3,9+Y9,15로 출력되어지며 이러한 덧셈기(A3)의 출력(Y3,9+Y9,15)은 -1 곱셈용 승상기(M5)를 통하여 -(Y3,9+Y9,15)로 승산된 후 덧셈기(A2)에 인가되어 T1 지연용 딜레이(D2)의 출력(Y9)과 합성되므로써 덧셈기(A2)의 출력은 Y9-(Y3,9+Y9,15)가 된다.
그리고 덧셈기(A2)의 출력(Y9-(Y3,9+Y9,15))은 K2곱셈용 승산기(M6)에 인가되어 K2[Y9-(Y3,9+Y9,15)]라는 수직 윤곽신호로 출력되어진다.
이같은 덧셈기(A7)에서 출력되는 수평 윤곽 보정된 신호(Y9h)와 승산기 (M6)에서 출력된 수직 윤곽신호(K2[Y9-(Y3,9+Y9,15)]는 각각 덧셈기(A8)에 인가되어 최종적으로 출력단자(O1)로 수평 및 수직 윤곽 보정된 신호(Y9h.v)를 출력시키게 된다.
여기서 수평 및 수직 윤곽 보정된 신호 (Y9h.v)는 Y9h.v=K2[Y9-(Y3,9+Y9,15)]+Y9+K1[2Y9-(Y8+Y10)]이 되며 이때 K2[Y9-(Y3,9+Y9,15)]는 수직 윤곽신호이고 Y9는 원신호이며 K1[2Y9-(Y8+Y10)]는 수평 윤곽신호이다.
다음으로 수평 및 수직으로 윤곽 보정된 보간 휘도신호가 어떻게 출력되는 지에 대하여 살펴본다.
입력단자(I2)로 입력된 현재 보간 신호(Y3,9)는 -1곱셈용 승산기(M9)에 인가됨과 동시에 T1 지연용 딜레이(D6)에서 샘플주기(T1)만큼 지연되어 Y4,10으로 출력되고 상기 T1지연용 딜레이(D6)의 출력(Y4,10)은 또다시 T1 지연용 딜레이(D7)에 인가되어 Y5,11로 출력되어진다.
그리고 T1 지연용 딜레이(D6)의 출력(Y4,10)은 2곱셈용 승산기(M10)에서 승산되고 (2(Y4,10))T1 지연용 딜레이(D7)의 출력(Y5,11)은 -1 곱셈용 승산기(M11)에서 승산된후(-(Y3,9))과 함께 덧셈기(A5)에 인가되게 된다.
따라서 덧셈기(A5)에서는 상기된 승산기(M9)(M10)(M11)의 출력을 더하여 2(Y4,10)-(Y3,9+Y5,11)이 출력되게 되며 이러한 덧셈기(A5)의 출력(2(Y4,10)-(Y3,9+Y5,11))은 K1 곱셈용 승산기 (M12)에서 K1(비례상수)만큼 승산되어 수평 윤곽신호(K1[2Y4,10-(Y3,9+Y5,11)]가 추출되게 된다.
그리고 승산기(M12)의 출력 (K1[2Y4,10-(Y3,9+5,11)])은 덧셈기(A9)에 인가되어 T1 지연용 딜레이(D6)의 출력(Y4,10)과 더해져서 덧셈기(A9)의 출력측으로는 Y4,10의 수평 윤곽 보정된 신호 Y4,10h=Y4,10+K1[2Y4,10-(Y3,9+Y5,11)]가 출력되게 된다.
한편 실제 휘도신호 Y3와 T1지연용 딜레이(D2)에서 지연된 신호 Y9는 덧셈기(A1)에서 더해진후 (Y3+Y9)T1 지연용 딜레이(D5)를 통하여 지연되게 되며 (Y4+Y10) 상기 T1 지연용 딜레이(D5)의 출력(Y4+Y10)는 -1곱셈용 승산기(M7)를 통하여 (-(Y4+Y10))덧셈기(A4)에는 T1 지연용 딜레이(D6)의 보간신호(Y4,10)이 인가되게 되므로 덧셈기(A4)의 출력은 Y4,10-(Y4+Y10)이 된다.
이러한 덧셈기(A4)의 출력(Y4,10-(Y4+Y10)은 K2 곱셈용 승산기 (M8)에 인가되어 K2승산되게 되며 상기 K2곱셈용 승산기(M8)의 출력(K2[Y4,10-(Y4+Y10)])은 수직 윤곽신호로써 덧셈기(A10)에 인가되게 된다.
따라서 덧셈기(A10)에서는 승산기 (M8)에서 인가된 수직 윤곽신호(K2[Y4,10-(Y4+Y10)])와 덧셈기(A9)에서 인가된 수평 윤곽 보정된 신호(Y4,10h=Y4,10+K1[2Y4,10-(Y3,9+5,11)])를 합성시켜 최종적으로 수평 및 수직 윤곽 보정된 신호 (Y4,10h.v)를 출력시키게 된다.
여기서 수평 및 수직 윤곽 보정된 신호(Y4,10h.v)는 Y4,10h.v= K2[Y4,10-(Y4+Y10)]+Y4,10+K1[2Y4,10-(Y3,9+Y5,11)]이 되며 이때 K2[Y4,10-(Y4+Y10)]은 수직 윤곽신호이고 Y4,10은 원신호이며 K1[2Y4,10-(Y3,9+Y5,11)]은 수평 윤곽신호이다.
이같이 비월 주사에서 순차 주사로 바꿀 경우에 실제 휘도신호와 보간된 휘도신호에서 2차원 윤곽 보상이 수행되어 주사되게 되므로써 선명한 화상을 재현할 수 있으며 본 발명에서 수평 윤곽 강조시 T1지연용 딜레이 대신 2T1 지연용 딜레이를 사용하여도 되고 수직 윤곽 강조시 1H 지연용 딜레이 대신 2H 지연용 딜레이를 사용하여도 된다.
이상에서와 같이 본 발명은 순차 주사되는 실제 휘도신호와 보간 휘도신호가 2차원적인 윤곽 보정이 수행되게 한 것으로써 선명한 화질을 얻을 수 있는 ID TV용 윤곽 보상회로를 제공할 수 있는 것이다.

Claims (3)

  1. 실제 휘도신호를 1H-T1지연시키는 딜레이(D1)와, 상기 딜레이(D1)의 출력을 지연 및 가산시켜 수평 윤곽 보정된 신호를 출력시키는 실제 휘도신호의 수평 윤곽 보정회로(10)와, 보간 휘도신호를 1H딜레이(D4)에서 지연시킨 보간 휘도신호와 가산시키는 덧셈기(A3)와, 상기 덧셈기(A3)의 출력을 -1 곱셈용 승산기(M5)를 통과시켜 지연시킨 실제 휘도신호와 가산시키는 덧셈기(A2)와 상기 덧셈기(A2)의 출력을 K2 곱셈용 승산기(M6)를 통과시켜 실제 휘도신호의 수평 윤곽 보정회로(10)의 출력과 가산시키는 덧셈기(A8)와, 보간 휘도신호를 지연 및 가산시켜 수평 윤곽 보정된 신호로 출력시키는 보간 휘도신호의 수평 윤곽 보정회로(20)와, 실제 휘도신호를 지연시킨 실제 휘도신호와 가산시킨 덧셈기(A1)의 출력을 T1지연시키는 딜레이(D5)와, 상기 딜레이(D5)의 출력을 -1 곱셈용 승산기 (M7)를 통과시켜 지연시킨 보간 휘도신호와 가산시키는 덧셈기(A4)와, 상기 덧셈기(A4)의 출력을 K2 곱셈을 승산기(M8)를 통과시켜 보간 휘도신호의 수평 윤곽 보정회로(20)의 출력과 가산시키는 덧셈기(A10)로 구성된 것을 특징으로 하는 ID TV용 윤곽 보상회로.
  2. 제1항에 있어서, 보간 휘도신호의 수평 윤곽 보정회로(20)는 보간 휘도신호를 지연시키는 T1 지연용 딜레이(D6)와, 상기 T1지연용 딜레이(D6)의 출력을 지연시키는 T1지연용 딜레이(D7)와, 상기 보간 휘도신호와 T1 지연용 딜레이(D7)의 출력을 -1 곱셈용 승산기(M9)(M11)를 통과시키고 상기 T1지연용 딜레이(D6)의 출력을 -2 곱셈용 승산기(M10)를 통과시켜 가산시키는 덧셈기(A5)와, 상기 덧셈기(A5)의 출력을 K1 곱셈용 승산기(M12)를 통과시켜 T1 지연용 딜레이(D6)의 출력과 가산시키는 덧셈기(A7)로 구성된 ID TV용 윤곽 보상회로.
  3. 제1항에 있어서, 보간 휘도신호의 수평 윤곽 보정회로(20)는 보간 휘도신호를 지연시키는 T1 지연용 딜레이(D6)와, 상기 T1 지연용 딜레이(D6)의 출력를 지연시키는 T1 지연용 딜레이(D7)와, 상기 보간 휘도신호와 T1지연용 딜레이(D7)의 출력을 -1 곱셈용 승산기(M9)(M11)를 통과시키고 상기 T1지연용 딜레이(D6)의 출력을 -2 곱셈용 승산기(M10)를 통과시켜 가산시키는 덧셈기(A5)와, 상기 덧셈기(A5)의 출력을 K1 곱셈용 승산기 (M12)를 통과시켜 T1 지연용 딜레이(D6)의 출력과 가산시키는 덧셈기(A7)로 구성된 ID TV 용 윤곽 보상회로.
KR1019880006123A 1988-05-24 1988-05-24 Id tv용 윤곽 보상회로 KR910008399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880006123A KR910008399B1 (ko) 1988-05-24 1988-05-24 Id tv용 윤곽 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880006123A KR910008399B1 (ko) 1988-05-24 1988-05-24 Id tv용 윤곽 보상회로

Publications (2)

Publication Number Publication Date
KR890017948A KR890017948A (ko) 1989-12-18
KR910008399B1 true KR910008399B1 (ko) 1991-10-15

Family

ID=19274640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006123A KR910008399B1 (ko) 1988-05-24 1988-05-24 Id tv용 윤곽 보상회로

Country Status (1)

Country Link
KR (1) KR910008399B1 (ko)

Also Published As

Publication number Publication date
KR890017948A (ko) 1989-12-18

Similar Documents

Publication Publication Date Title
US4789893A (en) Interpolating lines of video signals
CN1250570A (zh) 利用动态系数加权定标和减少闪烁的方法和装置
KR940008910B1 (ko) 비월-비비월 주사 변환 장치
JP2002335424A (ja) 輪郭補正回路
KR100457043B1 (ko) 윤곽강조회로
KR910008399B1 (ko) Id tv용 윤곽 보상회로
JP2008028507A (ja) 画像補正回路、画像補正方法および画像表示装置
US6259480B1 (en) Sequential scanning converter
JPH11289476A (ja) 輪郭強調回路
JPS59153379A (ja) デイジタル輪郭補償回路
JP3271271B2 (ja) 画像の動きベクトル検出装置、画像の動きベクトル検出方法、画像の振動補正装置及び画像の振動補正方法
JPH03132278A (ja) 映像信号変換装置
JP4268696B2 (ja) 画像処理装置および処理方法
JP3292233B2 (ja) 補間処理回路
KR930001384Y1 (ko) 디지탈 tv의 색상 및 휘도 보상회로
KR100265324B1 (ko) 다중 동기 시알티(crt)디스플레이 장치에 이용되는 디지털 컨버전스 장치
JP3545577B2 (ja) 走査線変換装置
KR920007916B1 (ko) 비디오신호 보간장치
JPH0235881A (ja) 補間信号生成回路
JP2912540B2 (ja) 空間フィルタ回路
JP3356183B2 (ja) スキャンコンバータ
JPH0514610Y2 (ko)
JPH0522634A (ja) 輪郭補正回路
JPH0418874A (ja) 垂直補間回路
JPH08315130A (ja) 画像拡大装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee