KR960005118B1 - 비디오 신호 처리 시스템 - Google Patents

비디오 신호 처리 시스템 Download PDF

Info

Publication number
KR960005118B1
KR960005118B1 KR1019870007492A KR870007492A KR960005118B1 KR 960005118 B1 KR960005118 B1 KR 960005118B1 KR 1019870007492 A KR1019870007492 A KR 1019870007492A KR 870007492 A KR870007492 A KR 870007492A KR 960005118 B1 KR960005118 B1 KR 960005118B1
Authority
KR
South Korea
Prior art keywords
video signal
mixing
signal
coefficient
delayed
Prior art date
Application number
KR1019870007492A
Other languages
English (en)
Other versions
KR880002167A (ko
Inventor
히또시 사끼모또
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR880002167A publication Critical patent/KR880002167A/ko
Application granted granted Critical
Publication of KR960005118B1 publication Critical patent/KR960005118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/06—Angle-modulation recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/937—Regeneration of the television signal or of selected parts thereof by assembling picture element blocks in an intermediate store

Abstract

내용 없음.

Description

비디오 신호 처리 시스템
제 1 도 및 제 2 도는 각기 본 발명을 설명하기 위해 사용된 개략적인 설명도.
제 3 도는 본 발명의 기본 원리를 설명하는데 유용한 개략적인 설명도.
제 4 도는 본 발명에 따른 비디오 신호 처리 시스템의 실시예를 도시하는 블럭 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
2 : A/D 변환기 4 : 휘도/색도 분리회로
5 : 클럭 발생기 6 : 순차기(비교기)
17 : 신호 발생기 19 : 디코더/인코더
20 : D/A 변환기
[산업상의 이용분야]
본 발명은 일반적으로 프로페셔널 VTR(비디오 테이프 레코더)의 재생 시스템과 함께 사용하기에 적합한 재생 비디오 신호를 처리하기 위한 비디오 신호 처리 시스템에 관한 것이다. 특히, 본 발명은 정상 테이프 속도에 매우 가까운 가변 테이프 속도로 재생 모드에서 적합한 재생 비디오 신호를 처리하기 위한 비디오 신호 처리 시스템에 관한 것이다.
[종래 기술]
정상 테이프 속도에 매우 가까운 가변 테이프 속도, 예를 들어, 한시간 동안 한시간 일분의 비디오 신호가 재생되는 속도로 비디오 신호가 VTR에 의해 재생될 때, 재생된 비디오 신호 중의 우수 또는 기수 필드와 기준 우수 또는 기수 필드간의 불일치가 때때로 발생한다. 그러한 재생된 비디오 신호가 모니터 텔레비젼 수상기에 의한 것처럼 재생되면, 재생된 화상의 수직 방향으로 플리커(flicker)가 발생하며 이 재생된 화상은 보기가 어렵다.
그러므로, 종래 기술에서, 재생된 비디오 신호의 우수 및 기수 필드가 기준 우수 및 기수 필드와 일치할 때, 일치하는 상태로 넘겨지며, 반면에 일치하지 않을때, 재생된 비디오 신호의 인접 라인 신호는 산술적으로 평균되어 사용된다.
이러한 신호 처리는 제 1 도 및 제 2도를 참조하여 설명된다. 제 1 도는 재생된 비디오 신호의 소정 필드의 신호를 도시한다.
제 1 도에서, 참조번호 P1 내지 P4는 연속 선 α,β,γ 및 δ상의 소정의 점의 레벨을 가리키며, 여기에서 레벨 P1 및 P2는 정규화 레벨 0로서 표시되고, 레벨 P3 및 P4는 정규화 레벨 1로 표시되며 비디오 신호의 레벨은 인접한 선 β 및 γ 사이의 중간에서 정규화 레벨 0에서 1로 변화된다. 이 경우에 x는 선의 위치를 나타내는 좌표이다.
다른 필드는 신호가 상기 기술된 산술 수단 처리에 의해 상기 재생된 비디오 신호의 소정 필드의 신호에서 생성될 때, 상기 신호는 제 2 도에서 도시된 바와 같이 된다. 제 2 도에서, 참조번호 Q1 내지 Q3는 제 1 도의 선 α,β,γ 및 δ의 중간에 대응하는 연속선 A,B 및 C상의 점의 레벨을 가르킨다. 레벨 Q1은 정규화 레벨 0을, 레벨 Q2은 정규화 레벨 0.5를, 그리고 레벨 Q3은 정규화 레벨 1 을 각각 나타낸다. 이 경우에 Z는 선의 위치를 나타내는 좌표이다.
이 경우에, 소정의 선 Z상의 점의 레벨 Y(Z)는 다음식으로 표현된다.
Y(Z)=Y(Z+1/2)2+Y(Z-1/2)/2
상기 비디오 신호가 종래 기술과 같은 방식으로 처리되거나 또는 다른 필드의 신호가 상기 산술 수단 처리에 의해 상기 비디오 신호의 소정 필드 중의 신호로부터 생성되면, 결과적 필드의 신호는 원 필드(original fields)의 신호보다 선명도가 더 낮아진다. 그 결과로서, 상기 재생 화상은 선명도가 변화되어 재생 화상은 보기가 곤란하다.
그러므로, 선명도의 변화를 감소시키기 위하여, 비디오 신호의 원 필드 레벨의 경사가 평균된 신호의 필드 레벨의 경사와 정합되는 것이 고려될 수 있다. 변화된 레벨 경사를 가진 필드 신호의 각 α,β,γ 및 δ상의 점의 레벨은 제 1 도의 P1, P5, P6 및 P4로 도시된 바와같이 된다. 이 경우에, 소정 선 상의 점의 레벨 Y(X)은 다음 식으로 표현된다.
Y(X)=Y(X)/2+Y(X+1)/4+Y(X-1)/4
따라서, 약 0.5의 정규화 레벨을 가진 경사에 대해, 제 1 도에 레벨 P5에서 P6으로의 비디오 신호의 변화는 제 2 도의 레벨 Q1-Q2-Q3로부터의 비디오 신호의 변화와 같게된다.
그러나, 실제로, 사용자는 제 1 도의 레벨 P5에서 P6으로의 비디오 신호의 변화를 느끼지 못하지만, 이 변화는 제 1 도의 레벨 P1-P5-P6-P4로부터의 비디오 신호의 변화에 근접한다. 이것은 재생 화상의 선명도가 더욱 낮아지는 것을 의미한다.
[발명의 개요와 목적]
따라서, 본 발명의 목적은 개선된 비디오 신호 처리 시스템을 제공하는 것이다.
본 발명의 다른 목적은 재생 화상의 선명도의 변화를 더 감소시킬 수 있는 비디오 신호 처리 시스템을 제공하는 것이다.
본 발명의 한 특징에 따라, 텔레비젼 라인들을 포함하는 적어도 한 형태의 텔레비젼 필드를 가지는 재생 비디오 신호를 처리하기 위한 비디오 신호 처리 시스템이 제공되는데, 상기 적어도 한 형태의 텔레비젼 필드는 우수 필드 또는 기수 필드중의 하나인데, 상기 시스템은
(a) 다수 형태의 기준 텔레비젼 필드를 규정하도록 적용하는 기준 동기 신호를 발생하기 위한 기준 동기 신호 발생 수단과,
(b) 재생 텔레비젼 필드 중의 상기 적어도 한 형태를 식별하는 특성과 상기 다수 형태의 기준 텔레비젼 필드중의 하나를 식별하는 특성 사이의 불일치를 검출하며 그에 응답하여 제어 신호를 발생하기 위한 수단과,
(c) 제 1 보간된 신호를 생성하도록 다수의 상기 텔레비젼 라인의 재생 비디오 신호와 혼합계수의 제 1 조합을 혼합하기 위한 제 1 혼합 수단과,
(d) 제 2 보간된 신호를 생성하도록 다수의 상기 텔레비젼 라인의 재생 비디오 신호와 혼합계수의 제 2 조합을 혼합하기 위한 제 2 혼합 수단, 및
(e) 상기 제어 신호에 응답하여 상기 제1 및 제 2 보간된 신호 중의 하나만을 포함하는 출력 비디오 신호를 선택적으로 발생하기 위한 수단을 구비하고 있다.
본 발명의 상기한 사항 및 다른 목적, 특징 및 장점은 첨부된 도면을 참조하여 양호한 실시예의 상세한 설명으로 명백해질 것이며, 도면에서 동일한 참조번호는 동일한 소자 및 부품을 나타낸다.
본 발명의 기본 원리는 제 3 도를 참조하여 먼저 기술된다.
제 3 도를 참조하면, 레벨 R1-R2-R3의 변화는 제 2 도의 레벨 Q1-Q2-Q3의 변화와 대응한다. 따라서, 레벨 R6이 점 B-R2-R3-R7(제 1 도의 R4에 대응함)-δ-B를 연결함으로써 형성된 다각형의 면적이 점 B-R2-R6-R7-δ-B를 연결함으로써 형성된 다각형의 면적과 같게 되도록 선택되고 그리고 레벨 R5가 점 B-R2-R1-B를 연결함으로써 형성된 다각형의 면적이 점 B-R2-R5-R4-B를 연결함으로써 형성된 다각형의 면적과 같게 되도록 선택되면, 상기 산술 수단 처리에 의해 처리된 필드의 신호의 선명도 및 유사하게 처리되지 않은 필드의 신호의 선명도는 서로 같게된다.
이러한 방법으로, 레벨 R6 및 R2 사이의 차 d를 계산하면(정규화 레벨) 1/3이 생성된다. 그리하여, 우수 및 기수 필드가 기준 우수 및 기수 필드와 일치하는 비디오 신호의 필드내 신호의 선명도는, 우수 및 기수 필드가 기준 신호의 우수 및 기수 필드와 일치하지 않는 비디오 신호의 다른 필드의 라인의 산술 수단 처리에서 발생되는 필드 신호의 선명도와 같게 되는데, 이것은 다음의 혼합계수와의 혼합 처리에 의해서이다.
Y(X)=2Y(X)/3+Y(X+1)/6+Y(X-1)/6
이제, 본 발명에 따른 실시예의 회로 장치는 제 4 도를 참조하여 기술된다.
제 4 도를 참조하면, 칼라 비디오 신호는 입력 단자(1)로 공급된다. 입력 단자(1)로 인가된 칼라 비디오 신호는 디지탈 칼라 비디오 신호로 변환시키는 A/D(아날로그-디지탈) 변환기(2)로 공급된다. 그리고서 상기 디지탈 칼라 비디오 신호는(시간에 기초한 보정기용 메모리로서 작용할 수 있는) 메모리(3)로 공급되어 기록된다. 이 디지탈 칼라 비디오 신호는 상기 메모리(3)에서 판독되어, 휘도 신호 Y 및 색도 신호(반송 색도 신호) C로 분리시키는 휘도/색도 분리 회로(4)로 공급된다. 클럭 발생기(5)는 입력 단자(1)로부터 인가된 칼라 비디오 신호내에 포함된 수평 동기 신호 및 버스트 신호에 기초하여 클럭 신호를 발생하도록 적용된다. 이 클럭 신호는 A/D 변환기(2), 메모리(3) 및 휘도/색도 분리 회로(4)로 공급된다.
순차기(비교기)(6)는 입력 단자(1)로부터 칼라 비디오 신호를 그리고 신호 발생기(17)로부터 기준 필드 신호를 수신하며, 후술될 회로 각부에 공급된 제어 신호를 발생하도록 상기 칼라 비디오 신호로부터의 재생 필드 신호와 상기 신호 발생기(17)로부터의 기준 필드 신호를 비교한다.
상기 신호 발생기(17)는 입력 단자(16)로부터 외부 혼합 기준 신호를 수신하고, 이에 의해 혼합 기준 신호를 기초하여 클럭 신호를 생성하여 후술될 회로 각 부에 공급한다.
상기 휘도/색도 분리 회로(4)로부터의 휘도 신호 Y는 제1 및 제 2 가중/평균 회로 또는 혼합 회로(7A 및 7B)로 공급된다. 제 1 혼합 회로(7A)는 휘도 신호가 공급되는 제 1 계수 증배기(8)(그 혼합계수는 1/2 및 1/6이다)와, 제11H지연회로(9)와 상기 제11H지연회로(9)에 의해 지연된 휘도 신호가 공급되는 제 2 계수 증배기(11)(그 혼합계수 1/2 및 2/3이다), 및 제1 및 제 2 계수 증배기(8 및 11)에 의한 혼합계수와 증배된 휘도 신호를 가산하는 제 1 가산기(11)를 구비하고 있다. 이 경우에, 1H는 1수평 주기를 나타낸다.
제 2 혼합회로(7B)는 휘도 신호가 공급되는 제 1 계수 증배기(8)(그 혼합계수는 1/2 및 1/6이다)와, 제11H지연회로(9)와 상기 제11H지연회로(9)에 의해 지연된 휘도신호가 공급되는 제 2 계수 증배기(11)(그 혼합계수는 1/2 및 2/3이다)와, 제1 및 제 2 계수 증배기(8 및 11)에 의한 혼합 계수와 증배된 휘도 신호를 가산하는 제 1 가산기(10)와, 상기 제11H지연회로(9)로부터의 지연된 휘도 신호가 공급되는 제21H지연회로(13)와, 제 3 계수 증배기(14)(그 혼합 계수는 0 및 1/6이다), 및 상기 제 1 가산기(10)의 출력 및 제 3 계수 증배기(14)에 의한 혼합계수가 증배된 지연된 휘도 신호가 공급되는 제 2 가산기(12)를 구비하고 있다.
상기 제1, 제2 및 제 3 계수 증배기(8,11 및 14)의 혼합계수는 다음과 같이 상기 순차기(6)으로부터의 제어 신호에 의해 절환된다.
상기 입력 단자(1)로 인가된 칼라 비디오 신호의 우수 및 기수 필드가 외부 기준 신호의 우수 및 기수 필드와 일치하지 않을때, 제1 내지 제 3 계수 증배기(8,11 및 14)의 혼합계수는 각기 1/2, 1/2 및 0로 선택된다. 따라서, 상기 제 2 가산기(12)에서 유도된 디지탈 휘도 신호 Y(Z)는 다음 식으로 표현된다.
Y(Z)=Y(Z+1/2)+Y(Z-1/2)/2
상기 입력 단자(1)로 인가된 칼라 비디오 신호의 우수 및 기수 필드가 외부기준 신호의 우수 및 기수 필드와 일치할때, 제1 내지 제 3 계수 증배기(8,11 및 14)의 혼합계수는 각기 1/6, 2/3 및 1/6로 선택된다. 따라서, 제 2 가산기(12)에서 유도된 디지탈 휘도 신호 Y(X)는 다음 식으로 표현된다.
Y(X)=2Y(X)/3+Y(X+1)/6+Y(X-1)/6
결과적으로, 제 2 가산기(12)의 출력에서 얻어진 휘도 신호의 선명도는, 입력 단자(1)로 공급된 칼라 비디오 신호의 우수 및 기수 필드가 외부 기준 신호의 우수 및 기수 필드와 일치하는지에 무관하게 같게된다.
반면에, 휘도/색도 분리 회로(4)로부터의 색도신호(반송 색도 신호)는 제31H 지연회로(18)를 통하여 디코더/인코더(19)로 공급된다. 상기 디코더/인코더(19)에는 순차기(6)로부터 클럭 신호가 공급된다.
따라서, 제 2 가산기(12)로부터의 디지탈 휘도 신호 및 디코더/인코더(19)로부터의 디지탈 칼라 비디오 신호는 제 3 가산기(15)로 공급되어 가산된다. 그 가산 출력은 아날로그 칼라 비디오 신호로 변환시키는 D/A(디지탈-아날로그) 변환기(20)로 공급되어 출력 단자(21)로 출력된다. 상기 D/A 변환기(20)에는 신호 발생기(17)로부터 클럭 신호가 제공된다.
상술한 바와같이 본 발명에 따라, 비디오 신호의 우수 및 기수 필드가 외부기준 신호의 우수 및 기수 필드와 일치하는지에 무관하게 재생 화상의 선명도의 변화가 감소될 수 있는 비디오 신호 처리 시스템을 얻는 것이 가능해졌다.
상기 설명은 본 발명의 하나의 양호한 실시에 대해 이루어졌지만 본 발명의 새로운 사상과 범위를 벗어남이 없어 첨부된 청구범위로만 결정되도록 그 기술에 숙련된 자에 의해 많은 변경 및 변화가 있을 수 있음이 자명하다.

Claims (9)

  1. 텔레비젼 타입들을 포함하는 적어도 한 형태의 텔레비젼 필드를 가지는 재생 비디오 신호를 처리하기 위한 비디오 신호 처리 시스템으로, 상기 적어도 한 형태의 텔레비젼 필드가 우수 필드 또는 기수 필드 중의 하나인 상기 시스템에 있어서, (a) 다수 형태의 기준 텔레비젼 필드를 규정하도록 적용하는 기준 동기 신호를 발생하기 위한 기준 동기 신호 발생 수단과, (b) 재생 필드 중의 상기 적어도 한 형태를 식별하는 특성과 상기 다수 형태의 기준 텔레비젼 필드 중의 하나를 식별하는 특성 사이의 불일치를 검출하고 그에 응답하여 제어 신호를 발생하기 위한 수단과, (c) 제 1 보간된 신호를 생성하도록 다수의 상기 텔레비젼 라인의 재생 비디오 신호와 혼합계수의 제 1 조합을 혼합하기 위한 제 1 혼합 수단과, (d) 제 2 보간된 신호를 생성하도록 다수의 상기 텔레비젼 라인의 재생 비디오 신호와 혼합계수의 제 2 조합을 혼합하기 위한 제 2 혼합 수단과, (e) 상기 제어 신호에 응답하여 상기 제1 및 제 2 보간된 신호 중의 한신호를 포함하는 출력 비디오 신호를 선택적으로 발생하기 위한 수단을 구비하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  2. 제 1 항에 있어서, 상기 제 1 혼합 수단은 1수평 주기의 지연시간을 가지고 제 1 지연된 재생 비디오 신호를 발생하기 위한 제 1 지연 회로, 및 상기 혼합계수의 제 1 조합을 가진 상기 재생 비디오 신호와 상기 제 1 지연된 재생 비디오 신호를 가산하기 위한 수단을 구비하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  3. 제 2 항에 있어서, 상기 혼합계수의 제 1 조합은 상기 제 1 지연된 재생 비디오 신호의 1/2과, 상기 재생 비디오 신호의 1/2로 이루어지는 것을 특징으로 하는 비디오 신호 처리 시스템.
  4. 제 1 항에 있어서, 상기 제 2 혼합 수단은 1수평 주기의 지연시간을 가지고 제 3 지연된 재생 비디오 신호를 발생하기 위한 제 3 지연회로와, 2수평 주기의 지연시간을 가지고 제 4 지연된 재생 비디오신호를 발생하기 위한 제 4 지연회로와, 그리고 상기 혼합계수의 상기 제 2 조합을 갖는 상기 제3 및 제 4 지연된 재생 비디오 신호와 상기 재생된 비디오 신호를 가산하기 위한 제 2 수단을 구비하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  5. 제 4 항에 있어서, 상기 혼합계수의 제 2 조합은 상기 재생 비디오 신호의 1/6과, 상기 제 3 지연된 재생 비디오 신호의 2/3와, 그리고 상기 제 4 지연된 재생 비디오 신호의 1/6로 이루어지는 것을 특징으로 하는 비디오 신호 처리 시스템.
  6. 제 1 항에 있어서, 상기 제 1 혼합 수단은 1수평 주기의 지연시간을 가지고 제 1 지연된 재생 비디오 신호를 발생하기 위한 제 1 지연회로와, 상기 재생 비디오 신호를 제 1 혼합계수로 증배하기 위한 제 1 계수 증배기와, 상기 제 1 지연회로에 접속되어 상기 제 1 지연된 재생 비디오 신호를 제 1 혼합계수로 증배하기 위한 제 2 계수 증배기와, 그리고 상기 제 1 계수 증배기로부터의 상기 재생 비디오 신호와 상기 제 2 계수 증배기로부터의 상기 제 1 지연된 재생 비디오 신호를 가산하기 위한 수단을 구비하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  7. 제 6 항에 있어서, 상기 제 2 혼합 수단은 상기 제 1 지연회로와, 1수평 주기의 지연시간을 가지고 상기 제 1 지연회로부터의 출력을 지연시킴으로써 제 2 지연된 재생 비디오 신호를 발생하기 위한 제 2 지연 회로와, 상기 제1 및 제 2 계수 증배기와, 상기 제 2 지연회로에 접속되어 상기 제 2 지연된 재생 비디오 신호를 제 3 혼합계수로 증배하기 위한 제 3 계수 증배기를 구비하며, 상기 제 3 계수 증배기로부터의 상기 제 2 지연된 재생 비디오 신호는 상기 가산수단에 공급되는 것을 특징으로 하는 비디오 신호 처리 시스템.
  8. 제 7 항에 있어서, 상기 제어신호에 응답하여 상기 제1, 제2 및 제 3 계수 증배기의 상기 제1, 제2 및 제 3 혼합계수를 제어하기 위한 순차기를 더 구비하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  9. 제 8 항에 있어서, 상기 순차기는 상기 제어신호가 일치를 표시할 때 각각이 1/6, 2/3 및 1/6이 될 제1, 제2 및 제 3 혼합계수와, 상기 제어신호가 불일치를 표시할 때 1/2, 1/2, 및 0이 될 상기 제1, 제2 및 제 3 혼합계수를 제어하는 것을 특징으로 하는 비디오 신호 처리 시스템.
KR1019870007492A 1986-07-14 1987-07-13 비디오 신호 처리 시스템 KR960005118B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61165087A JPH084334B2 (ja) 1986-07-14 1986-07-14 映像信号処理回路
JP165087 1986-07-14

Publications (2)

Publication Number Publication Date
KR880002167A KR880002167A (ko) 1988-04-29
KR960005118B1 true KR960005118B1 (ko) 1996-04-20

Family

ID=15805633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007492A KR960005118B1 (ko) 1986-07-14 1987-07-13 비디오 신호 처리 시스템

Country Status (6)

Country Link
US (1) US4835620A (ko)
JP (1) JPH084334B2 (ko)
KR (1) KR960005118B1 (ko)
DE (1) DE3723151A1 (ko)
FR (1) FR2601540B1 (ko)
GB (1) GB2193858B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1030544A (en) 1973-11-27 1978-05-02 Donald E. Macfadyen Fatty and benzoic acid esters of ethoxylated di(lower)alkyl hydantoins
GB2217948B (en) * 1988-02-24 1992-10-21 Mitsubishi Electric Corp Signal processing device for video printer
JP2589759B2 (ja) * 1988-05-27 1997-03-12 松下電器産業株式会社 データ識別装置
JPH0632271B2 (ja) * 1989-06-08 1994-04-27 松下電器産業株式会社 パネルヒータ
US5293274A (en) * 1990-06-11 1994-03-08 Victor Company Of Japna, Ltd. Timebase axis error compensation apparatus in an information recording/reproduction apparatus
JPH04188979A (ja) * 1990-11-21 1992-07-07 Sharp Corp 映像信号記録装置
KR930005340B1 (ko) * 1991-01-09 1993-06-17 삼성전자 주식회사 비디오 테이프레코더의 헤드드럼 주행각도 조절장치
JP7146330B2 (ja) * 2019-11-25 2022-10-04 サミー株式会社 弾球遊技機

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU523619B2 (en) * 1978-04-07 1982-08-05 Sony Corporation Video signal processing system
JPS6059792B2 (ja) * 1978-11-30 1985-12-26 ソニー株式会社 カラ−映像信号処理装置
JPS5657374A (en) * 1979-10-16 1981-05-19 Sony Corp Processor of digital video signal
US4400719A (en) * 1981-09-08 1983-08-23 Rca Corporation Television display system with reduced line-scan artifacts
US4667240A (en) * 1985-07-31 1987-05-19 Rca Corporation Timing correction circuitry as for TV signal recursive filters

Also Published As

Publication number Publication date
FR2601540B1 (fr) 1989-06-09
GB8716433D0 (en) 1987-08-19
DE3723151A1 (de) 1988-01-21
GB2193858A (en) 1988-02-17
GB2193858B (en) 1990-04-11
FR2601540A1 (fr) 1988-01-15
KR880002167A (ko) 1988-04-29
US4835620A (en) 1989-05-30
JPS6319987A (ja) 1988-01-27
DE3723151C2 (ko) 1992-05-07
JPH084334B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
US5331346A (en) Approximating sample rate conversion system
US5057911A (en) System and method for conversion of digital video signals
CA1245345A (en) Digital scaling circuitry with truncation offset compensation
US4706113A (en) Contour detecting filter device using PAL samples of composite video signals without separation of luminance signals therefrom
US4639784A (en) Video signal recursive filter adaptively controlled responsive to the history of image motion
US4703342A (en) Luminance/chrominance separating apparatus
US3949416A (en) Drop out compensation system
US5526055A (en) Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal
EP0521367B1 (en) Video signal processing circuit
CA1120147A (en) Video signal processing circuit
KR960005118B1 (ko) 비디오 신호 처리 시스템
US5761304A (en) Video signal format converting circuit
JPH06101850B2 (ja) デジタルテレビジョン受像機用色制御回路
US5041904A (en) Video signal processing circuit
EP0186514A2 (en) Comb filter
US5194942A (en) Variable bandwidth control apparatus for separating luminance and chrominance signals and the method thereof
US5548331A (en) Clamping circuit
US5185657A (en) Color signal processing circuit with residual phase error correction
US4760449A (en) Video signal processing apparatus
WO2001067778A9 (en) Digital processing amplifier
US5982455A (en) Signal processing system
KR0142291B1 (ko) 색신호의 주파수 대역변환을 위한 디지탈 반송파 발생장치
JPH01264376A (ja) 複数画面を表示可能とする信号処理回路
US4847679A (en) Multiplex chrominance gain control and matrix using a single multiplier and a coefficient shift register
US5379077A (en) System for and method of, operating upon NTSC and PAL signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050331

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee