JPH11308632A - 色復調回路 - Google Patents

Abstract

(57)【要約】 【課題】 色復調回路において、水平同期信号とクロッ
クが非同期の場合に発生するジッタを改善する。 【解決手段】 Ｙ／Ｃ分離手段、Ａ／Ｄ変換器、色度増
幅手段、色度主増幅手段、バースト増幅手段、位相検波
手段、カラーキラー回路、水平遅延器、水平同期信号発
生手段、階差検知手段、補間手段、加算手段、減算手
段、ＶＣＯ回路、移相手段、位相切換手段、ライン識別
手段、フリップフロップ、Ｂ−Ｙ信号サンプリング手
段、Ｒ−Ｙ信号サンプリング手段を有し、水平同期信号
発生手段とクロックの階差｛ｄ（ｎ）−ｄ（ｎ−１）｝
を求め、水平遅延器出力の傾斜｛Ｃ（ｎ−１，ｍ）−Ｃ
（ｎ，ｍ）｝／ｔから前記階差分を直線補間すること
で、時間ずれに対応した振幅補正をすることでジッタ低
減をはかるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＰＡＬ信号の色
復調回路に係わるものであり、ジッタの改良に用いるも
のである。

【０００２】

【従来の技術】図５は色差信号を復調する従来の色復調
回路を示す図であり、図において１，５，６，７は入力
端、２，３，４は出力端、１０はＹ／Ｃ分離手段、２０
は色度増幅手段、３０は色度主増幅手段、４０はＡ／Ｄ
変換器、５０は水平遅延器、６０は加算手段、７０は減
算手段、８０はＢ−Ｙ信号同期検波手段、９０はＲ−Ｙ
信号同期検波手段、１００はバースト増幅手段、１１０
はカラーキラー回路、１２０は位相検波手段、１３０は
ライン識別手段、１４０は移相手段、１５０はＶＣＯ回
路、１６０は位相切換手段、１７０はフリップフロッ
プ、１８０は水平同期信号発生手段、２９０，３００は
Ｄ／Ａ変換器である。

【０００３】この動作について説明する。入力端１より
入力されたPAL複合映像信号は、 Ｙ／Ｃ分離手段１０に
より輝度信号ｙと色信号ｃに分離される。分離された信
号ｙは出力端２に送られ、信号ｃは色度増幅手段２０に
与えられる。色度増幅手段２０では色信号を増幅し、こ
の信号は色度主増幅手段３０およびバースト増幅手段１
００に与えられる。バースト増幅手段１００では、増幅
された色信号と入力端５からのＨパルスよりバースト信
号が抜き取られ、増幅される。バースト増幅手段１００
出力は位相検波手段１２０に与えられる。位相検波手段
１２０では、カラー位相が検波され、カラーキラー回路
１１０ならびにＶＣＯ回路１５０，ライン識別手段１３
０に与えられる。カラーキラー回路１１０は白黒放送受
信時に色ノイズが発生するのを防ぐため色度主増幅手段
３０に制御信号を送る。色度主増幅手段３０で増幅され
た色信号はＡ／Ｄ変換器４０に与えられる。Ａ／Ｄ変換
器４０に入力されたカラー信号はデジタル信号に変換さ
れ、水平遅延器５０、加算手段６０、減算手段７０に与
えられる。水平遅延器５０では入力されたデジタル信号
は１ライン期間遅延され、加算手段６０、減算手段７０
に与えられる。加算手段６０では１ライン差のある色信
号を加算することでＵ信号が出力される。減算手段７０
では１ライン差のある色信号を減算することで位相反転
したＶ信号が出力される。ＶＣＯ回路１５０より発生さ
れた色副搬送波信号は、移相手段１４０により９０°移
送され、Ｂ−Ｙ信号サンプリング手段８０に与えられる
一方、位相切換手段１６０により色副搬送波の位相を０
゜と１８０゜のどちらかに切り換えられ、Ｒ−Ｙ信号サ
ンプリング手段９０に与えられる。位相切換手段１６０
は、入力端７からのフライバックパルスとライン識別手
段１３０の出力を受けたフリップフロップ１７０出力に
より制御される。Ｂ−Ｙ信号サンプリング手段８０で
は、９０°移送された基準副搬送波の周期でサンプリン
グすることで、Ｂ−Ｙ信号が出力される。この信号は、
Ｄ／Ａ変換器２９０によりアナログ信号ｂ−ｙに変換さ
れ、出力端３より出力される。Ｒ−Ｙ信号サンプリング
手段９０では、各走査線ごとに１８０゜反転された基準
副搬送波の周期でサンプリングすることで、Ｒ−Ｙ信号
が出力される。この信号は、Ｄ／Ａ変換器３００により
アナログ信号ｒーｙに変換され、出力端４より出力され
る。

【０００４】次に従来のＹＣ分離装置において、色信号
ジッタの発生する原因について説明する。図６は図５に
おける信号のサンプリングの状況を示している。ここで
は、画面水平方向にレベルがある時間をもって立ち上が
る場合の、サンプル画素のレベルＶ、水平同期信号Ｈ
Ｓ、クロックＣＬについて、（ｎー１）ラインとｎライ
ンにおいて解説する。水平同期信号HSとクロックＣＬが
非同期の場合、例えば同色つまり同位相であるはずの
（ｎー１）ライン，ｍ画素目（つまりＨＳの立ち上がり
からｍ画素目）のサンプルＣ（ｎー１，ｍ）とｎライ
ン，ｍ画素目のサンプルＣ（ｎ，ｍ）の位相が異なると
いう状態が起こりうる。このとき、図５の加算手段６０
あるいは減算手段７０によってこれらを合成すると本来
抽出されるべきＣの位相とは異なったものとなる。この
位相が変化する現象は、前記のようにＨＳとＣＬが非同
期のためであり、つまりランダムに起こることから、色
信号のジッタとして視認されることとなる。

【０００５】

【発明が解決しようとする課題】従来の色復調回路は、
以上のように構成されていたので、水平同期信号HSとク
ロックＣＬが非同期の場合にジッタが発生するという問
題点があった。

【０００６】この発明は以上のような問題点を解決する
ためになされたもので、水平同期信号とクロックが非同
期の場合でも、ジッタが視認されにくい色復調回路を得
ることを目的とする。

【０００７】

【課題を解決するための手段】本発明は、時間ずれを検
知し、これに対応した信号振幅に補正して、等価的にジ
ッタ低減をするものである。

【０００８】この発明の第１の構成による色復調回路
は、複合映像信号を入力信号とし、これを輝度信号と色
信号に分離するＹ／Ｃ分離手段と、複合映像信号あるい
は分離された色信号をデジタル信号に変換するＡ／Ｄ変
換器と、分離された色信号を増幅する色度増幅手段と、
色度増幅手段出力をさらに増幅する色度主増幅手段と、
色度増幅手段から出力されたバースト信号を増幅するバ
ースト増幅手段と、増幅されたバースト信号からカラー
位相を検波する位相検波手段と、色度主増幅手段を制御
するカラーキラー回路と、色度主増幅手段で増幅された
色度信号を１ライン期間遅延する水平遅延器と、水平遅
延器の書き込みアドレスを初期化するための水平同期信
号を発生する水平同期信号発生手段と、水平同期信号と
クロックの階差を求めるための階差検知手段と、水平遅
延器出力の傾斜から前記階差分を直線補間する補間手段
と、少なくとも補間されたデジタル映像信号を含む複数
のデジタル映像信号を加算する加算手段と、少なくとも
補間されたデジタル映像信号を含む複数のデジタル映像
信号を減算する減算手段と、副搬送波を出力するＶＣＯ
と、色副搬送波の位相を９０°移送させる移相手段と、
色副搬送波の位相を0°と180°のどちらかに切り換える
位相切換手段と、位相検波手段出力からラインを識別す
るライン識別手段と、ライン識別手段出力とフライバッ
クパルスを入力し、位相切換手段を制御するフリップフ
ロップと、前記加算手段出力と移相手段出力からＢ−Ｙ
信号をサンプリングするＢ−Ｙ信号サンプリング手段
と、前記減算手段出力と位相切換手段出力からＲ−Ｙ信
号をサンプリングするＲ−Ｙ信号サンプリング手段を設
けたものである。

【０００９】また、この発明の第２の構成による色復調
回路は、水平同期信号とクロックの時間差を検知する時
間差検知手段と、時間差出力を水平走査期間記憶するメ
モリと、前記時間差信号と前記メモリ出力の差を導出す
る減算器とを設けて階差検知手段としたものである。

【００１０】また、この発明の第３の構成による色復調
回路は、水平走査期間遅延されたデジタル映像信号の１
クロック期間前の値を記憶する１クロック遅延器と、１
クロック遅延器の入出力の差を導出する減算器と、減算
器出力に１／ｔ（ｔは１クロック期間）を乗ずる乗数器
と、乗算器の出力に階差を乗ずる乗算器と、乗算器出力
を水平走査期間遅延されたデジタル映像信号に加算する
加算器とを設けて補間手段としたものである。

【００１１】また、この発明の第４の構成による色復調
回路は、請求項３の発明における乗算器をＲＯＭテーブ
ルにより構成するものである。

【００１２】

【発明の実施の形態】この発明の第１の構成における色
復調回路は、Ｙ／Ｃ分離手段、Ａ／Ｄ変換器、色度増幅
手段、色度主増幅手段、バースト増幅手段、位相検波手
段、カラーキラー回路、水平遅延器、水平同期信号発生
手段、階差検知手段、補間手段、加算手段、減算手段、
ＶＣＯ回路、移相手段、位相切換手段、ライン識別手
段、フリップフロップ、Ｂ−Ｙ信号サンプリング手段、
Ｒ−Ｙ信号サンプリング手段を有し、水平同期信号発生
手段とクロックの階差｛ｄ（ｎ）−ｄ（ｎ−１）｝を求
め、水平遅延器出力の傾斜｛Ｃ（ｎ−１，ｍ）−Ｃ
（ｎ，ｍ）｝／ｔから前記階差分を直線補間すること
で、時間ずれに対応した振幅補正をすることでジッタ低
減をはかるものである。特に以上の数式処理をソフトウ
ェアで容易に実現することができる。

【００１３】また、この発明の第２の構成における階差
検知手段は、時間差検知手段と、時間差出力を水平走査
期間記憶するメモリと、前記時間差信号と前記メモリ出
力の差を導出する減算器とで構成することにより本発明
の回路構成を容易に実現するものである。

【００１４】また、この発明の第３の構成における補間
手段は、１クロック遅延器と、１クロック遅延器の入出
力の差を導出する減算器と、減算器出力に１／ｔを乗ず
る乗数器と、乗数器の出力に階差を乗ずる乗算器と、乗
算器出力を水平走査期間遅延されたデジタル映像信号に
加算する加算器とで構成することにより本発明の回路構
成を容易に実現するものである。

【００１５】また、この発明の第４の構成における補間
手段は、乗算器としてＲＯＭテーブルを用いることによ
り、本発明を安価に実現するものである。

【００１６】実施の形態１．図１はこの発明の実施の形
態１である色復調回路を示すブロック図である。図にお
いて、１，５，６，７は入力端、２，３，４は出力端、
１０はＹ／Ｃ分離手段、２０は色度増幅手段、３０は色
度主増幅手段、４０はＡ／Ｄ変換器、５０は水平遅延
器、６０は加算手段、７０は減算手段、８０はＢ−Ｙ信
号同期検波手段、９０はＲ−Ｙ信号同期検波手段、１０
０はバースト増幅手段、１１０はカラーキラー回路、１
２０は位相検波手段、１３０はライン識別手段、１４０
は移相手段、１５０はＶＣＯ回路、１６０は位相切換手
段、１７０はフリップフロップ、１８０は水平同期信号
発生手段、１９０は補間手段、２００は階差検知手段、
２９０，３００はＤ／Ａ変換器である。

【００１７】次に、この動作について説明する。入力端
１より入力されたＰＡＬ複合映像信号は、Ｙ／Ｃ分離手
段１０により輝度信号ｙと色信号ｃに分離される。分離
された信号ｙは出力端２に送られ、信号ｃは色度増幅手
段２０に与えられる。色度増幅手段２０では色信号を増
幅し、この信号は色度主増幅手段３０およびバースト増
幅手段１００に与えられる。バースト増幅手段１００で
は、増幅された色信号と入力端５からのＨパルスよりバ
ースト信号が抜き取られ、増幅される。

【００１８】バースト増幅手段１００出力は位相検波手
段１２０に与えられる。位相検波手段１２０では、カラ
ー位相が検波され、カラーキラー回路１１０ならびにＶ
ＣＯ回路１５０，ライン識別手段１３０に与えられる。
カラーキラー回路１１０は白黒放送受信時に色ノイズが
発生するのを防ぐため色度主増幅手段３０に制御信号を
送る。色度主増幅手段３０で増幅された色信号はＡ／Ｄ
変換器４０に与えられる。Ａ／Ｄ変換器４０に入力され
たカラー信号はデジタル信号に変換され、水平遅延器５
０、加算手段６０、減算手段７０に与えられる。

【００１９】水平遅延器５０により１ライン分遅延され
たデジタル信号は補間手段１９０に与えられる。階差検
出手段２００では、入力端６よりのクロックＣＬと水平
同期信号発生手段１８０により生成された水平同期信号
ＨＳを入力として、階差｛ｄ（ｎ）−ｄ（ｎ−１）｝を
検出し出力する。補間手段１９０は、水平遅延器３０に
よる入力信号より信号Ｃの傾斜｛Ｃ（ｎ−１，ｍ）−Ｃ
（ｎ，ｍ）｝／ｔを検知し、階差検出手段２００の出力
｛ｄ（ｎ）−ｄ（ｎ−１）｝との積をＣ（ｎ−１，ｍ）
に加算している。

【００２０】補間手段１９０の出力は加算手段６０、減
算手段７０に与えられる。加算手段６０では１ライン差
のある色信号を加算することでＵ信号が出力される。減
算手段７０では１ライン差のある色信号を減算すること
で位相反転したＶ信号が出力される。ＶＣＯ回路１５０
より発生された色副搬送波信号は、移相手段１４０によ
り９０°移送され、Ｂ−Ｙ信号サンプリング手段８０に
与えられる一方、位相切換手段１６０により色副搬送波
の位相を０゜と１８０゜のどちらかに切り換えられ、Ｒ
−Ｙ信号サンプリング手段９０に与えられる。

【００２１】位相切換手段１６０は、入力端７からのフ
ライバックパルスとライン識別手段１３０の出力を受け
たフリップフロップ１７０出力により制御される。Ｂ−
Ｙ信号サンプリング手段８０では、９０°移送された基
準副搬送波の周期でサンプリングすることで、Ｂ−Ｙ信
号が出力される。この信号は、Ｄ／Ａ変換器２９０によ
りアナログ信号ｂ−ｙに変換され、出力端３より出力さ
れる。Ｒ−Ｙ信号サンプリング手段９０では、各走査線
ごとに１８０゜反転された基準副搬送波の周期でサンプ
リングすることで、Ｒ−Ｙ信号が出力される。この信号
は、Ｄ／Ａ変換器３００によりアナログ信号ｒ−ｙに変
換され、出力端４より出力される。

【００２２】加算手段６０、減算手段７０に入力される
補間手段１９０出力は時間ずれに対応した振幅補正がさ
れているため、加算手段６０、減算手段７０により演算
された信号においてジッタ成分を低減できる。

【００２３】実施の形態２．図２はこの発明の実施の形
態２である色復調回路内の階差検知手段を示すブロック
図である。図において、２１０は水平同期信号とクロッ
クの時間差を検知する時間差検知手段、２２０は時間差
出力を水平走査期間記憶するメモリ、２３０は前記時間
差信号と前記メモリ出力の差を導出する減算器である。

【００２４】クロックＣＬと水平同期信号ＨＳは時間差
検知手段２１０に入力され、時間差検知手段２１０の出
力は減算器２３０の一方の入力およびメモリ２２０に与
えられる。メモリ２２０出力は減算器２３０の他方の入
力に与えられる。

【００２５】この動作について説明する。時間差検知手
段２１０においては、クロックＣＬと水平同期信号ＨＳ
間の時間差を求める。時間差検知手段２１０出力ｄ
（ｎ）と、同出力を水平走査期間記憶するメモリ２２０
により１水平走査期間分遅延したメモリ２２０出力ｄ
（ｎ−１）とを減算することで、ＣＬとＨＳの時間差の
ライン間における差である階差を求めることができる。

【００２６】実施の形態３．図３はこの発明の実施の形
態３である色復調回路内の補間手段を示すブロック図で
ある。図において、２４０は水平走査期間遅延されたデ
ジタル映像信号の１クロック期間前の値を記憶する１ク
ロック遅延器、２５０は１クロック遅延器の入出力の差
を導出する減算器、２６０は減算器出力に１／ｔ（ｔは
１クロック期間）を乗ずる乗数器、２７０は乗算器の出
力に階差を乗ずる乗算器、２８０は乗算器出力を水平走
査期間遅延されたデジタル映像信号に加算する加算器で
ある。

【００２７】入力信号Ｃ（ｎ−１，ｍ）は減算器２５０
の一方の入力および加算器２８０の一方の入力に与えら
れるとともに、１クロック遅延器２４０に与えられる。
この１クロック遅延器２４０の出力Ｃ（ｎ−１，ｍ−
１）は減算器２５０の他方の入力に与えられ、減算器２
５０出力は乗数器２６０により（１／ｔ）倍された後、
乗算器２７０の一方の入力に与えられる。また、補間手
段のもう一方の入力信号ｄ（ｎ）−ｄ（ｎ−１）は乗算
器２７０の他方の入力に与えられる。乗算器２７０出力
は加算器２８０の他方の入力に与えられ、加算器２８０
出力Ｃ’は補間手段１９０の出力となる。

【００２８】この動作について説明する。減算器２５０
では、２つの入力信号Ｃ（ｎ−１，ｍ）とＣ（ｎ−１，
ｍ−１）を減算し、Ｃ（ｎ−１，ｍ）−Ｃ（ｎ−１，ｍ
−１）を出力する。これを入力とする乗数器２６０は、
｛Ｃ（ｎ−１，ｍ）−Ｃ（ｎ−１，ｍ−１）｝／ｔを出
力する。乗算器２７０では信号レベルの傾斜｛Ｃ（ｎ−
１，ｍ）Ｃ（ｎ−１，ｍ−１）｝／ｔと階差ｄ（ｎ）−
ｄ（ｎ−１）を乗ずることで時間ずれに対応した振幅値
を求め、加算器２８０で入力信号Ｃ（ｎ−１，ｍ）にこ
の値を加算することで補正をしている。

【００２９】実施の形態４．図４はこの発明の実施の形
態４である色復調回路内の補間手段を示すブロック図で
ある。図において、２４０は水平走査期間遅延されたデ
ジタル映像信号の１クロック期間前の値を記憶する１ク
ロック遅延器、２５０は１クロック遅延器の入出力の差
を導出する減算器、２６０は減算器出力に１／ｔ（ｔは
１クロック期間）を乗ずる乗数器、２７０ａは乗算器の
出力に階差を乗ずる乗算テーブルを持ったＲＯＭ、２８
０は乗算器出力を水平走査期間遅延されたデジタル映像
信号に加算する加算器である。

【００３０】この動作は実施の形態３における乗算器を
ＲＯＭテーブルを使うことにより実現したものである。
デジタル回路で乗算器を構成する場合、乗算器は１クロ
ック期間に例えば８ビット乗算を完了する必要があり、
高価であるが、乗算器として、番地を乗数器２６０の出
力と階差に割り当て、ＲＯＭ値を乗算出力とすること
で、高速かつ容易に実現できる。

【００３１】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００３２】この発明の第１の構成である色復調回路に
よれば、色復調回路におけるクロックと水平同期信号が
非同期のとき発生するジッタを低減した色復調が実現す
る。

【００３３】また、この発明の第２の構成である色復調
回路によれば、階差検知手段を、水平同期信号とクロッ
クの時間差を検知する時間差検知手段と、時間差出力を
水平走査期間記憶するメモリと、前記時間差信号と前記
メモリ出力の差を導出する減算器とで構成することによ
り、この発明の回路構成を容易に実現できる。

【００３４】また、この発明の第３の構成である色復調
回路によれば、補間手段を、１クロック遅延器と、１ク
ロック遅延器の入出力の差を導出する減算器と、減算器
出力に１／ｔを乗ずる乗算器と、乗算器の出力に階差を
乗ずる乗算器と、乗算器出力を水平走査期間遅延された
デジタル映像信号に加算する加算器とで構成することに
より、この発明の回路構成を容易に実現できる。

【００３５】また、この発明の第４の構成である色復調
回路によれば、乗算器として、ＲＯＭテーブルを用いる
ことにより、この発明を安価に実現できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１である色復調回路を
示すブロック図である。

【図２】 この発明の実施の形態２である色復調回路内
の階差検知手段を示すブロック図である。

【図３】 この発明の実施の形態３である色復調回路内
の補間手段を示すブロック図である。

【図４】 この発明の実施の形態４である色復調回路内
の補間手段を示すブロック図である。

【図５】 従来の色復調回路を示すブロック図である。

【図６】 図５における信号のサンプリングの状態を示
す概念図である。

【符号の説明】

１，５，６，７ 入力端、２，３，４ 出力端、１０
Ｙ／Ｃ分離手段、２０色度増幅手段、３０ 色度主増幅
手段、４０ Ａ／Ｄ変換器、５０ 水平遅延器、６０
加算手段、７０ 減算手段、８０ Ｂ−Ｙ信号同期検波
手段、９０Ｒ−Ｙ信号同期検波手段、１００ バースト
増幅手段、１１０ カラーキラー回路、１２０ 位相検
波手段、１３０ ライン識別手段、１４０ 移相手段、
１５０ ＶＣＯ回路、１６０ 位相切換手段、１７０
フリップフロップ、１８０水平同期信号発生手段、１９
０ 補間手段、２００ 階差検知手段、２１０ 時間差
検知手段、２２０ メモリ、２３０ 減算器、２４０
１クロック遅延器、２５０ 減算器、２６０ 乗数器、
２７０ 乗算器、２７０ａ ＲＯＭ、２８０加算器、２
９０，３００ Ｄ／Ａ変換器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 正典 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複合映像信号を入力信号とし、これを輝
   度信号と色信号に分離するＹ／Ｃ分離手段と、複合映像
   信号あるいは分離された色信号をデジタル信号に変換す
   るＡ／Ｄ変換器と、分離された色信号を増幅する色度増
   幅手段と、色度増幅手段出力をさらに増幅する色度主増
   幅手段と、色度増幅手段から出力されたバースト信号を
   増幅するバースト増幅手段と、増幅されたバースト信号
   からカラー位相を検波する位相検波手段と、色度主増幅
   手段を制御するカラーキラー回路と、色度主増幅手段で
   増幅された色度信号を１ライン期間遅延する水平遅延器
   と、水平遅延器の書き込みアドレスを初期化するための
   水平同期信号を発生する水平同期信号発生手段と、水平
   同期信号とクロックの階差を求めるための階差検知手段
   と、水平遅延器出力の傾斜から前記階差分を直線補間す
   る補間手段と、少なくとも補間されたデジタル映像信号
   を含む複数のデジタル映像信号を加算する加算手段と、
   少なくとも補間されたデジタル映像信号を含む複数のデ
   ジタル映像信号を減算する減算手段と、副搬送波を出力
   するＶＣＯ回路と、色副搬送波の位相を９０°移送させ
   る移相手段と、色副搬送波の位相を０゜と１８０゜のど
   ちらかに切り換える位相切換手段と、位相検波手段出力
   からラインを識別するライン識別手段と、ライン識別手
   段出力とフライバックパルスを入力し、位相切換手段を
   制御するフリップフロップと、前記加算手段出力と移相
   手段出力からＢ−Ｙ信号をサンプリングするＢ−Ｙ信号
   サンプリング手段と、前記減算手段出力と位相切換手段
   出力からＲ−Ｙ信号をサンプリングするＲ−Ｙ信号サン
   プリング手段とを有することを特徴とする色復調回路。
2. 【請求項２】 水平同期信号とクロックの時間差を検知
   する時間差検知手段と、時間差出力を水平走査期間記憶
   するメモリと、前記時間差信号と前記メモリ出力の差を
   導出する減算器とを備えた階差検知手段を有することを
   特徴とする請求項１記載の色復調回路。
3. 【請求項３】 水平走査期間遅延されたデジタル映像信
   号の１クロック期間前の値を記憶する１クロック遅延器
   と、１クロック遅延器の入出力の差を導出する減算器
   と、減算器出力に１／ｔ（ｔは１クロック期間）を乗ず
   る乗数器と、乗数器の出力に階差を乗ずる乗算器と、乗
   算器出力を水平走査の整数倍期間遅延されたデジタル映
   像信号に加算する加算器とを備えた補間手段を有するこ
   とを特徴とする請求項１記載の色復調回路。
4. 【請求項４】 前記乗算器をＲＯＭテーブルにより構成
   することを特徴とする請求項３記載の色復調回路。