JPH04355590A - 色信号処理回路 - Google Patents
色信号処理回路Info
- Publication number
- JPH04355590A JPH04355590A JP3156212A JP15621291A JPH04355590A JP H04355590 A JPH04355590 A JP H04355590A JP 3156212 A JP3156212 A JP 3156212A JP 15621291 A JP15621291 A JP 15621291A JP H04355590 A JPH04355590 A JP H04355590A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color difference
- adder
- color
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は色信号処理回路に係り、
例えばデジタルテレビ受像機やデジタルビデオテープレ
コーダにおける色信号再生部分に用いられる色信号処理
回路の改良に関する。
例えばデジタルテレビ受像機やデジタルビデオテープレ
コーダにおける色信号再生部分に用いられる色信号処理
回路の改良に関する。
【０００２】
【従来の技術】例えば、デジタルテレビ受像機において
色信号をデジタル化する場合、色信号副搬送波（カラー
サブキャリア：ｆｓｃ）の４倍の周波数を有する標本化
クロックで搬送色信号をデジタル変換することがよく行
なわれる。この場合、搬送色信号は色差信号（Ｒ−Ｙ）
、（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−（Ｂ−Ｙ）を順になり
、色差信号−（Ｒ−Ｙ）、−（Ｂ−Ｙ）を反転させれば
、図３のように１／４ｆｓｃ周期で色差信号（Ｒ−Ｙ）
、（Ｂ−Ｙ）を繰返す信号列となる。
色信号をデジタル化する場合、色信号副搬送波（カラー
サブキャリア：ｆｓｃ）の４倍の周波数を有する標本化
クロックで搬送色信号をデジタル変換することがよく行
なわれる。この場合、搬送色信号は色差信号（Ｒ−Ｙ）
、（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−（Ｂ−Ｙ）を順になり
、色差信号−（Ｒ−Ｙ）、−（Ｂ−Ｙ）を反転させれば
、図３のように１／４ｆｓｃ周期で色差信号（Ｒ−Ｙ）
、（Ｂ−Ｙ）を繰返す信号列となる。
【０００３】この信号列を用いて色信号を再生するには
、色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）に各々マトリクス係
数を掛けて加算してから輝度信号（Ｙ）を加算し、３原
色信号（Ｒ、Ｇ、Ｂ）を出力させるが、マトリクス係数
を掛けた色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）は互いに１／
４ｆｓｃの周期ずれがあり、これら色差信号（Ｒ−Ｙ）
と（Ｂ−Ｙ）をそのまま加算すると、その周期ずれが色
ずれとなって悪影響を与える。そのため、従来では、図
４に示すように、遅延回路（図４では符号Ｄで示す。以
下同じ）１で２クロック分遅らせた色差信号（Ｒ−Ｙ）
と遅らせない色差信号（Ｒ−Ｙ）を加算器３で加算し、
１／２に減衰する係数器４を介してその加算出力を選択
回路５へ加え、その加算器３からの出力と遅延させない
色差信号（Ｒ−Ｙ）を選択回路５にて２ｆｓｃのクロッ
クで交互に選択する。
、色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）に各々マトリクス係
数を掛けて加算してから輝度信号（Ｙ）を加算し、３原
色信号（Ｒ、Ｇ、Ｂ）を出力させるが、マトリクス係数
を掛けた色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）は互いに１／
４ｆｓｃの周期ずれがあり、これら色差信号（Ｒ−Ｙ）
と（Ｂ−Ｙ）をそのまま加算すると、その周期ずれが色
ずれとなって悪影響を与える。そのため、従来では、図
４に示すように、遅延回路（図４では符号Ｄで示す。以
下同じ）１で２クロック分遅らせた色差信号（Ｒ−Ｙ）
と遅らせない色差信号（Ｒ−Ｙ）を加算器３で加算し、
１／２に減衰する係数器４を介してその加算出力を選択
回路５へ加え、その加算器３からの出力と遅延させない
色差信号（Ｒ−Ｙ）を選択回路５にて２ｆｓｃのクロッ
クで交互に選択する。
【０００４】他方、遅延回路７で２クロック分遅らせた
色差信号（Ｂ−Ｙ）と遅らせない色差信号（Ｂ−Ｙ）を
加算器９で加算し、１／２に減衰する係数器１０を介し
てその加算出力を選択回路１１へ加え、その加算器９か
らの加算出力と遅延させない色差信号（Ｂ−Ｙ）を選択
回路１１にて２ｆｓｃのクロックで交互に選択し、これ
ら選択回路５、１１からの信号を加算器１３で加算する
とともに、加算器１５で輝度信号（Ｙ）を加算して例え
ばＲ信号を形成する構成を採用していた。すなわち、各
々の色差信号（Ｒ−Ｙ）や（Ｂ−Ｙ）について１／２［
１＋Ｚ−２］でＺ変換を行なった信号とＺ−１で変換し
た信号を選択回路５、１１で選択して周期ずれを補正す
る構成であった。なお、Ｚ−２とＺ−１の−２と−１は
乗数である。
色差信号（Ｂ−Ｙ）と遅らせない色差信号（Ｂ−Ｙ）を
加算器９で加算し、１／２に減衰する係数器１０を介し
てその加算出力を選択回路１１へ加え、その加算器９か
らの加算出力と遅延させない色差信号（Ｂ−Ｙ）を選択
回路１１にて２ｆｓｃのクロックで交互に選択し、これ
ら選択回路５、１１からの信号を加算器１３で加算する
とともに、加算器１５で輝度信号（Ｙ）を加算して例え
ばＲ信号を形成する構成を採用していた。すなわち、各
々の色差信号（Ｒ−Ｙ）や（Ｂ−Ｙ）について１／２［
１＋Ｚ−２］でＺ変換を行なった信号とＺ−１で変換し
た信号を選択回路５、１１で選択して周期ずれを補正す
る構成であった。なお、Ｚ−２とＺ−１の−２と−１は
乗数である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た図４の構成では、色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）の
補正および加算をするためには、３個の加算器３、９、
１３と２個の選択回路５、１１を用いる必要があり、回
路規模が大型化するとともにコスト高を招く難点がある
。本発明はこのような従来の欠点を解決するためになさ
れたもので、デジタル変換された色差信号間の周期ずれ
に基づく色ずれの発生を抑えるための補正回路と、それ
ら色差信号どうしの加算回路とを簡単な回路で構成でき
る色信号処理回路の提供を目的とする。
た図４の構成では、色差信号（Ｒ−Ｙ）と（Ｂ−Ｙ）の
補正および加算をするためには、３個の加算器３、９、
１３と２個の選択回路５、１１を用いる必要があり、回
路規模が大型化するとともにコスト高を招く難点がある
。本発明はこのような従来の欠点を解決するためになさ
れたもので、デジタル変換された色差信号間の周期ずれ
に基づく色ずれの発生を抑えるための補正回路と、それ
ら色差信号どうしの加算回路とを簡単な回路で構成でき
る色信号処理回路の提供を目的とする。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、色信号副搬送波の４ｎ（ｎは整数）
倍の周波数の標本化クロックでデジタル変換された第１
および第２の色差信号例えば（Ｒ−Ｙ）、（Ｂ−Ｙ）を
その標本化クロックに基づいて交互に選択する選択回路
と、この選択回路からの出力信号を色差信号区間分遅延
する直列接続された第１および第２の遅延回路と、この
第１の遅延回路への入力信号と第２の遅延回路からの出
力信号を加算する第１の加算器と、それら第１の遅延回
路および第１の加算器からの出力信号に基づく信号を加
算する第２の加算器を有して構成されている。
るために本発明は、色信号副搬送波の４ｎ（ｎは整数）
倍の周波数の標本化クロックでデジタル変換された第１
および第２の色差信号例えば（Ｒ−Ｙ）、（Ｂ−Ｙ）を
その標本化クロックに基づいて交互に選択する選択回路
と、この選択回路からの出力信号を色差信号区間分遅延
する直列接続された第１および第２の遅延回路と、この
第１の遅延回路への入力信号と第２の遅延回路からの出
力信号を加算する第１の加算器と、それら第１の遅延回
路および第１の加算器からの出力信号に基づく信号を加
算する第２の加算器を有して構成されている。
【０００７】
【作用】このような手段を備えた本発明では、色差信号
（Ｒ−Ｙ）、（Ｂ−Ｙ）が選択回路で交互に選択出力さ
れ、例えば色差信号（Ｒ−Ｙ）が第１および第２の遅延
回路を通過して色差信号の２区間分遅延されて第１の加
算器で加算される一方、この加算出力と色差信号の１区
間分遅延された色差信号（Ｂ−Ｙ）に基づく信号とが第
２の加算器で加算される。そのため、前後の色差信号（
Ｒ−Ｙ）どうし又は（Ｂ−Ｙ）どうしの加算信号が補正
信号として色差信号（Ｒ−Ｙ）又は（Ｂ−Ｙ）に交互に
加算される。
（Ｒ−Ｙ）、（Ｂ−Ｙ）が選択回路で交互に選択出力さ
れ、例えば色差信号（Ｒ−Ｙ）が第１および第２の遅延
回路を通過して色差信号の２区間分遅延されて第１の加
算器で加算される一方、この加算出力と色差信号の１区
間分遅延された色差信号（Ｂ−Ｙ）に基づく信号とが第
２の加算器で加算される。そのため、前後の色差信号（
Ｒ−Ｙ）どうし又は（Ｂ−Ｙ）どうしの加算信号が補正
信号として色差信号（Ｒ−Ｙ）又は（Ｂ−Ｙ）に交互に
加算される。
【０００８】
【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明に係る色信号処理回路の一実施例を示
すブロック図である。なお、便宜上Ｒ信号を得る回路を
一例として示すが、他のＧ信号およびＢ信号とも同様で
ある。図１において、選択回路１７は、色信号副搬送波
の４倍の周波数の標本化クロック（４ｆｓｃ）でデジタ
ル変換された色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）を、その
標本化クロック（４ｆｓｃ）で交互に選択するもので、
遅延回路１９、２１の直列回路に接続されるとともに第
１の加算器２３に接続されている。
る。図１は本発明に係る色信号処理回路の一実施例を示
すブロック図である。なお、便宜上Ｒ信号を得る回路を
一例として示すが、他のＧ信号およびＢ信号とも同様で
ある。図１において、選択回路１７は、色信号副搬送波
の４倍の周波数の標本化クロック（４ｆｓｃ）でデジタ
ル変換された色差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）を、その
標本化クロック（４ｆｓｃ）で交互に選択するもので、
遅延回路１９、２１の直列回路に接続されるとともに第
１の加算器２３に接続されている。
【０００９】もっとも、色信号副搬送波の８倍の周波数
の標本化クロック（８ｆｓｃ）でデジタル変換させる場
合には、標本化クロック（８ｆｓｃ）で選択することに
なる。遅延回路１９、２１は色差信号（Ｒ−Ｙ）又は（
Ｂ−Ｙ）の区間分、すなわち１／８ｆｓｃの遅延時間を
有するもので、遅延回路２１が第１の加算器２３に接続
されている。従って、遅延回路１９への入力信号と遅延
回路２３からの出力信号は１／４ｆｓｃ遅れた色差信号
（Ｒ−Ｙ）どうし又は色差信号（Ｂ−Ｙ）どうしとなる
。第１の加算器２３は遅延回路１９への入力信号と遅延
回路２３からの出力信号すなわち色差信号（Ｒ−Ｙ）ど
うし又は色差信号（Ｂ−Ｙ）どうしを加算するもので、
この加算信号に係数１／２を掛けて演算する係数器２５
を介して第２の加算器２７に接続されている。
の標本化クロック（８ｆｓｃ）でデジタル変換させる場
合には、標本化クロック（８ｆｓｃ）で選択することに
なる。遅延回路１９、２１は色差信号（Ｒ−Ｙ）又は（
Ｂ−Ｙ）の区間分、すなわち１／８ｆｓｃの遅延時間を
有するもので、遅延回路２１が第１の加算器２３に接続
されている。従って、遅延回路１９への入力信号と遅延
回路２３からの出力信号は１／４ｆｓｃ遅れた色差信号
（Ｒ−Ｙ）どうし又は色差信号（Ｂ−Ｙ）どうしとなる
。第１の加算器２３は遅延回路１９への入力信号と遅延
回路２３からの出力信号すなわち色差信号（Ｒ−Ｙ）ど
うし又は色差信号（Ｂ−Ｙ）どうしを加算するもので、
この加算信号に係数１／２を掛けて演算する係数器２５
を介して第２の加算器２７に接続されている。
【００１０】遅延回路１９と２１の接続点Ｂは色差信号
（Ｒ−Ｙ）又は（Ｂ−Ｙ）が交互に出力され、これらの
色差信号（Ｒ−Ｙ）又は（Ｂ−Ｙ）が第２の加算器２７
に加えられる。第２の加算器２７は、遅延回路１９およ
び係数器２５からの信号を加算してＲについての色差信
号（Ｒ−Ｙ）を出力するもので、輝度信号（Ｙ）を加算
する例えば図４の加算器１５に接続されている。
（Ｒ−Ｙ）又は（Ｂ−Ｙ）が交互に出力され、これらの
色差信号（Ｒ−Ｙ）又は（Ｂ−Ｙ）が第２の加算器２７
に加えられる。第２の加算器２７は、遅延回路１９およ
び係数器２５からの信号を加算してＲについての色差信
号（Ｒ−Ｙ）を出力するもので、輝度信号（Ｙ）を加算
する例えば図４の加算器１５に接続されている。
【００１１】次に、上述した本発明の色信号処理回路の
動作を説明する。図２中のＲ１のような色差信号（Ｒ−
Ｙ）と同図Ｒ２のような色差信号（Ｂ−Ｙ）が選択回路
１７に加えられと、標本化クロック（４ｆｓｃ）で交互
に選択され、選択回路１７からは図２Ａのように色差信
号（Ｒ−Ｙ）と色差信号（Ｂ−Ｙ）が交互に配列された
信号列Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（４）、Ｂ（
５）、Ｒ（６）、Ｂ（７）、……が遅延回路１９および
第１の加算器２３に加えられる。なお、図面を見やすく
するために、図２では色差信号（Ｒ−Ｙ）をＲ１として
実際の信号をＲ（０）〜Ｒ（８）で示し、色差信号（Ｂ
−Ｙ）をＲ２として実際の信号をＢ（−１）〜Ｂ（７）
で示した。
動作を説明する。図２中のＲ１のような色差信号（Ｒ−
Ｙ）と同図Ｒ２のような色差信号（Ｂ−Ｙ）が選択回路
１７に加えられと、標本化クロック（４ｆｓｃ）で交互
に選択され、選択回路１７からは図２Ａのように色差信
号（Ｒ−Ｙ）と色差信号（Ｂ−Ｙ）が交互に配列された
信号列Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（４）、Ｂ（
５）、Ｒ（６）、Ｂ（７）、……が遅延回路１９および
第１の加算器２３に加えられる。なお、図面を見やすく
するために、図２では色差信号（Ｒ−Ｙ）をＲ１として
実際の信号をＲ（０）〜Ｒ（８）で示し、色差信号（Ｂ
−Ｙ）をＲ２として実際の信号をＢ（−１）〜Ｂ（７）
で示した。
【００１２】遅延回路１９、２１を通過した出力信号は
、図２のＣのように色差信号２個分遅れた信号列Ｂ（−
１）、Ｒ（０）、Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（
４）、Ｂ（５）、……が第１の加算器２３へ加えられ、
第１の加算器２３では図２ＡとＣの信号が加算され、第
１の係数器２５で係数１／２が掛けられて第２の加算器
２７へ加えられる。遅延回路１９のみを通過した出力信
号は、図２のＢのように色差信号１個分遅れた信号列Ｒ
（０）、Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（４）、Ｂ
（５）、Ｒ（６）、……となって第２の加算器２７へ加
えられる。第２の加算器２７ではそれら遅延回路１９お
よび係数器２５からの信号が加算され、図２Ｄに示すよ
うな加算信号が得られ、後段の加算器で輝度信号（Ｙ）
を加算すれば、Ｒ信号が得られる。
、図２のＣのように色差信号２個分遅れた信号列Ｂ（−
１）、Ｒ（０）、Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（
４）、Ｂ（５）、……が第１の加算器２３へ加えられ、
第１の加算器２３では図２ＡとＣの信号が加算され、第
１の係数器２５で係数１／２が掛けられて第２の加算器
２７へ加えられる。遅延回路１９のみを通過した出力信
号は、図２のＢのように色差信号１個分遅れた信号列Ｒ
（０）、Ｂ（１）、Ｒ（２）、Ｂ（３）、Ｒ（４）、Ｂ
（５）、Ｒ（６）、……となって第２の加算器２７へ加
えられる。第２の加算器２７ではそれら遅延回路１９お
よび係数器２５からの信号が加算され、図２Ｄに示すよ
うな加算信号が得られ、後段の加算器で輝度信号（Ｙ）
を加算すれば、Ｒ信号が得られる。
【００１３】ここで、図２Ｄの信号列を観察すると、例
えばＲ（０）＋１／２｛Ｂ（−１）＋Ｂ（１）｝、１／
２｛Ｒ（０）＋Ｒ（２）｝＋Ｂ（１）、Ｒ（２）＋１／
２｛Ｂ（１）＋Ｂ（３）｝、１／２｛Ｒ（２）＋Ｒ（４
）｝＋Ｂ（３）、…のようになり、各信号とも色差信号
（Ｒ−Ｙ）と（Ｂ−Ｙ）の１／４ｆｓｃの周期ずれが補
正されるとともにそれらが加算された信号形態となって
いる。すなわち、４ｆｓｃのクロックで１／４（１＋２
Ｚ−１＋Ｚ）のＺ変換した状態となっている。
えばＲ（０）＋１／２｛Ｂ（−１）＋Ｂ（１）｝、１／
２｛Ｒ（０）＋Ｒ（２）｝＋Ｂ（１）、Ｒ（２）＋１／
２｛Ｂ（１）＋Ｂ（３）｝、１／２｛Ｒ（２）＋Ｒ（４
）｝＋Ｂ（３）、…のようになり、各信号とも色差信号
（Ｒ−Ｙ）と（Ｂ−Ｙ）の１／４ｆｓｃの周期ずれが補
正されるとともにそれらが加算された信号形態となって
いる。すなわち、４ｆｓｃのクロックで１／４（１＋２
Ｚ−１＋Ｚ）のＺ変換した状態となっている。
【００１４】このように本発明の色信号処理回路では、
係数器２５の係数を適当に選定すれば、デジタル変換時
に生じた周期ずれのある例えば色差信号（Ｒ−Ｙ）と（
Ｂ−Ｙ）の周期補正および加算が、少ない加算器で可能
となるうえ、補正信号と補正しないスルー信号の選択回
路を省くことができるから、回路規模が小さくなって安
価となる。なお、他のＧ信号およびＢ信号についても、
上述したように回路構成および動作は同様である。 また、本発明においては、４ｆｓｃの標本化クロックに
限らず、色信号副搬送波の４ｎ（ｎは整数）倍の周波数
の標本化クロックでデジタル変換された色差信号につい
て実施可能である。
係数器２５の係数を適当に選定すれば、デジタル変換時
に生じた周期ずれのある例えば色差信号（Ｒ−Ｙ）と（
Ｂ−Ｙ）の周期補正および加算が、少ない加算器で可能
となるうえ、補正信号と補正しないスルー信号の選択回
路を省くことができるから、回路規模が小さくなって安
価となる。なお、他のＧ信号およびＢ信号についても、
上述したように回路構成および動作は同様である。 また、本発明においては、４ｆｓｃの標本化クロックに
限らず、色信号副搬送波の４ｎ（ｎは整数）倍の周波数
の標本化クロックでデジタル変換された色差信号につい
て実施可能である。
【００１５】
【発明の効果】以上説明したように本発明は、選択回路
で第１および第２の色差信号としての例えば色差信号（
Ｒ−Ｙ）と（Ｂ−Ｙ）を交互に選択し、色差信号（Ｒ−
Ｙ）を第１および第２の遅延回路を通過させて色差信号
２区間分遅延し、第１の加算器で遅延前後の色差信号を
加算し、この加算出力や色差信号の１区間分遅延された
色差信号に基づく信号とを第２の加算器で加算する構成
としたから、前後の色差信号（Ｒ−Ｙ）どうし又は（Ｂ
−Ｙ）どうしの補正信号が色差信号（Ｒ−Ｙ）又は（Ｂ
−Ｙ）に交互に加算され、色差信号（Ｒ−Ｙ）と（Ｂ−
Ｙ）の周期ずれに基づく色ずれの発生を抑えることがで
きる。しかも、少ない加算器および選択回路によって構
成可能であるから、従来に比べて回路規模が小さく、安
価となる。
で第１および第２の色差信号としての例えば色差信号（
Ｒ−Ｙ）と（Ｂ−Ｙ）を交互に選択し、色差信号（Ｒ−
Ｙ）を第１および第２の遅延回路を通過させて色差信号
２区間分遅延し、第１の加算器で遅延前後の色差信号を
加算し、この加算出力や色差信号の１区間分遅延された
色差信号に基づく信号とを第２の加算器で加算する構成
としたから、前後の色差信号（Ｒ−Ｙ）どうし又は（Ｂ
−Ｙ）どうしの補正信号が色差信号（Ｒ−Ｙ）又は（Ｂ
−Ｙ）に交互に加算され、色差信号（Ｒ−Ｙ）と（Ｂ−
Ｙ）の周期ずれに基づく色ずれの発生を抑えることがで
きる。しかも、少ない加算器および選択回路によって構
成可能であるから、従来に比べて回路規模が小さく、安
価となる。
【図１】本発明に係る色信号処理回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１の色信号処理回路の動作を説明するために
信号列を示す図である。
信号列を示す図である。
【図３】デジタル変換された色差信号の信号列を示す図
である。
である。
【図４】従来の色信号処理回路を示す波形図である。
１、７、１９、２１ 遅延回路
３、９、１３、１５ 加算器
４、１０、２５ 係数器
５、１１、１７ 選択回路
２３ 第１の加算器
２７ 第２の加算器
Claims (1)
- 【請求項１】 色信号副搬送波周波数の４ｎ（ｎは整
数）倍の標本化クロックでデジタル変換された第１の色
差信号と第２の色差信号を前記標本化クロックに基づい
て交互に選択する選択回路と、この選択回路からの出力
信号を前記色差信号区間分遅延する直列接続された第１
および第２の遅延回路と、この第１の遅延回路への入力
信号と前記第２の遅延回路からの出力信号を加算する第
１の加算器と、前記第１の遅延回路および第１の加算器
からの出力信号に基づく信号を加算する第２の加算器と
、を具備することを特徴とする色信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156212A JPH04355590A (ja) | 1991-05-31 | 1991-05-31 | 色信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156212A JPH04355590A (ja) | 1991-05-31 | 1991-05-31 | 色信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04355590A true JPH04355590A (ja) | 1992-12-09 |
Family
ID=15622815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156212A Pending JPH04355590A (ja) | 1991-05-31 | 1991-05-31 | 色信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04355590A (ja) |
-
1991
- 1991-05-31 JP JP3156212A patent/JPH04355590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696901B2 (ja) | サンプリング周波数変換回路 | |
| US5057911A (en) | System and method for conversion of digital video signals | |
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| JPH0154915B2 (ja) | ||
| JPH07105956B2 (ja) | テレビジヨン信号の原色アナログ信号を発生する回路 | |
| GB2144295A (en) | Color matrix for a digital television receiver | |
| KR960005118B1 (ko) | 비디오 신호 처리 시스템 | |
| KR920000982B1 (ko) | 에러 보정용 디지탈 텔레비젼 신호처리 시스템 | |
| JPH04355590A (ja) | 色信号処理回路 | |
| JPS59205889A (ja) | フイルタ | |
| JPH0316076B2 (ja) | ||
| JPH07298283A (ja) | 色帯域改善回路 | |
| JP2585762B2 (ja) | フィードバックくし形フィルタ | |
| US5192996A (en) | Video chroma signal processing circuit | |
| JPS60197088A (ja) | カラ−ビデオ信号の処理回路 | |
| JP3087584B2 (ja) | ディジタルカラーエンコーダ | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP2004048088A (ja) | 信号処理装置 | |
| JP2532774B2 (ja) | 色信号位相補償回路 | |
| JP3351014B2 (ja) | ジッター補正回路 | |
| JP3441771B2 (ja) | 撮像装置 | |
| JP2501365B2 (ja) | 再生信号処理回路 | |
| JP3257145B2 (ja) | 撮像装置 | |
| JPH0888539A (ja) | サンプリングレート変換装置 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ |