JPH10155162A - サンプリング位相変換装置 - Google Patents
サンプリング位相変換装置Info
- Publication number
- JPH10155162A JPH10155162A JP8311969A JP31196996A JPH10155162A JP H10155162 A JPH10155162 A JP H10155162A JP 8311969 A JP8311969 A JP 8311969A JP 31196996 A JP31196996 A JP 31196996A JP H10155162 A JPH10155162 A JP H10155162A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resampling
- coefficient
- lock clock
- composite video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 カラーバーストロック・クロックでサンプリ
ングされた非標準のディジタル複合複合映像信号から演
算によって的確に、しかも安定して時間軸の基準となる
水平同期信号のタイミングを求め、小規模なディジタル
回路で、輝度信号成分と搬送色信号成分との周波数イン
ターリビングを復元したディジタル映像信号の生成を行
うサンプリング位相変換装置を提供する。 【解決手段】 A/D変換手段2、YーC分離手段3、
リサンプル手段4、カラーバーストロック・クロック発
生手段5、リサンプル係数生成手段6、同期分離手段
7、タイミングパルス生成手段8、ラインロック・クロ
ック発生手段9とを備えたサンプリング位相変換装置。
ングされた非標準のディジタル複合複合映像信号から演
算によって的確に、しかも安定して時間軸の基準となる
水平同期信号のタイミングを求め、小規模なディジタル
回路で、輝度信号成分と搬送色信号成分との周波数イン
ターリビングを復元したディジタル映像信号の生成を行
うサンプリング位相変換装置を提供する。 【解決手段】 A/D変換手段2、YーC分離手段3、
リサンプル手段4、カラーバーストロック・クロック発
生手段5、リサンプル係数生成手段6、同期分離手段
7、タイミングパルス生成手段8、ラインロック・クロ
ック発生手段9とを備えたサンプリング位相変換装置。
Description
【0001】
【発明の属する技術分野】本発明は、複合映像信号のサ
ンプリング位相変換装置に係り、小規模なディジタル回
路でバーストロッククロックとラインクロック間のサン
プリング位相変換を行なうサンプリング位相変換装置に
関する。
ンプリング位相変換装置に係り、小規模なディジタル回
路でバーストロッククロックとラインクロック間のサン
プリング位相変換を行なうサンプリング位相変換装置に
関する。
【0002】
【従来の技術】従来、この種の複合映像信号のサンプリ
ング位相変換装置として、例えば特開昭63−2696
97号公報に開示されているように、非標準のアナログ
複合映像信号をディジタル複合映像信号に変換する装置
において、アナログ複合映像信号から分離した水平同期
信号と、カラーバーストロック・クロックを分周して得
たディジタルの水平同期信号との時間的ずれを検出し、
このずれに応じて変換されたディジタル映像信号のサン
プル値の重みづけを行うことで、隣り合った画素値間を
直線補間したサンプリング信号を生成するサンプリング
位相変換装置は知られている。
ング位相変換装置として、例えば特開昭63−2696
97号公報に開示されているように、非標準のアナログ
複合映像信号をディジタル複合映像信号に変換する装置
において、アナログ複合映像信号から分離した水平同期
信号と、カラーバーストロック・クロックを分周して得
たディジタルの水平同期信号との時間的ずれを検出し、
このずれに応じて変換されたディジタル映像信号のサン
プル値の重みづけを行うことで、隣り合った画素値間を
直線補間したサンプリング信号を生成するサンプリング
位相変換装置は知られている。
【0003】
【発明が解決しようとする課題】特開昭63−2696
97号公報に開示された複合映像信号のサンプリング位
相変換装置には、アナログ複合映像信号からクランプ回
路でクランプする水平同期信号のフロントポーチ、また
はバックポーチのレベルが映像信号の影響を受け、正確
なクランプをすることができないので、正しい映像信号
の直流再生ができないという課題がある。
97号公報に開示された複合映像信号のサンプリング位
相変換装置には、アナログ複合映像信号からクランプ回
路でクランプする水平同期信号のフロントポーチ、また
はバックポーチのレベルが映像信号の影響を受け、正確
なクランプをすることができないので、正しい映像信号
の直流再生ができないという課題がある。
【0004】また、特開昭63−269697号公報に
開示された複合映像信号のサンプリング位相変換装置に
は、クランプ回路を利用した同期分離回路でアナログ複
合映像信号から時間軸の基準となる時間軸変動の少ない
水平同期信号を分離することができないという課題があ
る。
開示された複合映像信号のサンプリング位相変換装置に
は、クランプ回路を利用した同期分離回路でアナログ複
合映像信号から時間軸の基準となる時間軸変動の少ない
水平同期信号を分離することができないという課題があ
る。
【0005】さらに、特開昭63−269697号公報
に開示された複合映像信号のサンプリング位相変換装置
には、ノイズによる影響を受けやすく、S/Nの悪い状
況下で本装置の出力信号にノイズによる時間変動を伴う
という課題がある。
に開示された複合映像信号のサンプリング位相変換装置
には、ノイズによる影響を受けやすく、S/Nの悪い状
況下で本装置の出力信号にノイズによる時間変動を伴う
という課題がある。
【0006】本発明は、上記した従来技術の課題を解決
するためになされたものであって、その目的は、カラー
バーストロック・クロックでサンプリングされた非標準
のディジタル複合複合映像信号から演算によって的確
に、しかも安定して時間軸の基準となる水平同期信号の
タイミングを求め、小規模なディジタル回路で、輝度信
号成分と搬送色信号成分との周波数インターリービング
を復元したディジタル映像信号の生成を行うサンプリン
グ位相変換装置を提供することにある。
するためになされたものであって、その目的は、カラー
バーストロック・クロックでサンプリングされた非標準
のディジタル複合複合映像信号から演算によって的確
に、しかも安定して時間軸の基準となる水平同期信号の
タイミングを求め、小規模なディジタル回路で、輝度信
号成分と搬送色信号成分との周波数インターリービング
を復元したディジタル映像信号の生成を行うサンプリン
グ位相変換装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るサンプリング位相変換装置は、水平同期
信号に基づいてタイミングパルスを生成するタイミング
パルス生成手段と、フライバックパルスにロックしたラ
インロック・クロックを発生するラインロック・クロッ
ク発生手段と、タイミングパルス生成手段からのタイミ
ングパルスとY−C分離手段からの輝度信号と同期分離
手段からの水平同期信号および垂直同期信号とに基づい
てリサンプル係数を生成するリサンプル係数生成手段
と、リサンプル係数生成手段からのリサンプル係数とカ
ラーバーストロック・クロック発生手段からのカラーバ
ーストロック・クロックとラインロック・クロック発生
手段からのラインロック・クロックとに基づいてディジ
タル複合映像信号のリサンプリングを行うリサンプル手
段とを設け、リサンプル係数生成手段は、タイミングパ
ルス生成手段からのタイミングパルスとY−C分離手段
からの輝度信号とに基づいて中間リサンプル係数を演算
する係数逐次演算手段と、同期分離手段からの水平同期
信号および垂直同期信号に基づいて、1水平走査期間当
りの平均画素数を演算する平均画素演算手段と、中間リ
サンプル係数の補正を平均画素数に基づいて行なう第1
のフィードバック・フィルタ手段と第2のフィードバッ
ク・フィルタ手段とでなるフィードバック・フィルタ手
段と、からなるリサンプル係数演算手段を有してリサン
プル係数を生成することを特徴とする。
に本発明に係るサンプリング位相変換装置は、水平同期
信号に基づいてタイミングパルスを生成するタイミング
パルス生成手段と、フライバックパルスにロックしたラ
インロック・クロックを発生するラインロック・クロッ
ク発生手段と、タイミングパルス生成手段からのタイミ
ングパルスとY−C分離手段からの輝度信号と同期分離
手段からの水平同期信号および垂直同期信号とに基づい
てリサンプル係数を生成するリサンプル係数生成手段
と、リサンプル係数生成手段からのリサンプル係数とカ
ラーバーストロック・クロック発生手段からのカラーバ
ーストロック・クロックとラインロック・クロック発生
手段からのラインロック・クロックとに基づいてディジ
タル複合映像信号のリサンプリングを行うリサンプル手
段とを設け、リサンプル係数生成手段は、タイミングパ
ルス生成手段からのタイミングパルスとY−C分離手段
からの輝度信号とに基づいて中間リサンプル係数を演算
する係数逐次演算手段と、同期分離手段からの水平同期
信号および垂直同期信号に基づいて、1水平走査期間当
りの平均画素数を演算する平均画素演算手段と、中間リ
サンプル係数の補正を平均画素数に基づいて行なう第1
のフィードバック・フィルタ手段と第2のフィードバッ
ク・フィルタ手段とでなるフィードバック・フィルタ手
段と、からなるリサンプル係数演算手段を有してリサン
プル係数を生成することを特徴とする。
【0008】本発明に係るサンプリング位相変換装置
は、水平同期信号に基づいてタイミングパルスを生成す
るタイミングパルス生成手段と、フライバックパルスに
ロックしたラインロック・クロックを発生するラインロ
ック・クロック発生手段と、タイミングパルス生成手段
からのタイミングパルスとY−C分離手段からの輝度信
号と同期分離手段からの水平同期信号および垂直同期信
号とに基づいてリサンプル係数を生成するリサンプル係
数生成手段と、リサンプル係数生成手段からのリサンプ
ル係数とカラーバーストロック・クロック発生手段から
のカラーバーストロック・クロックとラインロック・ク
ロック発生手段からのラインロック・クロックとに基づ
いてディジタル複合映像信号のリサンプリングを行うリ
サンプル手段とを設け、リサンプル係数生成手段は、タ
イミングパルス生成手段からのタイミングパルスとY−
C分離手段からの輝度信号とに基づいて中間リサンプル
係数を演算する係数逐次演算手段と、同期分離手段から
の水平同期信号および垂直同期信号に基づいて、1水平
走査期間当りの平均画素数を演算する平均画素演算手段
と、中間リサンプル係数の補正を平均画素数に基づいて
行なう第1のフィードバック・フィルタ手段と第2のフ
ィードバック・フィルタ手段とでなるフィードバック・
フィルタ手段と、からなるリサンプル係数演算手段を有
してリサンプル係数を生成するので、生成したリサンプ
ル係数に対して前水平走査期間からのドット数の変化分
を相殺する構造のフィードバックフィルタを2重にかけ
ることにより、入力信号のクロック周波数のズレに対し
てもフィードバックフィルタの入出力間でのタイミング
のオフセットを小さくして、水平エッジ検出時のノイズ
の影響を効果的に抑圧して輝度信号から的確で、安定し
た時間軸の基準となる水平同期信号のタイミングを得る
ことができ、また突発的な乱れに対してもそれが生じた
水平走査期間に対する処理だけで対応でき、水平同期信
号検出のゲートからはずれたところに同期信号がきた場
合でも、メモリがリセットされずに入出力間のディレー
が保持されるだけで画像の破綻を防止することができ、
また入出力間の1水平走査期間あたりのデータ数の差は
メモリの書込み、読出しの数により調整されるので入出
力間でのデータの時間差の増大を防止することができ、
さらに小規模なディジタル回路で、非標準の複合映像信
号から輝度信号成分と搬送色信号成分との周波数インタ
ーリービングを復元したディジタル映像信号を得ること
ができる。
は、水平同期信号に基づいてタイミングパルスを生成す
るタイミングパルス生成手段と、フライバックパルスに
ロックしたラインロック・クロックを発生するラインロ
ック・クロック発生手段と、タイミングパルス生成手段
からのタイミングパルスとY−C分離手段からの輝度信
号と同期分離手段からの水平同期信号および垂直同期信
号とに基づいてリサンプル係数を生成するリサンプル係
数生成手段と、リサンプル係数生成手段からのリサンプ
ル係数とカラーバーストロック・クロック発生手段から
のカラーバーストロック・クロックとラインロック・ク
ロック発生手段からのラインロック・クロックとに基づ
いてディジタル複合映像信号のリサンプリングを行うリ
サンプル手段とを設け、リサンプル係数生成手段は、タ
イミングパルス生成手段からのタイミングパルスとY−
C分離手段からの輝度信号とに基づいて中間リサンプル
係数を演算する係数逐次演算手段と、同期分離手段から
の水平同期信号および垂直同期信号に基づいて、1水平
走査期間当りの平均画素数を演算する平均画素演算手段
と、中間リサンプル係数の補正を平均画素数に基づいて
行なう第1のフィードバック・フィルタ手段と第2のフ
ィードバック・フィルタ手段とでなるフィードバック・
フィルタ手段と、からなるリサンプル係数演算手段を有
してリサンプル係数を生成するので、生成したリサンプ
ル係数に対して前水平走査期間からのドット数の変化分
を相殺する構造のフィードバックフィルタを2重にかけ
ることにより、入力信号のクロック周波数のズレに対し
てもフィードバックフィルタの入出力間でのタイミング
のオフセットを小さくして、水平エッジ検出時のノイズ
の影響を効果的に抑圧して輝度信号から的確で、安定し
た時間軸の基準となる水平同期信号のタイミングを得る
ことができ、また突発的な乱れに対してもそれが生じた
水平走査期間に対する処理だけで対応でき、水平同期信
号検出のゲートからはずれたところに同期信号がきた場
合でも、メモリがリセットされずに入出力間のディレー
が保持されるだけで画像の破綻を防止することができ、
また入出力間の1水平走査期間あたりのデータ数の差は
メモリの書込み、読出しの数により調整されるので入出
力間でのデータの時間差の増大を防止することができ、
さらに小規模なディジタル回路で、非標準の複合映像信
号から輝度信号成分と搬送色信号成分との周波数インタ
ーリービングを復元したディジタル映像信号を得ること
ができる。
【0009】
【発明の実施の形態】本発明の実施の形態を添付図面に
基づいて以下に説明する。図1は本発明に係るサンプリ
ング位相変換装置の全体ブロック構成図である。図1に
おいて、サンプリング位相変換装置1は、A/D変換手
段2、YーC分離手段3、リサンプル手段4、カラーバ
ーストロック・クロック発生手段5、リサンプル係数生
成手段6、同期分離手段7、タイミングパルス生成手段
8、ラインロック・クロック発生手段9とを備える。
基づいて以下に説明する。図1は本発明に係るサンプリ
ング位相変換装置の全体ブロック構成図である。図1に
おいて、サンプリング位相変換装置1は、A/D変換手
段2、YーC分離手段3、リサンプル手段4、カラーバ
ーストロック・クロック発生手段5、リサンプル係数生
成手段6、同期分離手段7、タイミングパルス生成手段
8、ラインロック・クロック発生手段9とを備える。
【0010】同期分離手段7はアナログ複合映像信号V
sから水平同期信号P7(H)と垂直同期信号P7(V)とカラ
ーバースト信号P7(C)とを分離する。カラーバーストロ
ック・クロック発生手段5は分離されたカラーバースト
信号P7(C)にロックしたカラーバーストロック・クロッ
クCK(C)を発生する。
sから水平同期信号P7(H)と垂直同期信号P7(V)とカラ
ーバースト信号P7(C)とを分離する。カラーバーストロ
ック・クロック発生手段5は分離されたカラーバースト
信号P7(C)にロックしたカラーバーストロック・クロッ
クCK(C)を発生する。
【0011】A/D変換手段2はカラーバーストロック
・クロックCK(C)でアナログ複合映像信号Vsをサンプ
リングしてディジタル複合映像信号S2に変換する。Y
ーC分離手段3はディジタル複合映像信号S2から輝度
信号Y3と色信号C3とに分離する。
・クロックCK(C)でアナログ複合映像信号Vsをサンプ
リングしてディジタル複合映像信号S2に変換する。Y
ーC分離手段3はディジタル複合映像信号S2から輝度
信号Y3と色信号C3とに分離する。
【0012】タイミングパルス生成手段8は水平同期信
号P7(H)に基づいてタイミングパルスP8を生成する。
リサンプル係数生成手段6は輝度信号Y3とタイミング
パルスP8と垂直同期信号P7(V)とに基づいてリサンプ
ル係数(K,1−K)と補正書込みリセットパルスwr
stとを生成する。
号P7(H)に基づいてタイミングパルスP8を生成する。
リサンプル係数生成手段6は輝度信号Y3とタイミング
パルスP8と垂直同期信号P7(V)とに基づいてリサンプ
ル係数(K,1−K)と補正書込みリセットパルスwr
stとを生成する。
【0013】ラインロック・クロック発生手段9は、フ
ライバックパルスPfhにロックしたラインロック・クロ
ックCK(H)と、補正書込みリセットパルスwrstか
ら適当な遅れを持った読出しリセットパルスrrstを
発生する。
ライバックパルスPfhにロックしたラインロック・クロ
ックCK(H)と、補正書込みリセットパルスwrstか
ら適当な遅れを持った読出しリセットパルスrrstを
発生する。
【0014】ラインロック・クロック発生手段9は、入
力信号として同期分離手段7からの水平同期信号P7(H)
を用いてもよいが、実際にモニタ画面上に映像を表示す
る際の水平方向の基準となるタイミング信号である偏向
系(図示しない)で用いるフライバックパルスPfhを用
いる。
力信号として同期分離手段7からの水平同期信号P7(H)
を用いてもよいが、実際にモニタ画面上に映像を表示す
る際の水平方向の基準となるタイミング信号である偏向
系(図示しない)で用いるフライバックパルスPfhを用
いる。
【0015】例えば家庭用VTRにおけるスキューが発
生した際、書き込み側の検出系は1水平走査毎にタイミ
ングと係数を更新しているので、同じく1水平走査毎に
同期信号の立ち下がりエッジに追従する。
生した際、書き込み側の検出系は1水平走査毎にタイミ
ングと係数を更新しているので、同じく1水平走査毎に
同期信号の立ち下がりエッジに追従する。
【0016】一方、フライバックパルスは、これに対し
数水平走査期間から数十水平走査期間で比較的緩やかに
対応するが、メモリの読出しタイミングをこれにロック
させれば、フライバックパルスPfhと複合映像信号VS
との相対的時間関係が規則正しく配置されることにな
り、画面上でも画素が規則正しく並ぶことになる。補正
書込みリセットパルスwrstから読出しリセットパル
スrrstへの遅れは補正書込みリセットパルスwrs
tの揺れを吸収するだけのごくわずかなものでよい。
数水平走査期間から数十水平走査期間で比較的緩やかに
対応するが、メモリの読出しタイミングをこれにロック
させれば、フライバックパルスPfhと複合映像信号VS
との相対的時間関係が規則正しく配置されることにな
り、画面上でも画素が規則正しく並ぶことになる。補正
書込みリセットパルスwrstから読出しリセットパル
スrrstへの遅れは補正書込みリセットパルスwrs
tの揺れを吸収するだけのごくわずかなものでよい。
【0017】また、補正書込みリセットパルスwrst
が検出されなかったときは、読出しリセットパルスrr
stも発生しないように、補正書込みリセットパルスw
rstで読出しリセットパルスrrstに対するゲート
を発生させれば、リサンプル手段4の記憶手段69(図
8参照)の入出力間の遅延が保たれるだけで、画像信号
はそのまま出力される。
が検出されなかったときは、読出しリセットパルスrr
stも発生しないように、補正書込みリセットパルスw
rstで読出しリセットパルスrrstに対するゲート
を発生させれば、リサンプル手段4の記憶手段69(図
8参照)の入出力間の遅延が保たれるだけで、画像信号
はそのまま出力される。
【0018】リサンプル手段4は、カラーバーストロッ
ク・クロックCK(C)でサンプリングされた輝度信号Y3
と色信号C3とをリサンプル係数(K,1−K)により
レベル補正を行い、補正書込みリセットパルスwrst
と読出しリセットパルスrrstとラインロック・クロ
ックCK(H)とによって周波数インターリービングを復
元したディジタルの輝度信号Yと色信号Cとを出力す
る。
ク・クロックCK(C)でサンプリングされた輝度信号Y3
と色信号C3とをリサンプル係数(K,1−K)により
レベル補正を行い、補正書込みリセットパルスwrst
と読出しリセットパルスrrstとラインロック・クロ
ックCK(H)とによって周波数インターリービングを復
元したディジタルの輝度信号Yと色信号Cとを出力す
る。
【0019】このように、サンプリング位相変換装置1
は、A/D変換手段2、YーC分離手段3、リサンプル
手段4、カラーバーストロック・クロック発生手段5、
リサンプル係数生成手段6、同期分離手段7、タイミン
グパルス生成手段8、ラインロック・クロック発生手段
9とを備えたので、非標準の複合映像信号を輝度信号成
分と搬送色信号成分との周波数インターリービングを復
元したディジタルの輝度信号Yと色信号Cとを得ること
ができる。
は、A/D変換手段2、YーC分離手段3、リサンプル
手段4、カラーバーストロック・クロック発生手段5、
リサンプル係数生成手段6、同期分離手段7、タイミン
グパルス生成手段8、ラインロック・クロック発生手段
9とを備えたので、非標準の複合映像信号を輝度信号成
分と搬送色信号成分との周波数インターリービングを復
元したディジタルの輝度信号Yと色信号Cとを得ること
ができる。
【0020】図2は本発明に係るリサンプル係数生成手
段の要部ブロック構成図である。図2において、リサン
プル係数生成手段6は、フロントエッジ抜取り手段1
0、ペデスタル・レベル演算手段11、シンクチップ・
レベル演算手段12、閾値演算手段13、リサンプル係
数演算手段14を備える。リサンプル係数演算手段14
は係数逐次演算手段14A、平均画素数演算手段14
B、フィードバック・フィルタ手段14Cとからなる。
段の要部ブロック構成図である。図2において、リサン
プル係数生成手段6は、フロントエッジ抜取り手段1
0、ペデスタル・レベル演算手段11、シンクチップ・
レベル演算手段12、閾値演算手段13、リサンプル係
数演算手段14を備える。リサンプル係数演算手段14
は係数逐次演算手段14A、平均画素数演算手段14
B、フィードバック・フィルタ手段14Cとからなる。
【0021】リサンプル係数生成手段6の動作を図3に
示す水平同期信号のフロントエッジ部の図を合わせ用い
て説明する。図3において、標本値PX1〜PX12はカラ
ーバーストロック・クロックCK(C)でサンプリングし
たディジタル値であり、標本値PX1〜PX4は水平同期信
号のフロントポーチ部の標本値であり、標本値PX5〜P
X9は水平同期信号のフロントエッジ部の標本値であり、
標本値PX10〜PX12は水平同期信号のシンクチップ部の
標本値である。
示す水平同期信号のフロントエッジ部の図を合わせ用い
て説明する。図3において、標本値PX1〜PX12はカラ
ーバーストロック・クロックCK(C)でサンプリングし
たディジタル値であり、標本値PX1〜PX4は水平同期信
号のフロントポーチ部の標本値であり、標本値PX5〜P
X9は水平同期信号のフロントエッジ部の標本値であり、
標本値PX10〜PX12は水平同期信号のシンクチップ部の
標本値である。
【0022】フロントエッジ抜取り手段10は、輝度信
号Y3からタイミングパルス生成手段8からのフロント
エッジタイミングパルスP8(E)に基づいて水平同期信号
のフロントエッジ部の複数の標本値標本値(PX5〜PX
9)を抜き取り、これをフロントエッジ信号S10として
出力する。
号Y3からタイミングパルス生成手段8からのフロント
エッジタイミングパルスP8(E)に基づいて水平同期信号
のフロントエッジ部の複数の標本値標本値(PX5〜PX
9)を抜き取り、これをフロントエッジ信号S10として
出力する。
【0023】ペデスタル・レベル演算手段11は、輝度
信号Y3からタイミングパルス生成手段8からのフロン
トポーチタイミングパルスP8(P)に基づいて水平同期信
号のフロントポーチ部の複数の標本値(PX1〜PX4)を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均ペデスタル・レベル信号S11と
して出力する。
信号Y3からタイミングパルス生成手段8からのフロン
トポーチタイミングパルスP8(P)に基づいて水平同期信
号のフロントポーチ部の複数の標本値(PX1〜PX4)を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均ペデスタル・レベル信号S11と
して出力する。
【0024】シンクチップ・レベル演算手段12は、輝
度信号Y3からタイミングパルス生成手段8からのシン
クチップタイミングパルスP8(S)に基づいて水平同期信
号のシンクチップ部の複数の標本値(PX10〜PX12)を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均シンクチップ・レベル信号S12
として出力する。
度信号Y3からタイミングパルス生成手段8からのシン
クチップタイミングパルスP8(S)に基づいて水平同期信
号のシンクチップ部の複数の標本値(PX10〜PX12)を
抜き取り、抜き取った複数の標本値の平均値演算を行
い、この演算結果を平均シンクチップ・レベル信号S12
として出力する。
【0025】閾値演算手段13は、ペデスタル・レベル
演算手段11からの平均ペデスタル・レベル信号S11
と、シンクチップ・レベル演算手段12からの平均シン
クチップ・レベル信号S12との中間レベルを演算し、そ
の演算結果を閾値信号S13として出力する。
演算手段11からの平均ペデスタル・レベル信号S11
と、シンクチップ・レベル演算手段12からの平均シン
クチップ・レベル信号S12との中間レベルを演算し、そ
の演算結果を閾値信号S13として出力する。
【0026】リサンプル係数演算手段14の係数逐次演
算手段14Aは、輝度信号Y3、フロントエッジ信号S1
0および閾値信号S13に基づいてリサンプル係数K1と書
込みリセットパルスwrst1をフィードバック・フィ
ルタ手段14Cに出力する。
算手段14Aは、輝度信号Y3、フロントエッジ信号S1
0および閾値信号S13に基づいてリサンプル係数K1と書
込みリセットパルスwrst1をフィードバック・フィ
ルタ手段14Cに出力する。
【0027】平均画素数演算手段14Bは、水平同期信
号P7(H)と垂直同期信号P7(V)に基づいて、128水平
走査期間の画素数を計測し、1水平走査期間当りの平均
画素数を演算して得た平均画素信号S14Bをフィードバ
ック・フィルタ手段14Cに出力する。
号P7(H)と垂直同期信号P7(V)に基づいて、128水平
走査期間の画素数を計測し、1水平走査期間当りの平均
画素数を演算して得た平均画素信号S14Bをフィードバ
ック・フィルタ手段14Cに出力する。
【0028】フィードバック・フィルタ手段14Cは、
リサンプル係数K1、書込みリセットパルスwrst1
および平均画素信号S14Bに基づいて水平エッジ検出時
のフロントエッジ信号S10に対するノイズの影響を抑圧
し、リサンプル係数K1、書込みリセットパルスwrs
t1とを補正したリサンプル係数(K,1−K)と補正
書込みリセットパルスwrstとを出力する。
リサンプル係数K1、書込みリセットパルスwrst1
および平均画素信号S14Bに基づいて水平エッジ検出時
のフロントエッジ信号S10に対するノイズの影響を抑圧
し、リサンプル係数K1、書込みリセットパルスwrs
t1とを補正したリサンプル係数(K,1−K)と補正
書込みリセットパルスwrstとを出力する。
【0029】図4は本発明に係るリサンプル係数演算手
段の係数逐次演算手段の要部ブロック構成図である。図
4において、係数逐次演算手段14Aは、遅延手段
(T)21、比較手段(CMP)22、比較手段(CM
P)23、ANDゲート24、計数手段(4CKカウン
タ)25、選択手段26、選択手段27、遅延手段
(T)28、遅延手段(T)29、加算手段30、比較
手段(CMP)31、選択手段32、選択手段33、フ
リップ・フロップ手段34、シリアル/パラレル変換手
段(S/P CONV)35とを備える。
段の係数逐次演算手段の要部ブロック構成図である。図
4において、係数逐次演算手段14Aは、遅延手段
(T)21、比較手段(CMP)22、比較手段(CM
P)23、ANDゲート24、計数手段(4CKカウン
タ)25、選択手段26、選択手段27、遅延手段
(T)28、遅延手段(T)29、加算手段30、比較
手段(CMP)31、選択手段32、選択手段33、フ
リップ・フロップ手段34、シリアル/パラレル変換手
段(S/P CONV)35とを備える。
【0030】係数逐次演算手段14Aはフロントエッジ
信号S10と閾値信号S13と輝度信号Y3とからリサンプ
ル係数K1を演算する。
信号S10と閾値信号S13と輝度信号Y3とからリサンプ
ル係数K1を演算する。
【0031】係数逐次演算手段14Aの遅延手段21、
比較手段22、比較手段23、ANDゲート24は、閾
値演算手段13からの閾値信号S13を閾値としてY−C
分離手段3からの輝度信号Y3とのレベル比較を行い、
その比較結果とフロントエッジ抜取り手段10からのフ
ロントエッジ信号S10とのAND条件をとり、AND条
件を満たした時に水平同期検出信号S24を計数手段25
に出力する。
比較手段22、比較手段23、ANDゲート24は、閾
値演算手段13からの閾値信号S13を閾値としてY−C
分離手段3からの輝度信号Y3とのレベル比較を行い、
その比較結果とフロントエッジ抜取り手段10からのフ
ロントエッジ信号S10とのAND条件をとり、AND条
件を満たした時に水平同期検出信号S24を計数手段25
に出力する。
【0032】係数逐次演算手段14Aの計数手段25、
選択手段26、選択手段27、選択手段28、選択手段
29、加算手段30、比較手段31、選択手段32、選
択手段33およびシリアル/パラレル変換手段35は、
水平同期検出信号S24が計数手段25に入力した時点よ
りリサンプル係数K1の演算を開始する。
選択手段26、選択手段27、選択手段28、選択手段
29、加算手段30、比較手段31、選択手段32、選
択手段33およびシリアル/パラレル変換手段35は、
水平同期検出信号S24が計数手段25に入力した時点よ
りリサンプル係数K1の演算を開始する。
【0033】計数手段25は、ANDゲート24からの
水平同期検出信号S24が計数手段25のLD端子に入力
された時、リップルキャリー(RC)S24がロ−レベル
になり、係数の生成を開始する。この図の例では係数を
4ビットで生成するために立ち下がりエッジ検出後3ク
ロックにわたってリップルキャリーS24がロ−レベルに
なるようにしている。
水平同期検出信号S24が計数手段25のLD端子に入力
された時、リップルキャリー(RC)S24がロ−レベル
になり、係数の生成を開始する。この図の例では係数を
4ビットで生成するために立ち下がりエッジ検出後3ク
ロックにわたってリップルキャリーS24がロ−レベルに
なるようにしている。
【0034】この間、選択手段26、選択手段27、選
択手段28、選択手段29、加算手段30、比較手段3
1、選択手段32、選択手段33およびシリアル/パラ
レル変換手段35でリサンプル係数K1を生成する。
択手段28、選択手段29、加算手段30、比較手段3
1、選択手段32、選択手段33およびシリアル/パラ
レル変換手段35でリサンプル係数K1を生成する。
【0035】動作としては、閾値と、検出した閾値の前
後のサンプルの平均を比較し、その結果を出力するとと
もに、さらにその1/2の精度の係数を求めるべく、サ
ンプル点のうちのどちらかを更新していくというもので
ある。これにより、比較手段31の出力には4ビットシ
リアルデータの形で係数S31が出力される。
後のサンプルの平均を比較し、その結果を出力するとと
もに、さらにその1/2の精度の係数を求めるべく、サ
ンプル点のうちのどちらかを更新していくというもので
ある。これにより、比較手段31の出力には4ビットシ
リアルデータの形で係数S31が出力される。
【0036】シリアル/パラレル変換手段35は、シリ
アルデータの係数S31をパラレルデータに変換し、タイ
ミングを揃えてリサンプル係数K1を出力する。リサン
プル手段4の記憶手段59(図8参照)のライトリセッ
ト信号は、フリップ・フロップ手段34にて1クロック
幅にして後段で扱いやすいような形で出力する。
アルデータの係数S31をパラレルデータに変換し、タイ
ミングを揃えてリサンプル係数K1を出力する。リサン
プル手段4の記憶手段59(図8参照)のライトリセッ
ト信号は、フリップ・フロップ手段34にて1クロック
幅にして後段で扱いやすいような形で出力する。
【0037】図5は本発明に係るリサンプル係数演算手
段の平均画素数演算手段の要部ブロック構成図である。
図5において、平均画素数演算手段14Bは、遅延手段
60、128H計数手段61、計数手段62、ラッチ手
段63、除算手段64、下位ビット補正手段65とを備
える。
段の平均画素数演算手段の要部ブロック構成図である。
図5において、平均画素数演算手段14Bは、遅延手段
60、128H計数手段61、計数手段62、ラッチ手
段63、除算手段64、下位ビット補正手段65とを備
える。
【0038】遅延手段60は、同期分離手段7からの垂
直同期信号P7(V)を数十水平走査期間程度遅延させて得
た遅延信号S60を128H計数手段61と計数手段62
とに出力する。
直同期信号P7(V)を数十水平走査期間程度遅延させて得
た遅延信号S60を128H計数手段61と計数手段62
とに出力する。
【0039】128H計数手段61は、遅延信号S60に
よってリセットされると同時に同期分離手段7からの水
平同期信号P7(H)の計数を開始し、VTRスキューの収
まる画面中央部付近から128まで計数して得た128
H計数信号S61を手段63に出力する。
よってリセットされると同時に同期分離手段7からの水
平同期信号P7(H)の計数を開始し、VTRスキューの収
まる画面中央部付近から128まで計数して得た128
H計数信号S61を手段63に出力する。
【0040】計数手段62は、遅延信号S60によってリ
セットされると同時にカラーバーストロック・クロック
発生手段5からのカラーバーストロック・クロックCK
(C)の計数を開始し、計数して得た計数信号S62をラッ
チ手段63に出力する。
セットされると同時にカラーバーストロック・クロック
発生手段5からのカラーバーストロック・クロックCK
(C)の計数を開始し、計数して得た計数信号S62をラッ
チ手段63に出力する。
【0041】ラッチ手段63は、128H計数信号S61
で計数信号S62をラッチする。ラッチ手段63は、12
8水平走査期間分の画素数である計数信号S62をラッチ
したラッチ信号S63を除算手段64に出力する。
で計数信号S62をラッチする。ラッチ手段63は、12
8水平走査期間分の画素数である計数信号S62をラッチ
したラッチ信号S63を除算手段64に出力する。
【0042】除算手段64は、128水平走査期間分の
画素数であるラッチ信号S63を128で除算を行い、1
水平走査期間当りの平均画素数を求めて得た除算信号S
64を下位ビット補正手段65に出力する。除算手段64
は、ラッチ信号S63の下位7ビットを捨てて1水平走査
期間当りの平均画素数を求めている。
画素数であるラッチ信号S63を128で除算を行い、1
水平走査期間当りの平均画素数を求めて得た除算信号S
64を下位ビット補正手段65に出力する。除算手段64
は、ラッチ信号S63の下位7ビットを捨てて1水平走査
期間当りの平均画素数を求めている。
【0043】図6は本発明に係るリサンプル係数演算手
段の下位ビット補正手段の動作説明図である。下位ビッ
ト補正手段65は、除算手段64での下位7ビット切り
捨てに伴う1水平走査期間当りの平均画素数である除算
信号S64の最下位ビットの切り替わり付近で生じるハン
チングを除去して平均画素信号S14Bをフィードバック
・フィルタ手段14Cに出力する。
段の下位ビット補正手段の動作説明図である。下位ビッ
ト補正手段65は、除算手段64での下位7ビット切り
捨てに伴う1水平走査期間当りの平均画素数である除算
信号S64の最下位ビットの切り替わり付近で生じるハン
チングを除去して平均画素信号S14Bをフィードバック
・フィルタ手段14Cに出力する。
【0044】下位ビット補正手段65の動作は、図6に
示すように、切り捨てられるビットの上位2ビットと保
存する最下位ビットの前回の値からの変化を検出して四
捨五入と切り捨てを切り替えるものである。図中矢印で
示した変化を検出したときに切り替える。ここで四捨五
入とは保存する最下位ビットに切り捨てる最上位ビット
をキャリーとして加算することであり、切り捨てとはこ
のキャリー入力を行わないことである。
示すように、切り捨てられるビットの上位2ビットと保
存する最下位ビットの前回の値からの変化を検出して四
捨五入と切り捨てを切り替えるものである。図中矢印で
示した変化を検出したときに切り替える。ここで四捨五
入とは保存する最下位ビットに切り捨てる最上位ビット
をキャリーとして加算することであり、切り捨てとはこ
のキャリー入力を行わないことである。
【0045】図7は本発明に係るリサンプル係数演算手
段のフィードバック・フィルタ手段の要部ブロック構成
図である。図7において、フィードバック・フィルタ手
段14Cは、第1のフィードバック・フィルタ手段14
C-1、第2のフィードバック・フィルタ手段14C-2、
ラッチ手段41、計数手段(10bitカウンタ)4
2、ラッチ手段43、書込みリセットパルス補正手段
(wrstクロック差補正)49、定数1設定手段5
1、減算手段52とを備える。
段のフィードバック・フィルタ手段の要部ブロック構成
図である。図7において、フィードバック・フィルタ手
段14Cは、第1のフィードバック・フィルタ手段14
C-1、第2のフィードバック・フィルタ手段14C-2、
ラッチ手段41、計数手段(10bitカウンタ)4
2、ラッチ手段43、書込みリセットパルス補正手段
(wrstクロック差補正)49、定数1設定手段5
1、減算手段52とを備える。
【0046】第1のフィードバック・フィルタ手段14
C-1は、加算手段44、ラッチ手段45、減算手段4
6、乗算手段47、加算手段48とからなる。第2のフ
ィードバック・フィルタ手段14C-2は、減算手段5
3、ラッチ手段54、減算手段55、乗算手段56、加
算手段57、減算手段58とからなる。
C-1は、加算手段44、ラッチ手段45、減算手段4
6、乗算手段47、加算手段48とからなる。第2のフ
ィードバック・フィルタ手段14C-2は、減算手段5
3、ラッチ手段54、減算手段55、乗算手段56、加
算手段57、減算手段58とからなる。
【0047】ラッチ手段41は、係数逐次演算手段14
Aで生成したリサンプル係数K1を1水平走査に一回の
書込みリセットパルスwrst1でラッチして得たラッ
チ信号S41を加算手段48と減算手段46とに出力す
る。
Aで生成したリサンプル係数K1を1水平走査に一回の
書込みリセットパルスwrst1でラッチして得たラッ
チ信号S41を加算手段48と減算手段46とに出力す
る。
【0048】計数手段42の10bitカウンタは、カ
ラーバーストロック・クロック発生手段5からのカラー
バーストロック・クロックCK(C)毎に特定のリセット
なしでカウントアップし、この計数信号S42をラッチ手
段43に出力する。この実施例の場合は1水平走査期間
を910クロックとしてこれを表現できる10ビットカ
ウンタになっている。
ラーバーストロック・クロック発生手段5からのカラー
バーストロック・クロックCK(C)毎に特定のリセット
なしでカウントアップし、この計数信号S42をラッチ手
段43に出力する。この実施例の場合は1水平走査期間
を910クロックとしてこれを表現できる10ビットカ
ウンタになっている。
【0049】ラッチ手段43は計数信号S42を1水平走
査に一回の書込みリセットパルスwrst1信号でラッ
チして得た計数信号S43を加算手段44に出力する。加
算手段44は、計数信号S43と平均画素数演算手段14
Bからの平均画素信号S14Bとをとを加算して得た加算
信号S44を減算手段46に出力する。
査に一回の書込みリセットパルスwrst1信号でラッ
チして得た計数信号S43を加算手段44に出力する。加
算手段44は、計数信号S43と平均画素数演算手段14
Bからの平均画素信号S14Bとをとを加算して得た加算
信号S44を減算手段46に出力する。
【0050】計数手段42と加算手段44とは、いずれ
も10ビットより上のビットをオーバーフローさせてい
る。従って、加算手段44の加算信号S44は、ラッチ手
段43の計数信号S43に対し、標準NTSC映像信号が
入力された場合の1水平走査期間のディレーを施された
ものと等価になる。
も10ビットより上のビットをオーバーフローさせてい
る。従って、加算手段44の加算信号S44は、ラッチ手
段43の計数信号S43に対し、標準NTSC映像信号が
入力された場合の1水平走査期間のディレーを施された
ものと等価になる。
【0051】ラッチ手段45は加算手段48の加算信号
S48を1水平走査に一回の書込みリセットパルスwrs
t1信号でラッチをして得たラッチ信号S45を減算手段
46に出力する。減算手段46は、ラッチ手段45のラ
ッチ信号S45から加算手段44の加算信号S44とラッチ
手段41のラッチ信号S41とのそれぞれ上位ビット、下
位ビットに配置したものとの減算を行なうので、前回の
書込みリセットパルスwrst1発生時と今回の書込み
リセットパルスwrst1発生時の位相差を表わす減算
信号S46を得ることができる。
S48を1水平走査に一回の書込みリセットパルスwrs
t1信号でラッチをして得たラッチ信号S45を減算手段
46に出力する。減算手段46は、ラッチ手段45のラ
ッチ信号S45から加算手段44の加算信号S44とラッチ
手段41のラッチ信号S41とのそれぞれ上位ビット、下
位ビットに配置したものとの減算を行なうので、前回の
書込みリセットパルスwrst1発生時と今回の書込み
リセットパルスwrst1発生時の位相差を表わす減算
信号S46を得ることができる。
【0052】この減算信号S46は、1クロック単位のも
のも1クロック以内のものもそれぞれ上位ビット、下位
ビットに配置されて表現されている。乗算手段47は減
算信号S46に所定の係数α(1以下)を掛けて得た乗算
信号S47を加算手段48に出力する。
のも1クロック以内のものもそれぞれ上位ビット、下位
ビットに配置されて表現されている。乗算手段47は減
算信号S46に所定の係数α(1以下)を掛けて得た乗算
信号S47を加算手段48に出力する。
【0053】加算手段48の出力である加算信号S48
は、位相検出結果である減算信号S46に対してフィード
バックフィルタがかかっているので検出の際のノイズの
影響が軽減されている。ただし、この第1のフィードバ
ックフィルタ14C-1は、現時点の入力であるラッチ信
号S41と過去の出力である乗算信号S47とを混合する形
になっているため、入力の位相の変化率に応じた一定の
偏差の加算信号S48を出力する。
は、位相検出結果である減算信号S46に対してフィード
バックフィルタがかかっているので検出の際のノイズの
影響が軽減されている。ただし、この第1のフィードバ
ックフィルタ14C-1は、現時点の入力であるラッチ信
号S41と過去の出力である乗算信号S47とを混合する形
になっているため、入力の位相の変化率に応じた一定の
偏差の加算信号S48を出力する。
【0054】第1のフィードバックフィルタ14C-1の
加算信号S48は、ラッチ信号S41と乗算信号S47とのタ
イミングのズレを現しており、これをwrstとして位
相変換に用いると、入力の位相の揺れに応じて出力の画
面全体が揺れることになる。
加算信号S48は、ラッチ信号S41と乗算信号S47とのタ
イミングのズレを現しており、これをwrstとして位
相変換に用いると、入力の位相の揺れに応じて出力の画
面全体が揺れることになる。
【0055】このタイミングのズレを吸収するのが減算
手段53〜減算手段58で構成される第2のフィードバ
ックフィルタ14C-2である。
手段53〜減算手段58で構成される第2のフィードバ
ックフィルタ14C-2である。
【0056】減算手段53は第1のフィードバックフィ
ルタの入出力信号(ラッチ信号S41と加算信号S48)の
差分演算を行って得た減算信号S53を加算手段57と減
算手段55とに出力する。ラッチ手段54は加算信号S
57を1水平走査に一回の書込みリセットパルスwrst
1信号でラッチして得たラッチ信号S54を減算手段55
に出力する。
ルタの入出力信号(ラッチ信号S41と加算信号S48)の
差分演算を行って得た減算信号S53を加算手段57と減
算手段55とに出力する。ラッチ手段54は加算信号S
57を1水平走査に一回の書込みリセットパルスwrst
1信号でラッチして得たラッチ信号S54を減算手段55
に出力する。
【0057】減算手段55は、ラッチ手段54のラッチ
信号S54と減算手段53の減算信号S53との差分演算を
行って得た減算信号S55を乗算手段56に出力する。乗
算手段56は、減算信号S55に所定の係数α(1以下)
を掛けて得た乗算信号S56を加算手段57に出力する。
信号S54と減算手段53の減算信号S53との差分演算を
行って得た減算信号S55を乗算手段56に出力する。乗
算手段56は、減算信号S55に所定の係数α(1以下)
を掛けて得た乗算信号S56を加算手段57に出力する。
【0058】加算手段57は減算手段53の減算信号S
53と乗算手段56の乗算信号S56との加算演算を行って
加算信号S57をラッチ手段54と減算手段58とに出力
する。加算手段57の加算信号S57は、減算手段53で
求めた第1のフィードバックフィルタ14C-1の入出力
偏差(減算信号S53)に対しフィードバックフィルタを
かけて平均化したものである。
53と乗算手段56の乗算信号S56との加算演算を行って
加算信号S57をラッチ手段54と減算手段58とに出力
する。加算手段57の加算信号S57は、減算手段53で
求めた第1のフィードバックフィルタ14C-1の入出力
偏差(減算信号S53)に対しフィードバックフィルタを
かけて平均化したものである。
【0059】減算手段58は、第1のフィードバックフ
ィルタ14C-1の出力である加算信号S48から第2のフ
ィードバックフィルタ14C-2の出力である加算信号S
57を減算してタイミング偏差を吸収した減算信号S58を
書込みリセットパルス補正手段(wrstクロック差補
正)49と減算手段52とに出力する。
ィルタ14C-1の出力である加算信号S48から第2のフ
ィードバックフィルタ14C-2の出力である加算信号S
57を減算してタイミング偏差を吸収した減算信号S58を
書込みリセットパルス補正手段(wrstクロック差補
正)49と減算手段52とに出力する。
【0060】減算手段58の出力は、そのうち1クロッ
ク以内のリサンプル係数Kに相当する下位ビットはその
まま出力され、それより上位のビットは、入力との差を
書込みリセットパルス補正手段49においてタイミング
差に補正して新たな補正書込みリセットパルスwrst
として出力する。
ク以内のリサンプル係数Kに相当する下位ビットはその
まま出力され、それより上位のビットは、入力との差を
書込みリセットパルス補正手段49においてタイミング
差に補正して新たな補正書込みリセットパルスwrst
として出力する。
【0061】減算手段52は、定数1設定手段51から
の定数1から加算手段48の1以下の下位5ビットのリ
サンプル係数Kの減算を行なって得たリサンプル係数
(1−K)を出力する。
の定数1から加算手段48の1以下の下位5ビットのリ
サンプル係数Kの減算を行なって得たリサンプル係数
(1−K)を出力する。
【0062】このように、フィードバック・フィルタ手
段14Cは、減算手段40、ラッチ手段41、計数手段
(10bitカウンタ)42、ラッチ手段43、加算手
段44、ラッチ手段45、減算手段46、乗算手段4
7、加算手段48、書込みリセットパルス補正手段(w
rstクロック差補正)49、定数1設定手段51、減
算手段52とを備えるので、リサンプル係数K1に対し
て1クロック以上の位相差の分を補正したフィードバッ
クフィルタがかかり、リサンプル係数K1を検出すると
きに混入したノイズの影響を軽減することができる。
段14Cは、減算手段40、ラッチ手段41、計数手段
(10bitカウンタ)42、ラッチ手段43、加算手
段44、ラッチ手段45、減算手段46、乗算手段4
7、加算手段48、書込みリセットパルス補正手段(w
rstクロック差補正)49、定数1設定手段51、減
算手段52とを備えるので、リサンプル係数K1に対し
て1クロック以上の位相差の分を補正したフィードバッ
クフィルタがかかり、リサンプル係数K1を検出すると
きに混入したノイズの影響を軽減することができる。
【0063】また、フィードバック・フィルタ手段14
Cは、平均画素数演算手段14Bからの1水平走査期間
当りの平均画素数を演算して得た平均画素信号S14Bを
フィードバック・フィルタ手段14Cの入出力差の演算
に用いることにより、入出力の偏差を小さく押さえるこ
とができる。
Cは、平均画素数演算手段14Bからの1水平走査期間
当りの平均画素数を演算して得た平均画素信号S14Bを
フィードバック・フィルタ手段14Cの入出力差の演算
に用いることにより、入出力の偏差を小さく押さえるこ
とができる。
【0064】図8は本発明に係るサンプリング位相変換
装置のリサンプル手段の要部ブロック構成図である。図
8において、リサンプル手段4は、バッファ記憶手段6
0、アンドゲート61、1クロック遅延手段62、記憶
手段69、リサンプル値補正手段72を備える。リサン
プル値補正手段72は、乗算手段63,64,65,6
6と、加算手段67,68とを備える。
装置のリサンプル手段の要部ブロック構成図である。図
8において、リサンプル手段4は、バッファ記憶手段6
0、アンドゲート61、1クロック遅延手段62、記憶
手段69、リサンプル値補正手段72を備える。リサン
プル値補正手段72は、乗算手段63,64,65,6
6と、加算手段67,68とを備える。
【0065】バッファ記憶手段60は、輝度信号Y3と
色信号C3とをカラーバーストロック・クロックCK(C)
で書込んで記憶し、リサンプル係数生成手段6までの演
算による遅延時間調整をしたタイミングパルス生成手段
8からのバッファ読み出しタイミングパルスP8(BR)で
アンドゲート61を開き、アンドゲート61を介したカ
ラーバーストロック・クロックCK(C)で輝度信号Y3と
色信号C3とを読み出す。
色信号C3とをカラーバーストロック・クロックCK(C)
で書込んで記憶し、リサンプル係数生成手段6までの演
算による遅延時間調整をしたタイミングパルス生成手段
8からのバッファ読み出しタイミングパルスP8(BR)で
アンドゲート61を開き、アンドゲート61を介したカ
ラーバーストロック・クロックCK(C)で輝度信号Y3と
色信号C3とを読み出す。
【0066】1クロック遅延手段62はバッファ記憶手
段60からの輝度信号Y60と色信号C60とをカラーバー
ストロック・クロックCK(C)の1クロック分遅延させ
る。
段60からの輝度信号Y60と色信号C60とをカラーバー
ストロック・クロックCK(C)の1クロック分遅延させ
る。
【0067】リサンプル値補正手段72の乗算手段63
は、リサンプル係数生成手段6で生成したリサンプル係
数(K)と輝度信号Y60との乗算演算を行って補正輝度
信号Y63(K×Y60)を出力する。リサンプル値補正手
段72の乗算手段64は、リサンプル係数生成手段6で
生成したリサンプル係数(K)と色信号C60との乗算演
算を行って補正色信号C64(K×C60)を出力する。
は、リサンプル係数生成手段6で生成したリサンプル係
数(K)と輝度信号Y60との乗算演算を行って補正輝度
信号Y63(K×Y60)を出力する。リサンプル値補正手
段72の乗算手段64は、リサンプル係数生成手段6で
生成したリサンプル係数(K)と色信号C60との乗算演
算を行って補正色信号C64(K×C60)を出力する。
【0068】リサンプル値補正手段72の乗算手段66
は、リサンプル係数(1−K)と1クロック遅延手段6
2からの輝度信号Y62との乗算演算を行って補正輝度信
号Y66{(1−K)×Y62}を出力する。リサンプル値
補正手段72の乗算手段65は、リサンプル係数(1−
K)と1クロック遅延手段62からの色信号C62との乗
算演算を行って補正色信号C65{(1−K)×C62}を
出力する。
は、リサンプル係数(1−K)と1クロック遅延手段6
2からの輝度信号Y62との乗算演算を行って補正輝度信
号Y66{(1−K)×Y62}を出力する。リサンプル値
補正手段72の乗算手段65は、リサンプル係数(1−
K)と1クロック遅延手段62からの色信号C62との乗
算演算を行って補正色信号C65{(1−K)×C62}を
出力する。
【0069】リサンプル値補正手段72の加算手段68
は、補正輝度信号Y63と補正輝度信号Y66との加算演算
を行って補正輝度信号Y68(Y63+Y66)を出力する。
リサンプル値補正手段72の加算手段67は、補正色信
号C64と補正色信号C65との加算演算を行って補正色信
号C67(C64+C65)を出力する。
は、補正輝度信号Y63と補正輝度信号Y66との加算演算
を行って補正輝度信号Y68(Y63+Y66)を出力する。
リサンプル値補正手段72の加算手段67は、補正色信
号C64と補正色信号C65との加算演算を行って補正色信
号C67(C64+C65)を出力する。
【0070】記憶手段69は、補正書込みリセットパル
スwrstのタイミングからカラーバーストロック・ク
ロックCK(C)で補正色信号C67と補正輝度信号Y68と
を書込んで記憶し、読出しリセットパルスrrstP8
(R)のタイミングからラインロック・クロックCK(H)
で、記憶された補正輝度信号Y68と補正色信号C67とを
読み出すことによって周波数インターリービングが復元
されたディジタルの輝度信号Yと色信号Cとを出力す
る。
スwrstのタイミングからカラーバーストロック・ク
ロックCK(C)で補正色信号C67と補正輝度信号Y68と
を書込んで記憶し、読出しリセットパルスrrstP8
(R)のタイミングからラインロック・クロックCK(H)
で、記憶された補正輝度信号Y68と補正色信号C67とを
読み出すことによって周波数インターリービングが復元
されたディジタルの輝度信号Yと色信号Cとを出力す
る。
【0071】このように、リサンプル手段4は、バッフ
ァ記憶手段60、アンドゲート61、1クロック遅延手
段62、記憶手段69、リサンプル値補正手段72とを
備えたので、非標準の複合映像信号を輝度信号成分と搬
送色信号成分との周波数インターリービングを復元した
ディジタルの輝度信号Yと色信号Cを得ることができ
る。
ァ記憶手段60、アンドゲート61、1クロック遅延手
段62、記憶手段69、リサンプル値補正手段72とを
備えたので、非標準の複合映像信号を輝度信号成分と搬
送色信号成分との周波数インターリービングを復元した
ディジタルの輝度信号Yと色信号Cを得ることができ
る。
【0072】なお、上記実施形態は本発明の一実施例で
あり、本発明は上記実施形態に限定されるものではな
い。
あり、本発明は上記実施形態に限定されるものではな
い。
【0073】
【発明の効果】本発明は上記構成により次の効果を発揮
する。本発明は、水平同期信号に基づいてタイミングパ
ルスを生成するタイミングパルス生成手段と、フライバ
ックパルスにロックしたラインロック・クロックを発生
するラインロック・クロック発生手段と、タイミングパ
ルス生成手段からのタイミングパルスとY−C分離手段
からの輝度信号と同期分離手段からの水平同期信号およ
び垂直同期信号とに基づいてリサンプル係数を生成する
リサンプル係数生成手段と、リサンプル係数生成手段か
らのリサンプル係数とカラーバーストロック・クロック
発生手段からのカラーバーストロック・クロックとライ
ンロック・クロック発生手段からのラインロック・クロ
ックとに基づいてディジタル複合映像信号のリサンプリ
ングを行うリサンプル手段とを設け、リサンプル係数生
成手段は、タイミングパルス生成手段からのタイミング
パルスとY−C分離手段からの輝度信号とに基づいて中
間リサンプル係数を演算する係数逐次演算手段と、同期
分離手段からの水平同期信号および垂直同期信号に基づ
いて、1水平走査期間当りの平均画素数を演算する平均
画素演算手段と、中間リサンプル係数の補正を平均画素
数に基づいて行なう第1のフィードバック・フィルタ手
段と第2のフィードバック・フィルタ手段とでなるフィ
ードバック・フィルタ手段と、からなるリサンプル係数
演算手段を有してリサンプル係数を生成するので、生成
したリサンプル係数に対して前水平走査期間からのドッ
ト数の変化分を相殺する構造のフィードバックフィルタ
を2重にかけることにより、入力信号のクロック周波数
のズレに対してもフィードバックフィルタの入出力間で
のタイミングのオフセットを小さくして、水平エッジ検
出時のノイズの影響を効果的に抑圧して輝度信号から的
確で、安定した時間軸の基準となる水平同期信号のタイ
ミングを得ることができ、また突発的な乱れに対しても
それが生じた水平走査期間に対する処理だけで対応で
き、水平同期信号検出のゲートからはずれたところに同
期信号がきた場合でも、メモリがリセットされずに入出
力間のディレーが保持されるだけで画像の破綻を防止す
ることができ、また入出力間の1水平走査期間あたりの
データ数の差はメモリの書込み、読出しの数により調整
されるので入出力間でのデータの時間差の増大を防止す
ることができるので、小規模なディジタル回路で輝度信
号成分と搬送色信号成分との周波数インターリービング
関係を復元し、搬送色信号による妨害のより少ない画像
が得られ、性能の良い、経済的なサンプリング位相変換
装置を提供することができる。
する。本発明は、水平同期信号に基づいてタイミングパ
ルスを生成するタイミングパルス生成手段と、フライバ
ックパルスにロックしたラインロック・クロックを発生
するラインロック・クロック発生手段と、タイミングパ
ルス生成手段からのタイミングパルスとY−C分離手段
からの輝度信号と同期分離手段からの水平同期信号およ
び垂直同期信号とに基づいてリサンプル係数を生成する
リサンプル係数生成手段と、リサンプル係数生成手段か
らのリサンプル係数とカラーバーストロック・クロック
発生手段からのカラーバーストロック・クロックとライ
ンロック・クロック発生手段からのラインロック・クロ
ックとに基づいてディジタル複合映像信号のリサンプリ
ングを行うリサンプル手段とを設け、リサンプル係数生
成手段は、タイミングパルス生成手段からのタイミング
パルスとY−C分離手段からの輝度信号とに基づいて中
間リサンプル係数を演算する係数逐次演算手段と、同期
分離手段からの水平同期信号および垂直同期信号に基づ
いて、1水平走査期間当りの平均画素数を演算する平均
画素演算手段と、中間リサンプル係数の補正を平均画素
数に基づいて行なう第1のフィードバック・フィルタ手
段と第2のフィードバック・フィルタ手段とでなるフィ
ードバック・フィルタ手段と、からなるリサンプル係数
演算手段を有してリサンプル係数を生成するので、生成
したリサンプル係数に対して前水平走査期間からのドッ
ト数の変化分を相殺する構造のフィードバックフィルタ
を2重にかけることにより、入力信号のクロック周波数
のズレに対してもフィードバックフィルタの入出力間で
のタイミングのオフセットを小さくして、水平エッジ検
出時のノイズの影響を効果的に抑圧して輝度信号から的
確で、安定した時間軸の基準となる水平同期信号のタイ
ミングを得ることができ、また突発的な乱れに対しても
それが生じた水平走査期間に対する処理だけで対応で
き、水平同期信号検出のゲートからはずれたところに同
期信号がきた場合でも、メモリがリセットされずに入出
力間のディレーが保持されるだけで画像の破綻を防止す
ることができ、また入出力間の1水平走査期間あたりの
データ数の差はメモリの書込み、読出しの数により調整
されるので入出力間でのデータの時間差の増大を防止す
ることができるので、小規模なディジタル回路で輝度信
号成分と搬送色信号成分との周波数インターリービング
関係を復元し、搬送色信号による妨害のより少ない画像
が得られ、性能の良い、経済的なサンプリング位相変換
装置を提供することができる。
【図1】本発明に係るサンプリング位相変換装置の全体
ブロック構成図
ブロック構成図
【図2】本発明に係るリサンプル係数生成手段の要部ブ
ロック構成図
ロック構成図
【図3】水平同期信号のフロントエッジ部におけるリサ
ンプル係数生成手段の説明図
ンプル係数生成手段の説明図
【図4】本発明に係る係数逐次演算手段の要部ブロック
構成図
構成図
【図5】本発明に係るリサンプル係数演算手段の平均画
素数演算手段の要部ブロック構成図
素数演算手段の要部ブロック構成図
【図6】本発明に係るリサンプル係数演算手段の下位ビ
ット補正手段の動作説明図
ット補正手段の動作説明図
【図7】本発明に係るフィードバック・フィルタ手段の
要部ブロック構成図
要部ブロック構成図
【図8】本発明に係るリサンプル手段の要部ブロック構
成図
成図
1…サンプリング位相変換装置、2…A/D変換手段、
3…YーC分離手段、4…リサンプル手段、5…カラー
バーストロック・クロック発生手段、6…リサンプル係
数生成手段、7…同期分離手段、8…タイミングパルス
生成手段、9…ラインロック・クロック発生手段、10
…フロントエッジ抜取り手段、11…ペデスタル・レベ
ル演算手段、12…シンクチップ・レベル演算手段、1
3…閾値演算手段、14…リサンプル係数演算手段、1
4A…係数逐次演算手段、14B…平均画素数演算手
段、14C…フィードバック・フィルタ手段、14C-1
…第1のフィードバック・フィルタ手段、14C-2…第
2のフィードバック・フィルタ手段、21,28,2
9,60…遅延手段(T)、22,23,31…比較手
段(CMP)、24…ANDゲート、25…計数手段
(4CKカウンタ)、26,27,32,33…選択手
段、30,44,48,57,77,78…加算手段、
手段34…フリップ・フロップ、35…シリアル/パラ
レル変換手段(S/P CONV)、40,46,5
2,53,55,58…減算手段、41,43,45,
54,63…ラッチ手段、42…計数手段(10bit
カウンタ)、47,56…乗算手段、49…書込みリセ
ットパルス補正手段(wrstクロック差補正)、51
…定数1設定手段、61…128H計数手段、62…計
数手段、64…除算手段、65…下位ビット補正手段、
70…バッファ記憶手段、71…アンドゲート、72…
1クロック遅延手段、73,74,75,76…乗算手
段、79…記憶手段、C,C3…色信号、C70,C72…
色信号、C74,C75,C77…補正色信号、CK(C)…カ
ラーバーストロック・クロック、CK(H)…ラインロッ
ク・クロック、K,K1,(1−K),(1−K1)…リ
サンプル係数、P7(C)…カラーバースト信号、P7(H)…
水平同期信号、P7(V)…垂直同期信号、P8…タイミン
グパルス、P8(E)…フロントエッジタイミングパルス、
P8(P)…フロントポーチタイミングパルス、P8(R)…読
み出しタイミングパルス、PX1〜PX12…標本値、rr
st…読出しリセットパルス、S2…ディジタル複合映
像信号、S10…フロントエッジ信号、S11…平均ペデス
タル・レベル信号、S12…平均シンクチップ・レベル信
号、S13…閾値信号、S14B…平均画素信号、Y,Y3,
Y70,Y72…輝度信号、Y73,Y76,Y78…補正輝度信
号、Vs…アナログ複合映像信号、wrst…補正書込
みリセットパルス、wrst1…書込みリセットパル
ス、係数…α。
3…YーC分離手段、4…リサンプル手段、5…カラー
バーストロック・クロック発生手段、6…リサンプル係
数生成手段、7…同期分離手段、8…タイミングパルス
生成手段、9…ラインロック・クロック発生手段、10
…フロントエッジ抜取り手段、11…ペデスタル・レベ
ル演算手段、12…シンクチップ・レベル演算手段、1
3…閾値演算手段、14…リサンプル係数演算手段、1
4A…係数逐次演算手段、14B…平均画素数演算手
段、14C…フィードバック・フィルタ手段、14C-1
…第1のフィードバック・フィルタ手段、14C-2…第
2のフィードバック・フィルタ手段、21,28,2
9,60…遅延手段(T)、22,23,31…比較手
段(CMP)、24…ANDゲート、25…計数手段
(4CKカウンタ)、26,27,32,33…選択手
段、30,44,48,57,77,78…加算手段、
手段34…フリップ・フロップ、35…シリアル/パラ
レル変換手段(S/P CONV)、40,46,5
2,53,55,58…減算手段、41,43,45,
54,63…ラッチ手段、42…計数手段(10bit
カウンタ)、47,56…乗算手段、49…書込みリセ
ットパルス補正手段(wrstクロック差補正)、51
…定数1設定手段、61…128H計数手段、62…計
数手段、64…除算手段、65…下位ビット補正手段、
70…バッファ記憶手段、71…アンドゲート、72…
1クロック遅延手段、73,74,75,76…乗算手
段、79…記憶手段、C,C3…色信号、C70,C72…
色信号、C74,C75,C77…補正色信号、CK(C)…カ
ラーバーストロック・クロック、CK(H)…ラインロッ
ク・クロック、K,K1,(1−K),(1−K1)…リ
サンプル係数、P7(C)…カラーバースト信号、P7(H)…
水平同期信号、P7(V)…垂直同期信号、P8…タイミン
グパルス、P8(E)…フロントエッジタイミングパルス、
P8(P)…フロントポーチタイミングパルス、P8(R)…読
み出しタイミングパルス、PX1〜PX12…標本値、rr
st…読出しリセットパルス、S2…ディジタル複合映
像信号、S10…フロントエッジ信号、S11…平均ペデス
タル・レベル信号、S12…平均シンクチップ・レベル信
号、S13…閾値信号、S14B…平均画素信号、Y,Y3,
Y70,Y72…輝度信号、Y73,Y76,Y78…補正輝度信
号、Vs…アナログ複合映像信号、wrst…補正書込
みリセットパルス、wrst1…書込みリセットパル
ス、係数…α。
Claims (1)
- 【請求項1】 輝度信号成分と搬送色信号成分とが周波
数インターリービング関係にない非標準のアナログ複合
映像信号から水平同期信号、垂直同期信号およびカラー
バースト信号を分離する同期分離手段と、前記カラーバ
ースト信号にロックして前記アナログ複合映像信号をサ
ンプリングするカラーバーストロック・クロックを発生
するカラーバーストロック・クロック発生手段と、前記
カラーバーストロック・クロックで非標準の前記アナロ
グ複合映像信号をサンプリングしてディジタル複合映像
信号に変換するA/D変換手段と、前記ディジタル複合
映像信号から輝度信号と色信号を分離するY−C分離手
段とを備え、前記輝度信号と前記色信号とをリサンプル
係数に基づいてリサンプリングして周波数インターリー
ビング関係を復元した輝度信号と色信号との生成を行う
サンプリング位相変換装置において、 前記水平同期信号に基づいてタイミングパルスを生成す
るタイミングパルス生成手段と、 フライバックパルスにロックしたラインロック・クロッ
クを発生するラインロック・クロック発生手段と、 前記タイミングパルス生成手段からのタイミングパルス
と前記Y−C分離手段からの輝度信号と前記同期分離手
段からの水平同期信号および垂直同期信号とに基づいて
リサンプル係数を生成するリサンプル係数生成手段と、 前記リサンプル係数生成手段からのリサンプル係数と前
記カラーバーストロック・クロック発生手段からのカラ
ーバーストロック・クロックと前記ラインロック・クロ
ック発生手段からのラインロック・クロックとに基づい
て前記ディジタル複合映像信号のリサンプリングを行う
リサンプル手段とを設け、 前記リサンプル係数生成手段は、 前記タイミングパルス生成手段からのタイミングパルス
と前記Y−C分離手段からの前記輝度信号とに基づいて
中間リサンプル係数を演算する係数逐次演算手段と、前
記同期分離手段からの水平同期信号および垂直同期信号
に基づいて、1水平走査期間当りの平均画素数を演算す
る平均画素演算手段と、前記中間リサンプル係数の補正
を前記平均画素数に基づいて行なう第1のフィードバッ
ク・フィルタ手段と第2のフィードバック・フィルタ手
段とでなるフィードバック・フィルタ手段と、からなる
リサンプル係数演算手段を有して前記リサンプル係数を
生成することを特徴とするサンプリング位相変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8311969A JPH10155162A (ja) | 1996-11-22 | 1996-11-22 | サンプリング位相変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8311969A JPH10155162A (ja) | 1996-11-22 | 1996-11-22 | サンプリング位相変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10155162A true JPH10155162A (ja) | 1998-06-09 |
Family
ID=18023622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8311969A Pending JPH10155162A (ja) | 1996-11-22 | 1996-11-22 | サンプリング位相変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10155162A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042524B2 (en) | 2000-10-31 | 2006-05-09 | Nec Corporation | Video data correction device and video data correction method |
-
1996
- 1996-11-22 JP JP8311969A patent/JPH10155162A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7042524B2 (en) | 2000-10-31 | 2006-05-09 | Nec Corporation | Video data correction device and video data correction method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001320679A (ja) | 映像インターレース−順次走査変換器における補間アーティファクトを隠すための装置および方法 | |
NL8220328A (nl) | Televisie weergeef stelsel met gereduceerde lijnaftastartifacten. | |
EP0167343B1 (en) | Progressive scan television receiver with adaptive memory addressing | |
KR950007898B1 (ko) | 텔레비젼 디스플레이 장치 | |
JPH0460395B2 (ja) | ||
JP2612438B2 (ja) | ビデオ信号処理装置 | |
EP0449501B1 (en) | Time base corrector | |
US4593315A (en) | Progressive scan television receiver for non-standard signals | |
US6724430B2 (en) | Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method | |
JPH10155162A (ja) | サンプリング位相変換装置 | |
JPH10234056A (ja) | サンプリング位相変換装置 | |
JPH10145815A (ja) | サンプリング位相変換装置 | |
JPH10145816A (ja) | サンプリング位相変換装置 | |
JP2002300425A (ja) | デジタル・ビデオ処理回路および方法 | |
JP2632093B2 (ja) | ペデスタルレベル検出回路 | |
JP2507325B2 (ja) | テレビジョン信号処理装置 | |
JP2692128B2 (ja) | 画像処理回路 | |
JP3426090B2 (ja) | 画像情報処理装置 | |
JP3384693B2 (ja) | 画像データ処理装置 | |
JP3382453B2 (ja) | 映像信号処理装置 | |
JPH1070737A (ja) | サンプリング変換装置 | |
JP2770854B2 (ja) | 直流再生回路 | |
JP2737148B2 (ja) | 画像記憶装置 | |
JP2620540B2 (ja) | テレビジョン同期信号分離回路 | |
JPH07288847A (ja) | 映像信号位相補正装置 |