JP2632093B2 - ペデスタルレベル検出回路 - Google Patents
ペデスタルレベル検出回路Info
- Publication number
- JP2632093B2 JP2632093B2 JP3098888A JP9888891A JP2632093B2 JP 2632093 B2 JP2632093 B2 JP 2632093B2 JP 3098888 A JP3098888 A JP 3098888A JP 9888891 A JP9888891 A JP 9888891A JP 2632093 B2 JP2632093 B2 JP 2632093B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- average value
- pedestal
- pedestal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明はペデスタルレベル検出
回路に関し、特にたとえばハイビジョン用モニタにＮＴ
ＳＣ方式のテレビジョン信号で表示するときにペデスタ
ルレベルを決定しかつサイドパネル信号を付加するのに
用いられる、ペデスタルレベル検出回路に関する。
回路に関し、特にたとえばハイビジョン用モニタにＮＴ
ＳＣ方式のテレビジョン信号で表示するときにペデスタ
ルレベルを決定しかつサイドパネル信号を付加するのに
用いられる、ペデスタルレベル検出回路に関する。
【０００２】
【従来の技術】ハイビジョン用モニタに現行ＮＴＳＣ方
式の映像信号を映し出すには、アスペクト比の違いに対
処するために、図５に示すようなＮＴＳＣ−ＨＤコンバ
ータ１が用いられる。このＮＴＳＣ−ＨＤコンバータ１
では、コンポジットビデオ信号をＡ／Ｄ変換器２でディ
ジタルデータに変換し、ＥＤＴＶ信号処理回路３で倍速
処理や３次元Ｙ／Ｃ分離などを含む所定の処理をする。
その後、ＥＤＴＶ信号処理回路３からの映像信号データ
を水平時間軸圧縮回路４によって水平方向にデータ圧縮
して、アスペクト比１６：９のハイビジョン用モニタに
アスペクト比４：３で表示することができる映像信号デ
ータを出力する。このときハイビジョン用モニタの両側
に形成される余白には、焼け残りを防止するために、た
とえば映像信号の平均レベルに設定されたサイドパネル
信号データを挿入する。サイドパネル信号データは、ペ
デスタルレベル検出回路５によって検出されたペデスタ
ルレベルを基準に付加される。
式の映像信号を映し出すには、アスペクト比の違いに対
処するために、図５に示すようなＮＴＳＣ−ＨＤコンバ
ータ１が用いられる。このＮＴＳＣ−ＨＤコンバータ１
では、コンポジットビデオ信号をＡ／Ｄ変換器２でディ
ジタルデータに変換し、ＥＤＴＶ信号処理回路３で倍速
処理や３次元Ｙ／Ｃ分離などを含む所定の処理をする。
その後、ＥＤＴＶ信号処理回路３からの映像信号データ
を水平時間軸圧縮回路４によって水平方向にデータ圧縮
して、アスペクト比１６：９のハイビジョン用モニタに
アスペクト比４：３で表示することができる映像信号デ
ータを出力する。このときハイビジョン用モニタの両側
に形成される余白には、焼け残りを防止するために、た
とえば映像信号の平均レベルに設定されたサイドパネル
信号データを挿入する。サイドパネル信号データは、ペ
デスタルレベル検出回路５によって検出されたペデスタ
ルレベルを基準に付加される。
【０００３】ペデスタルレベル検出回路５では、図６に
示すように、映像信号データたとえばＹ信号データを、
水平同期信号Hsync の後縁でトリガされる単安定マルチ
バイブレータ５ａからのパルスに応答して、データラッ
チ５ｂによってラッチする。すなわち、データラッチ５
ｂによって水平同期信号Hsync に続くペデスタルレベル
をサンプリングする。このペデスタルレベルデータが付
加信号データ発生回路６に含まれる加算器６ａに与えら
れ、この加算器６ａにはさらにサイドパネルデータ発生
回路６ｂからのたとえばＹ信号の平均レベルであるサイ
ドパネルデータが与えられる。したがって、加算器６ａ
からは、ペデスタルレベルに重畳されたサイドパネル信
号データが出力され、それが、データラッチ５ｂからの
ペデスタルレベルデータとともに切換回路６ｃに与えら
れる。切換回路６ｃは、ペデスタル信号データを付加す
べきタイミングでハイレベルとなりかつサイドパネル信
号データを付加すべきタイミングでローレベルとなる信
号Ｐ／Ｓに応じて、２つの入力の何れかを選択的に出力
する。このようにして付加信号データ発生回路６から付
加信号データＹ´が得られる。ただし、他の映像信号Ｒ
−ＹおよびＢ−Ｙについても同様であり、それぞれ付加
信号データＲ−Ｙ´およびＢ−Ｙ´が出力される。
示すように、映像信号データたとえばＹ信号データを、
水平同期信号Hsync の後縁でトリガされる単安定マルチ
バイブレータ５ａからのパルスに応答して、データラッ
チ５ｂによってラッチする。すなわち、データラッチ５
ｂによって水平同期信号Hsync に続くペデスタルレベル
をサンプリングする。このペデスタルレベルデータが付
加信号データ発生回路６に含まれる加算器６ａに与えら
れ、この加算器６ａにはさらにサイドパネルデータ発生
回路６ｂからのたとえばＹ信号の平均レベルであるサイ
ドパネルデータが与えられる。したがって、加算器６ａ
からは、ペデスタルレベルに重畳されたサイドパネル信
号データが出力され、それが、データラッチ５ｂからの
ペデスタルレベルデータとともに切換回路６ｃに与えら
れる。切換回路６ｃは、ペデスタル信号データを付加す
べきタイミングでハイレベルとなりかつサイドパネル信
号データを付加すべきタイミングでローレベルとなる信
号Ｐ／Ｓに応じて、２つの入力の何れかを選択的に出力
する。このようにして付加信号データ発生回路６から付
加信号データＹ´が得られる。ただし、他の映像信号Ｒ
−ＹおよびＢ−Ｙについても同様であり、それぞれ付加
信号データＲ−Ｙ´およびＢ−Ｙ´が出力される。
【０００４】このような付加信号データがデータ付加回
路７に与えられ、データ付加回路７では、水平時間軸圧
縮回路４からのＹ信号データ，Ｒ−Ｙ信号データおよび
Ｂ−Ｙ信号データにそれぞれ付加信号データＹ´，Ｒ−
Ｙ´およびＢ−Ｙ´を付加し、Ｄ／Ａ変換器８に与え
る。Ｄ／Ａ変換器８によって映像信号データがアナログ
映像信号に変換され、それがマトリクス９によってＲＧ
Ｂ信号にデコードされる。
路７に与えられ、データ付加回路７では、水平時間軸圧
縮回路４からのＹ信号データ，Ｒ−Ｙ信号データおよび
Ｂ−Ｙ信号データにそれぞれ付加信号データＹ´，Ｒ−
Ｙ´およびＢ−Ｙ´を付加し、Ｄ／Ａ変換器８に与え
る。Ｄ／Ａ変換器８によって映像信号データがアナログ
映像信号に変換され、それがマトリクス９によってＲＧ
Ｂ信号にデコードされる。
【０００５】
【発明が解決しようとする課題】図６に示す従来のペデ
スタルレベル検出回路５では、１ラインに１回ペデスタ
ルレベルをサンプリングするだけであり、したがって、
ノイズに影響されてペデスタルレベルが不安定になって
しまうという欠点があった。それゆえに、この発明の主
たる目的は、ノイズの影響を少なくしてより安定にペデ
スタルレベルを検出できる、ペデスタルレベル検出回路
を提供することである。
スタルレベル検出回路５では、１ラインに１回ペデスタ
ルレベルをサンプリングするだけであり、したがって、
ノイズに影響されてペデスタルレベルが不安定になって
しまうという欠点があった。それゆえに、この発明の主
たる目的は、ノイズの影響を少なくしてより安定にペデ
スタルレベルを検出できる、ペデスタルレベル検出回路
を提供することである。
【０００６】
【課題を解決するための手段】この発明は、ペデスタル
期間に含まれる第１期間に輝度信号および色信号の一方
をサンプリングして第１サンプリングデータを生成する
第１生成手段、ペデスタル期間に含まれるかつ第１期間
に続く第２期間に輝度信号および色信号の他方をサンプ
リングして第２サンプリングデータを生成する第２生成
手段、および複数の第１サンプリングデータの第１平均
値および複数の第２サンプリングデータの第２平均値を
算出する算出手段を備え、算出手段は、第１平均値を保
持する第１保持手段、第２平均値を保持する第２保持手
段、連続して生成される第１サンプリングデータおよび
第２サンプリングデータのそれぞれを１／ｎ倍する１／
ｎ倍手段、第１保持手段および第２保持手段から連続し
て出力される第１平均値および第２平均値のそれぞれを
（１−１／ｎ）倍する（１−１／ｎ）倍手段、および１
／ｎ倍手段の出力および（１−１／ｎ）倍手段の出力を
加算して新たな第１平均値および新たな第２平均値を生
成する加算手段を含む、ペデスタルレベル検出回路であ
る。
期間に含まれる第１期間に輝度信号および色信号の一方
をサンプリングして第１サンプリングデータを生成する
第１生成手段、ペデスタル期間に含まれるかつ第１期間
に続く第２期間に輝度信号および色信号の他方をサンプ
リングして第２サンプリングデータを生成する第２生成
手段、および複数の第１サンプリングデータの第１平均
値および複数の第２サンプリングデータの第２平均値を
算出する算出手段を備え、算出手段は、第１平均値を保
持する第１保持手段、第２平均値を保持する第２保持手
段、連続して生成される第１サンプリングデータおよび
第２サンプリングデータのそれぞれを１／ｎ倍する１／
ｎ倍手段、第１保持手段および第２保持手段から連続し
て出力される第１平均値および第２平均値のそれぞれを
（１−１／ｎ）倍する（１−１／ｎ）倍手段、および１
／ｎ倍手段の出力および（１−１／ｎ）倍手段の出力を
加算して新たな第１平均値および新たな第２平均値を生
成する加算手段を含む、ペデスタルレベル検出回路であ
る。
【０００７】
【作用】たとえば輝度信号が、ペデスタル期間に含まれ
る第１期間に第１生成手段によってサンプリングされ、
これによって第１サンプリングデータが生成される。ま
た、たとえば色信号が第１期間に続く第２期間に第２生
成手段によってサンプリングされ、これによって第２サ
ンプリングデータが生成される。算出手段としてのたと
えば時分割巡回型フィルタは、複数の第１サンプリング
データの第１平均値と複数の第２サンプリングデータの
第２平均値とを算出する。具体的には、連続して生成さ
れる第１サンプリングデータおよび第２サンプリングデ
ータのそれぞれを１／ｎ倍手段によって１／ｎ倍し、第
１保持手段および第２保持手段から連続して読み出され
る前回算出の第１平均値および第２平均値のそれぞれを
（１−１／ｎ）倍手段によって（１−１／ｎ）倍し、そ
して１／ｎ倍手段の出力と（１−１／ｎ）倍手段の出力
とを加算手段によって加算し、これによって新たな第１
平均値および第２平均値を生成する。
る第１期間に第１生成手段によってサンプリングされ、
これによって第１サンプリングデータが生成される。ま
た、たとえば色信号が第１期間に続く第２期間に第２生
成手段によってサンプリングされ、これによって第２サ
ンプリングデータが生成される。算出手段としてのたと
えば時分割巡回型フィルタは、複数の第１サンプリング
データの第１平均値と複数の第２サンプリングデータの
第２平均値とを算出する。具体的には、連続して生成さ
れる第１サンプリングデータおよび第２サンプリングデ
ータのそれぞれを１／ｎ倍手段によって１／ｎ倍し、第
１保持手段および第２保持手段から連続して読み出され
る前回算出の第１平均値および第２平均値のそれぞれを
（１−１／ｎ）倍手段によって（１−１／ｎ）倍し、そ
して１／ｎ倍手段の出力と（１−１／ｎ）倍手段の出力
とを加算手段によって加算し、これによって新たな第１
平均値および第２平均値を生成する。
【０００８】
【発明の効果】この発明によれば、第１平均値および第
２平均値からペデスタルレベルを決定するので、多少の
ノイズがあっても、ノイズの影響を小さくできる。した
がって、より安定にペデスタルレベルを検出することが
できる。
２平均値からペデスタルレベルを決定するので、多少の
ノイズがあっても、ノイズの影響を小さくできる。した
がって、より安定にペデスタルレベルを検出することが
できる。
【０００９】
【実施例】図１に示す実施例のペデスタルレベル検出回
路５０および付加信号データ発生回路６０は、先の図６
に示したペデスタルレベル検出回路５および付加信号デ
ータ発生回路６に相当する。ペデスタルレベル検出回路
５０は、それぞれの入力端子から入力されるＹ信号デー
タ，Ｒ−Ｙ信号データおよびＢ−Ｙ信号データを後述の
クロック信号ＣＬＫａ，ＣＬＫｂおよびＣＬＫｃに応答
してラッチするデータラッチ５１ａ，５１ｂおよび５１
ｃを含み、データラッチ５１ａ，５１ｂおよび５１ｃの
出力は、乗算器５２に共通的に与えられる。乗算器５２
は入力データを１／ｎするためのものであり、その出力
は加算器５３の一方入力に与えられる。ただし、「ｎ」
は巡回型フィルタで垂直方向にフィルタリングするライ
ン数である。加算器５３の出力は、上述のクロック信号
ＣＬＫａ，ＣＬＫｂおよびＣＬＫｃに応答するデータラ
ッチ５４ａ，５４ｂおよび５４ｃに与えられ、データラ
ッチ５４ａ，５４ｂおよび５４ｃの出力は乗算器５５に
共通的に与えられる。この乗算器５５は（１−１／ｎ）
を乗算するためのものであり、その出力が前述の加算器
５３の他方入力に与えられる。このようにして、データ
ラッチ５１ａ〜５１ｃ，乗算器５２，加算器５３，デー
タラッチ５４ａ〜５４ｃおよび乗算器５５によって時分
割巡回型フィルタが構成される。
路５０および付加信号データ発生回路６０は、先の図６
に示したペデスタルレベル検出回路５および付加信号デ
ータ発生回路６に相当する。ペデスタルレベル検出回路
５０は、それぞれの入力端子から入力されるＹ信号デー
タ，Ｒ−Ｙ信号データおよびＢ−Ｙ信号データを後述の
クロック信号ＣＬＫａ，ＣＬＫｂおよびＣＬＫｃに応答
してラッチするデータラッチ５１ａ，５１ｂおよび５１
ｃを含み、データラッチ５１ａ，５１ｂおよび５１ｃの
出力は、乗算器５２に共通的に与えられる。乗算器５２
は入力データを１／ｎするためのものであり、その出力
は加算器５３の一方入力に与えられる。ただし、「ｎ」
は巡回型フィルタで垂直方向にフィルタリングするライ
ン数である。加算器５３の出力は、上述のクロック信号
ＣＬＫａ，ＣＬＫｂおよびＣＬＫｃに応答するデータラ
ッチ５４ａ，５４ｂおよび５４ｃに与えられ、データラ
ッチ５４ａ，５４ｂおよび５４ｃの出力は乗算器５５に
共通的に与えられる。この乗算器５５は（１−１／ｎ）
を乗算するためのものであり、その出力が前述の加算器
５３の他方入力に与えられる。このようにして、データ
ラッチ５１ａ〜５１ｃ，乗算器５２，加算器５３，デー
タラッチ５４ａ〜５４ｃおよび乗算器５５によって時分
割巡回型フィルタが構成される。
【００１０】そして、図２に示すタイミング信号発生回
路１０が設けられ、このタイミング信号発生回路１０
は、水平同期信号Hsync の立ち上がり（後縁）によって
トリガされる単安定マルチバイブレータ１２を含み、こ
の単安定マルチバイブレータ１２の出力によってカウン
タ１４がリセットされる。カウンタ１４にはクロックが
与えられ、したがって、カウンタ１４はクロックをカウ
ントし、単安定マルチバイブレータ１２の出力毎、すな
わち、各ライン毎にリセットされる。カウンタ１４のカ
ウント値がタイミングデコーダ１６に与えられる。タイ
ミングデコーダ１６はカウンタ１４のカウント値に応じ
て、図３に示すような、クロック信号ＣＬＫａ，ＣＬＫ
ｂおよびＣＬＫｃやタイミング信号ａ，ｂ，ｃ，ｄ，ｅ
およびｆを出力する。クロック信号ＣＬＫａ〜ＣＬＫｃ
は、それぞれ、各ラインの最初のペデスタル期間に出力
され、上述のように、クロックＣＬＫａがデータラッチ
５１ａおよび５４ａにそのラッチ信号として与えられ、
クロックＣＬＫｂがデータラッチ５１ｂおよび５４ｂに
与えられ、クロックＣＬＫｃがデータラッチ５１ｃおよ
び５４ｃに与えられる。タイミング信号ａは巡回型フィ
ルタにおいてＹ信号のペデスタルレベルの平均値を計算
するときにローレベルとなり、タイミング信号ｂは巡回
型フィルタにおいてＲ−Ｙ信号のペデスタルレベルの平
均値を計算するときにローレベルとなり、タイミング信
号ｃは巡回型フィルタにおいてＢ−Ｙ信号のペデスタル
レベルの平均値を計算するときにローレベルとなる。
路１０が設けられ、このタイミング信号発生回路１０
は、水平同期信号Hsync の立ち上がり（後縁）によって
トリガされる単安定マルチバイブレータ１２を含み、こ
の単安定マルチバイブレータ１２の出力によってカウン
タ１４がリセットされる。カウンタ１４にはクロックが
与えられ、したがって、カウンタ１４はクロックをカウ
ントし、単安定マルチバイブレータ１２の出力毎、すな
わち、各ライン毎にリセットされる。カウンタ１４のカ
ウント値がタイミングデコーダ１６に与えられる。タイ
ミングデコーダ１６はカウンタ１４のカウント値に応じ
て、図３に示すような、クロック信号ＣＬＫａ，ＣＬＫ
ｂおよびＣＬＫｃやタイミング信号ａ，ｂ，ｃ，ｄ，ｅ
およびｆを出力する。クロック信号ＣＬＫａ〜ＣＬＫｃ
は、それぞれ、各ラインの最初のペデスタル期間に出力
され、上述のように、クロックＣＬＫａがデータラッチ
５１ａおよび５４ａにそのラッチ信号として与えられ、
クロックＣＬＫｂがデータラッチ５１ｂおよび５４ｂに
与えられ、クロックＣＬＫｃがデータラッチ５１ｃおよ
び５４ｃに与えられる。タイミング信号ａは巡回型フィ
ルタにおいてＹ信号のペデスタルレベルの平均値を計算
するときにローレベルとなり、タイミング信号ｂは巡回
型フィルタにおいてＲ−Ｙ信号のペデスタルレベルの平
均値を計算するときにローレベルとなり、タイミング信
号ｃは巡回型フィルタにおいてＢ−Ｙ信号のペデスタル
レベルの平均値を計算するときにローレベルとなる。
【００１１】そして、付加信号データ発生回路６０に含
まれるサイドパネルデータ発生回路６１ａ，６１ｂおよ
び６１ｃからの各サイドパネルデータが加算器６２の一
方入力に共通的に与えられ、巡回型フィルタの出力すな
わちデータラッチ５４ａ〜５４ｃの出力が加算器６２の
他方入力に共通的に与えられる。加算器６２の出力はデ
ータラッチ６３ａ，６３ｂおよび６３ｃにそれぞれ与え
られ、データラッチ５４ａ，５４ｂおよび５４ｃの出力
がさらにデータラッチ６４ａ，６４ｂおよび６４ｃにそ
れぞれ与えられる。データラッチ６３ａおよび６４ａ，
６３ｂおよび６４ｂならびに６３ｃおよび６４ｃには、
それぞれ、図２のタイミング信号発生回路１０から図３
に示すようなラッチ信号ｄ，ｅならびにｆが与えられ
る。
まれるサイドパネルデータ発生回路６１ａ，６１ｂおよ
び６１ｃからの各サイドパネルデータが加算器６２の一
方入力に共通的に与えられ、巡回型フィルタの出力すな
わちデータラッチ５４ａ〜５４ｃの出力が加算器６２の
他方入力に共通的に与えられる。加算器６２の出力はデ
ータラッチ６３ａ，６３ｂおよび６３ｃにそれぞれ与え
られ、データラッチ５４ａ，５４ｂおよび５４ｃの出力
がさらにデータラッチ６４ａ，６４ｂおよび６４ｃにそ
れぞれ与えられる。データラッチ６３ａおよび６４ａ，
６３ｂおよび６４ｂならびに６３ｃおよび６４ｃには、
それぞれ、図２のタイミング信号発生回路１０から図３
に示すようなラッチ信号ｄ，ｅならびにｆが与えられ
る。
【００１２】データラッチ６３ａおよび６４ａ，６３ｂ
および６４ｂならびに６３ｃおよび６４ｃの出力は、そ
れぞれ、切換回路６５ａ，６５ｂならびに６５ｃに与え
られる。この切換回路６５ａ〜６５ｃは、図６に示す従
来の切換回路６ｃと同様に、ペデスタル信号データを付
加すべきタイミングでハイレベルとなりかつサイドパネ
ル信号データを付加すべきタイミングでローレベルとな
る信号Ｐ／Ｓに応じて２つの入力の何れかを選択的に出
力する。
および６４ｂならびに６３ｃおよび６４ｃの出力は、そ
れぞれ、切換回路６５ａ，６５ｂならびに６５ｃに与え
られる。この切換回路６５ａ〜６５ｃは、図６に示す従
来の切換回路６ｃと同様に、ペデスタル信号データを付
加すべきタイミングでハイレベルとなりかつサイドパネ
ル信号データを付加すべきタイミングでローレベルとな
る信号Ｐ／Ｓに応じて２つの入力の何れかを選択的に出
力する。
【００１３】タイミング信号ａの期間において巡回型フ
ィルタはＹ信号のペデスタルレベルの検出のために動作
する。すなわち、この期間にＹ信号のペデスタルレベル
をサンプリングしたＹ信号のペデスタルデータが最初の
クロックＣＬＫａに応答してデータラッチ５１ａにラッ
チされる。データラッチ５１ａにラッチされたＹ信号の
ペデスタルデータは、乗算器５２によって１／ｎされて
加算器５３に入力される。一方、データラッチ５４ａに
ラッチされている前のラインで求めたＹ信号のペデスタ
ルデータが乗算器５５によって（１−１／ｎ）されて加
算器５３に与えられる。したがって、加算器５３では現
ラインのペデスタルレベルの１／ｎと前ラインのペデス
タルレベルの（１−１／ｎ）とを加算して、平均値デー
タを出力する。２つ目のクロックＣＬＫａに応答して、
データラッチ５１ａに再び現ラインのＹ信号のペデスタ
ルデータがラッチされる。このとき、データラッチ５４
ａには先に上述のようにして加算器５３で求めた平均値
データがラッチされる。したがって、上述の動作が繰り
返され、再びデータラッチ５４ａにＹ信号のペデスタル
レベルの平均値がラッチされる。このようにして、各ラ
イン毎に２回（ｍ回）ペデスタルレベルがサンプリング
され、複数ライン（ｎ）にわたって繰り返される。した
がって、データラッチ５４ａには、水平方向および垂直
方向にフィルタリングされたＹ信号のペデスタルデータ
がラッチされ、このデータがタイミング信号ｄに応答し
てデータラッチ６４ａにラッチされる。
ィルタはＹ信号のペデスタルレベルの検出のために動作
する。すなわち、この期間にＹ信号のペデスタルレベル
をサンプリングしたＹ信号のペデスタルデータが最初の
クロックＣＬＫａに応答してデータラッチ５１ａにラッ
チされる。データラッチ５１ａにラッチされたＹ信号の
ペデスタルデータは、乗算器５２によって１／ｎされて
加算器５３に入力される。一方、データラッチ５４ａに
ラッチされている前のラインで求めたＹ信号のペデスタ
ルデータが乗算器５５によって（１−１／ｎ）されて加
算器５３に与えられる。したがって、加算器５３では現
ラインのペデスタルレベルの１／ｎと前ラインのペデス
タルレベルの（１−１／ｎ）とを加算して、平均値デー
タを出力する。２つ目のクロックＣＬＫａに応答して、
データラッチ５１ａに再び現ラインのＹ信号のペデスタ
ルデータがラッチされる。このとき、データラッチ５４
ａには先に上述のようにして加算器５３で求めた平均値
データがラッチされる。したがって、上述の動作が繰り
返され、再びデータラッチ５４ａにＹ信号のペデスタル
レベルの平均値がラッチされる。このようにして、各ラ
イン毎に２回（ｍ回）ペデスタルレベルがサンプリング
され、複数ライン（ｎ）にわたって繰り返される。した
がって、データラッチ５４ａには、水平方向および垂直
方向にフィルタリングされたＹ信号のペデスタルデータ
がラッチされ、このデータがタイミング信号ｄに応答し
てデータラッチ６４ａにラッチされる。
【００１４】また、データラッチ５４ａにラッチされた
Ｙ信号のペデスタルデータが加算器６２に与えられ、加
算器６２では、サイドパネルデータと平均ペデスタルデ
ータとを加算してサイドパネル信号データを出力する。
サイドパネル信号データはタイミング信号ｄに応答して
データラッチ６３ａにラッチされる。したがって、切換
回路６５ａによって、信号Ｐ／Ｓがハイレベルのときデ
ータラッチ６４ａからＹ信号のペデスタルデータが出力
され、信号Ｐ／Ｓがローレベルのときデータラッチ６３
ａからＹ信号のサイドパネル信号データが出力される。
このようにして、Ｙ信号のペデスタルレベルの平均値デ
ータが、またそれにサイドパネルデータが付加されたサ
イドパネル信号データが付加信号データＹ´として、図
５に示すデータ付加回路７に与えられる。
Ｙ信号のペデスタルデータが加算器６２に与えられ、加
算器６２では、サイドパネルデータと平均ペデスタルデ
ータとを加算してサイドパネル信号データを出力する。
サイドパネル信号データはタイミング信号ｄに応答して
データラッチ６３ａにラッチされる。したがって、切換
回路６５ａによって、信号Ｐ／Ｓがハイレベルのときデ
ータラッチ６４ａからＹ信号のペデスタルデータが出力
され、信号Ｐ／Ｓがローレベルのときデータラッチ６３
ａからＹ信号のサイドパネル信号データが出力される。
このようにして、Ｙ信号のペデスタルレベルの平均値デ
ータが、またそれにサイドパネルデータが付加されたサ
イドパネル信号データが付加信号データＹ´として、図
５に示すデータ付加回路７に与えられる。
【００１５】なお、図１に示す実施例におけるＲ−Ｙ信
号およびＢ−Ｙ信号に関する動作は上述のＹ信号に関す
る動作と同様であるので、ここでは、重複する説明は省
略する。このように、図１に示す実施例では、巡回型フ
ィルタを用いて水平方向のみならず垂直方向にもフィル
タリングしているので、ノイズの影響が抑制でき、各ラ
イン毎のペデスタルレベルが安定するとともに、巡回型
フィルタを各信号について時分割的に共用するようにし
ているので、必要な回路規模を最小にすることができ
る。ただし、１ラインのサンプリング数をｍとした場
合、巡回型フィルタの係数ｎは２ｍより大きくなければ
垂直方向のフィルタリング効果が期待できないので、２
ｍ≦ｎの関係に設定するものとする。
号およびＢ−Ｙ信号に関する動作は上述のＹ信号に関す
る動作と同様であるので、ここでは、重複する説明は省
略する。このように、図１に示す実施例では、巡回型フ
ィルタを用いて水平方向のみならず垂直方向にもフィル
タリングしているので、ノイズの影響が抑制でき、各ラ
イン毎のペデスタルレベルが安定するとともに、巡回型
フィルタを各信号について時分割的に共用するようにし
ているので、必要な回路規模を最小にすることができ
る。ただし、１ラインのサンプリング数をｍとした場
合、巡回型フィルタの係数ｎは２ｍより大きくなければ
垂直方向のフィルタリング効果が期待できないので、２
ｍ≦ｎの関係に設定するものとする。
【００１６】図４にはこの発明の他の実施例が示され
る。図１の実施例では、水平方向にｍ回サンプリングし
かつ垂直方向のｎラインについて平均値を求めるように
した。しかしながら、図４の実施例では、垂直方向のフ
ィルタリングをなくし、水平方向にのみフィルタリング
する。この実施例では、図１に示す実施例に比べて多少
効果が悪くなるものの、図６に示す従来技術に比べると
ノイズの影響を受けにくくなっている。
る。図１の実施例では、水平方向にｍ回サンプリングし
かつ垂直方向のｎラインについて平均値を求めるように
した。しかしながら、図４の実施例では、垂直方向のフ
ィルタリングをなくし、水平方向にのみフィルタリング
する。この実施例では、図１に示す実施例に比べて多少
効果が悪くなるものの、図６に示す従来技術に比べると
ノイズの影響を受けにくくなっている。
【００１７】図４にはＹ信号についてのみ示している
が、他の信号Ｒ−Ｙ信号およびＢ−Ｙ信号についても同
様であることを留意されたい。図４を参照して、この実
施例のペデスタルレベル検出回路５０´では、Ｙ信号の
ペデスタルデータが、図３に示すクロックＣＬＫａに応
答して２つのデータラッチ５６ａおよび５７ａに順次ラ
ッチされる。そしてデータラッチ５６ａおよび５７ａに
ラッチされたペデスタルデータが平均回路５８ａに与え
られる。したがって、平均回路５８ａでは、１ライン中
の異なるペデスタルデータを平均し、平均値データを出
力する。この平均値データが、たとえば図６と同様の加
算器６ａや切換回路６ｃに与えられる。ただし、それ以
後の動作は繰り返しになるので省略する。
が、他の信号Ｒ−Ｙ信号およびＢ−Ｙ信号についても同
様であることを留意されたい。図４を参照して、この実
施例のペデスタルレベル検出回路５０´では、Ｙ信号の
ペデスタルデータが、図３に示すクロックＣＬＫａに応
答して２つのデータラッチ５６ａおよび５７ａに順次ラ
ッチされる。そしてデータラッチ５６ａおよび５７ａに
ラッチされたペデスタルデータが平均回路５８ａに与え
られる。したがって、平均回路５８ａでは、１ライン中
の異なるペデスタルデータを平均し、平均値データを出
力する。この平均値データが、たとえば図６と同様の加
算器６ａや切換回路６ｃに与えられる。ただし、それ以
後の動作は繰り返しになるので省略する。
【００１８】なお、図１の実施例では１ラインにｍ回サ
ンプリングしかつｎラインにわたって平均処理したが、
１ラインに１回だけサンプリングして複数ラインにわた
って平均処理してもよく、図４の実施例において、１ラ
イン中のサンプリング回数を３以上にしてもよいことは
いうまでもない。
ンプリングしかつｎラインにわたって平均処理したが、
１ラインに１回だけサンプリングして複数ラインにわた
って平均処理してもよく、図４の実施例において、１ラ
イン中のサンプリング回数を３以上にしてもよいことは
いうまでもない。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１の実施例のタイミング信号発生回路を示す
ブロック図である。
ブロック図である。
【図３】図２のタイミング信号発生回路から出力される
クロック信号および他のタイミング信号を示すタイミン
グ図である
クロック信号および他のタイミング信号を示すタイミン
グ図である
【図４】この発明の他の実施例を示すブロック図であ
る。
る。
【図５】この発明の背景となるＮＴＳＣ−ＨＤコンバー
タを示すブロック図である。
タを示すブロック図である。
【図６】従来技術を示すブロック図である。
５０，５０´ …ペデスタルレベル検出回路 ６０ …付加信号データ発生回路 ５１ａ〜５１ｃ，５４ａ〜５４ｃ，６３ａ〜６３ｃ，６
４ａ〜６４ｃ，５６ａ，５７ａ …デ
ータラッチ ５２，５５ …乗算器 ６２，６ａ …加算器 ６５ａ〜６５ｃ …切換回路 ５８ａ …平均回路 １０ …タイミング信号発生回路
４ａ〜６４ｃ，５６ａ，５７ａ …デ
ータラッチ ５２，５５ …乗算器 ６２，６ａ …加算器 ６５ａ〜６５ｃ …切換回路 ５８ａ …平均回路 １０ …タイミング信号発生回路
Claims (1)
- 【請求項１】ペデスタル期間に含まれる第１期間に輝度
信号および色信号の一方をサンプリングして第１サンプ
リングデータを生成する第１生成手段、 前記ペデスタル期間に含まれるかつ前記第１期間に続く
第２期間に前記輝度信号および前記色信号の他方をサン
プリングして第２サンプリングデータを生成する第２生
成手段、および 複数の前記第１サンプリングデータの第１平均値および
複数の前記第２サンプリングデータの第２平均値を算出
する算出手段を備え、 前記算出手段は、前記第１平均値を保持する第１保持手
段、前記第２平均値を保持する第２保持手段、連続して
生成される前記第１サンプリングデータおよび前記第２
サンプリングデータのそれぞれを１／ｎ倍する１／ｎ倍
手段、前記第１保持手段および前記第２保持手段から連
続して出力される前記第１平均値および前記第２平均値
のそれぞれを（１−１／ｎ）倍する（１−１／ｎ）倍手
段、および前記１／ｎ倍手段の出力および前記（１−１
／ｎ）倍手段の出力を加算して新たな前記第１平均値お
よび新たな前記第２平均値を生成する加算手段を含む 、
ペデスタルレベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098888A JP2632093B2 (ja) | 1991-04-30 | 1991-04-30 | ペデスタルレベル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098888A JP2632093B2 (ja) | 1991-04-30 | 1991-04-30 | ペデスタルレベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329071A JPH04329071A (ja) | 1992-11-17 |
| JP2632093B2 true JP2632093B2 (ja) | 1997-07-16 |
Family
ID=14231681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3098888A Expired - Fee Related JP2632093B2 (ja) | 1991-04-30 | 1991-04-30 | ペデスタルレベル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632093B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511310B2 (ja) * | 2004-10-25 | 2010-07-28 | 三洋電機株式会社 | 映像信号処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5259516A (en) * | 1975-11-11 | 1977-05-17 | Nippon Hoso Kyokai <Nhk> | Mean value detector circuit |
-
1991
- 1991-04-30 JP JP3098888A patent/JP2632093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329071A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027201A (en) | Motion detection apparatus as for an interlace to non-interlace scan converter | |
| US5159438A (en) | Aspect ratio conversion of television display | |
| JPS62135081A (ja) | 輪郭補正回路 | |
| JPH0654346A (ja) | ビデオメモリ装置 | |
| JPH01295587A (ja) | 映像信号変換装置 | |
| US6674478B2 (en) | Image processing apparatus, method and providing medium | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| JPH02131689A (ja) | フィールド内補間回路 | |
| JP2632093B2 (ja) | ペデスタルレベル検出回路 | |
| EP0502693B1 (en) | Television receiver for EDTV | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JPS6048690A (ja) | 順次走査変換装置 | |
| JP2508435B2 (ja) | 映像信号処理装置 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP2822363B2 (ja) | 垂直伸長装置 | |
| JP2507325B2 (ja) | テレビジョン信号処理装置 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP3297753B2 (ja) | スキャンコンバータ | |
| JP2692128B2 (ja) | 画像処理回路 | |
| KR960015134B1 (ko) | 고화질 티브이의 부화면 영상 처리장치 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JPS6065696A (ja) | 動き検出器 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| KR920008628B1 (ko) | 영상신호의 라인간 보간신호 발생방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |