JPH1198124A - ビット誤り率を測定する回路配置 - Google Patents
ビット誤り率を測定する回路配置Info
- Publication number
- JPH1198124A JPH1198124A JP10210812A JP21081298A JPH1198124A JP H1198124 A JPH1198124 A JP H1198124A JP 10210812 A JP10210812 A JP 10210812A JP 21081298 A JP21081298 A JP 21081298A JP H1198124 A JPH1198124 A JP H1198124A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- stage
- level
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 本発明はビット誤り率の変化を高速に検出、
応答するビット誤り率測定回路配置の提供を目的とす
る。 【解決手段】 本発明の回路配置は、通信装置に測定信
号を印加する測定信号源と、測定信号を、測定信号の印
加に応じて通信装置によって出力された受信信号と比較
し、受信信号の信号値と測定信号の信号値とが一致する
場合に第１の信号レベルをとり、それ以外の場合に第２
の信号レベルをとる誤差信号を出力する比較段と、誤差
信号の選択された信号レベルから別の信号レベルへの推
移の発生に応じて所定の時間的変動を伴うパルス信号を
出力するパルス成形段と、パルス信号を積分する積分段
とが設けられている。
応答するビット誤り率測定回路配置の提供を目的とす
る。 【解決手段】 本発明の回路配置は、通信装置に測定信
号を印加する測定信号源と、測定信号を、測定信号の印
加に応じて通信装置によって出力された受信信号と比較
し、受信信号の信号値と測定信号の信号値とが一致する
場合に第１の信号レベルをとり、それ以外の場合に第２
の信号レベルをとる誤差信号を出力する比較段と、誤差
信号の選択された信号レベルから別の信号レベルへの推
移の発生に応じて所定の時間的変動を伴うパルス信号を
出力するパルス成形段と、パルス信号を積分する積分段
とが設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は通信装置で発生する
ビット誤り率を測定する回路配置に関する。
ビット誤り率を測定する回路配置に関する。
【０００２】
【従来の技術】信号品質を表すため、ディジタル通信装
置及びシステムは、通信装置に与えられたディジタル信
号のビット総数に対し通信装置により誤って再現された
ビットのパーセンテージを示すビット誤り率の形式の測
定変数を利用する。このため、ビット誤り率は通信装置
の信頼性の尺度とされる。
置及びシステムは、通信装置に与えられたディジタル信
号のビット総数に対し通信装置により誤って再現された
ビットのパーセンテージを示すビット誤り率の形式の測
定変数を利用する。このため、ビット誤り率は通信装置
の信頼性の尺度とされる。
【０００３】伝送誤りは、一般的に通信装置において確
率論的、即ち、予測できない時点に発生する。従って、
ビット誤り率の測定の際には、信号中のビット誤りの確
率分布の影響を適切に除去し、信頼できる測定値を得る
ため、十分に長い時間的期間に亘って平均化する必要が
ある。この測定期間は、特に、測定対象の通信装置が一
方で比較的低いデータレートで動作し、他方で比較的低
いビット誤り率で動作する場合に、非常に長くなるよう
に選択されるべきである。例えば、毎秒１２００ビット
のデータレートで動作するページャーのビット誤り率を
判定するため、屡々、そのビット誤り率の測定値を得る
ために数秒の大きさのオーダの測定期間が必要とされ
る。
率論的、即ち、予測できない時点に発生する。従って、
ビット誤り率の測定の際には、信号中のビット誤りの確
率分布の影響を適切に除去し、信頼できる測定値を得る
ため、十分に長い時間的期間に亘って平均化する必要が
ある。この測定期間は、特に、測定対象の通信装置が一
方で比較的低いデータレートで動作し、他方で比較的低
いビット誤り率で動作する場合に、非常に長くなるよう
に選択されるべきである。例えば、毎秒１２００ビット
のデータレートで動作するページャーのビット誤り率を
判定するため、屡々、そのビット誤り率の測定値を得る
ために数秒の大きさのオーダの測定期間が必要とされ
る。
【０００４】従来型のビット誤り率測定装置の場合に、
長い測定期間が要求されるので、測定されるビット誤り
率の変化の高速検出が妨げられる。このため、測定又は
調整対象の通信装置への干渉後に、ビット誤り率の変化
が顕著になるまでに比較的長い時間的間隔が経過するの
で、測定動作及びトリミング動作は特に時間がかかるよ
うになる。このことは、かかる通信装置が特に携帯用に
設計されているとき、通信装置の使用中における伝送条
件の変化についても当てはまる。例えば、移動通信装置
のような装置の動作中にビット誤り率の変化の検出は著
しく遅延され、例えば、伝送条件の低下に対する高速か
つ時宜を得た応答は妨げられる。
長い測定期間が要求されるので、測定されるビット誤り
率の変化の高速検出が妨げられる。このため、測定又は
調整対象の通信装置への干渉後に、ビット誤り率の変化
が顕著になるまでに比較的長い時間的間隔が経過するの
で、測定動作及びトリミング動作は特に時間がかかるよ
うになる。このことは、かかる通信装置が特に携帯用に
設計されているとき、通信装置の使用中における伝送条
件の変化についても当てはまる。例えば、移動通信装置
のような装置の動作中にビット誤り率の変化の検出は著
しく遅延され、例えば、伝送条件の低下に対する高速か
つ時宜を得た応答は妨げられる。
【０００５】
【発明が解決しようとする課題】本発明の目的は上記の
条件であっても、ビット誤り率の変化の高速検出を実現
し、その結果として、ビット誤り率の変化への高速応答
が行える、ビット誤り率を測定する回路配置を提供する
ことである。
条件であっても、ビット誤り率の変化の高速検出を実現
し、その結果として、ビット誤り率の変化への高速応答
が行える、ビット誤り率を測定する回路配置を提供する
ことである。
【０００６】
【課題を解決するための手段】上記の目的を達成すべ
く、本発明による上記の種類の回路配置は、通信装置に
測定信号を印加する測定信号源と、上記測定信号を、上
記測定信号の印加に応じて通信装置によって出力された
受信信号と比較し、上記受信信号の信号値と上記測定信
号の信号値とが一致する場合に第１の信号レベルをと
り、それ以外の場合に第２の信号レベルをとる誤差信号
を出力する比較段と、上記誤差信号の選択された信号レ
ベルから別の信号レベルへの推移の発生に応じて所定の
時間的変動を伴うパルス信号を出力するパルス成形段
と、上記パルス信号を積分する積分段とが設けられてい
る。
く、本発明による上記の種類の回路配置は、通信装置に
測定信号を印加する測定信号源と、上記測定信号を、上
記測定信号の印加に応じて通信装置によって出力された
受信信号と比較し、上記受信信号の信号値と上記測定信
号の信号値とが一致する場合に第１の信号レベルをと
り、それ以外の場合に第２の信号レベルをとる誤差信号
を出力する比較段と、上記誤差信号の選択された信号レ
ベルから別の信号レベルへの推移の発生に応じて所定の
時間的変動を伴うパルス信号を出力するパルス成形段
と、上記パルス信号を積分する積分段とが設けられてい
る。
【０００７】測定期間内に発生するビット誤りを（ディ
ジタル的に）計数することによるビット誤り率の判定、
並びに、測定対象の通信装置のデータレート（ビットレ
ート）に関する比率の定式化に対し、本発明による回路
配置は、各ビット誤りの発しに応じて決められた時間的
変動を有するパルスを発生する。これらのパルスは、簡
単なアナログ積分段で十分に間に合う程度で積分され、
簡単なアナログ信号として評価、表示され得る。このた
め、好ましくは表示装置が設けられる。本発明に従って
回路配置を較正するため、パルス信号の振幅用の調整装
置を積分段に前置させることにより利点が得られる。
ジタル的に）計数することによるビット誤り率の判定、
並びに、測定対象の通信装置のデータレート（ビットレ
ート）に関する比率の定式化に対し、本発明による回路
配置は、各ビット誤りの発しに応じて決められた時間的
変動を有するパルスを発生する。これらのパルスは、簡
単なアナログ積分段で十分に間に合う程度で積分され、
簡単なアナログ信号として評価、表示され得る。このた
め、好ましくは表示装置が設けられる。本発明に従って
回路配置を較正するため、パルス信号の振幅用の調整装
置を積分段に前置させることにより利点が得られる。
【０００８】本発明による回路配置は、積分されたパル
ス信号の時間的変動から、変化に非常に素早く応答する
ビット誤り率の測定変数を得ることが可能である。パル
ス信号のパルス幅、積分段の積分時定数、及び、調整装
置の振幅設定値を特に選択することにより、一方で、積
分されたパルス信号の信号値は、通信装置及び伝送条件
が変化しない場合にビット誤り率の統計的変動による影
響を僅かしか受けず、他方で、通信装置及び伝送条件が
変化する場合、ビット誤り率の本来の変化に対する非常
に素早い応答が得られる。これにより、許容可能な長さ
の時間を消費する調整動作を実行することが可能になる
だけではなく、例えば、制御装置の動作が可能になり、
その結果として、例えば、通信装置の伝送パラメータが
ビット誤り率の低下を緩和するように調整され得る。適
当な較正が調整装置を用いて行われるとき、ビット誤り
率は絶対値として表示してもよい。
ス信号の時間的変動から、変化に非常に素早く応答する
ビット誤り率の測定変数を得ることが可能である。パル
ス信号のパルス幅、積分段の積分時定数、及び、調整装
置の振幅設定値を特に選択することにより、一方で、積
分されたパルス信号の信号値は、通信装置及び伝送条件
が変化しない場合にビット誤り率の統計的変動による影
響を僅かしか受けず、他方で、通信装置及び伝送条件が
変化する場合、ビット誤り率の本来の変化に対する非常
に素早い応答が得られる。これにより、許容可能な長さ
の時間を消費する調整動作を実行することが可能になる
だけではなく、例えば、制御装置の動作が可能になり、
その結果として、例えば、通信装置の伝送パラメータが
ビット誤り率の低下を緩和するように調整され得る。適
当な較正が調整装置を用いて行われるとき、ビット誤り
率は絶対値として表示してもよい。
【０００９】１９７４年発行の“Markush Guidebook of
Electronic Circuits" の６８ページに、車両エンジン
の断続器接点により制御されたモノバイブレータを含む
タコメータ回路が開示されていることに注意する必要が
ある。このタコメータ回路は、妨害パルス及び妨害発振
を除波するため、車両エンジンのイグニッションの断続
器接点から電圧の波形を弁別する入力フィルタを含む。
このフィルタの出力は、一定間隔のパルスを発生させる
モノバイブレータを制御する。モノバイブレータにより
出力された電圧の平均値は、断続器接点からのパルスの
パルス幅による車両エンジンの回転数の関数として変化
する歪みを伴なうことなく、車両エンジンの回転数に比
例する。
Electronic Circuits" の６８ページに、車両エンジン
の断続器接点により制御されたモノバイブレータを含む
タコメータ回路が開示されていることに注意する必要が
ある。このタコメータ回路は、妨害パルス及び妨害発振
を除波するため、車両エンジンのイグニッションの断続
器接点から電圧の波形を弁別する入力フィルタを含む。
このフィルタの出力は、一定間隔のパルスを発生させる
モノバイブレータを制御する。モノバイブレータにより
出力された電圧の平均値は、断続器接点からのパルスの
パルス幅による車両エンジンの回転数の関数として変化
する歪みを伴なうことなく、車両エンジンの回転数に比
例する。
【００１０】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施例を詳細に説明する。図１に示された回路配置
は、例えば、ディジタル（又は２進）測定信号を選択可
能なデータレートで供給する測定送信機である測定信号
源１を含む。測定信号は、測定信号源１の測定信号出力
２を介して出力され、一方で、通信装置３に供給され、
他方で、比較段４の第２の入力６に供給される。通信装
置３への測定信号の印加に応じて、通信装置３は比較段
５の第１の入力５に受信信号を供給する。比較段４は、
その出力７を介して、比較段４の第１の入力５側の受信
信号の信号値と第２の入力６側の測定信号の信号値とが
一致する場合に、好ましくは低レベルの第１の信号レベ
ルを取る誤差信号を出力する。ディジタル（又は２進）
測定信号の場合に、これは比較段４の入力５，６で信号
が常に一致した論理レベルを有することを意味する。通
信装置３に誤差を生じさせる遅延時間の差を回避するた
め、光遅延段８を測定信号出力２と第２の入力６の間に
挿入してもよい。
の一実施例を詳細に説明する。図１に示された回路配置
は、例えば、ディジタル（又は２進）測定信号を選択可
能なデータレートで供給する測定送信機である測定信号
源１を含む。測定信号は、測定信号源１の測定信号出力
２を介して出力され、一方で、通信装置３に供給され、
他方で、比較段４の第２の入力６に供給される。通信装
置３への測定信号の印加に応じて、通信装置３は比較段
５の第１の入力５に受信信号を供給する。比較段４は、
その出力７を介して、比較段４の第１の入力５側の受信
信号の信号値と第２の入力６側の測定信号の信号値とが
一致する場合に、好ましくは低レベルの第１の信号レベ
ルを取る誤差信号を出力する。ディジタル（又は２進）
測定信号の場合に、これは比較段４の入力５，６で信号
が常に一致した論理レベルを有することを意味する。通
信装置３に誤差を生じさせる遅延時間の差を回避するた
め、光遅延段８を測定信号出力２と第２の入力６の間に
挿入してもよい。
【００１１】測定信号の信号値と受信信号の信号値が、
通信装置３の伝送誤りに起因して互いに偏るとき、即
ち、特に異なる論理レベルを有するとき、比較段４の出
力７の誤差信号は、好ましくは高論理レベルに対応する
第２の信号レベルを取る。比較段３の出力７の誤差信号
はパルス成形段９に供給される。パルス成形段９の出力
１０はパルス信号を出力する。このパルス信号は、所定
の時間的変動、特に、所定の間隔を有するパルスを含
み、そのパルスは、誤差信号の第１の信号レベルから第
２の信号レベルへの推移毎に応答して、パルス成形段９
によってトリガされる。調整装置１１を介して、このパ
ルス信号はパルス信号中のパルスを積分する積分段１２
に達する。積分されたパルス信号は、積分されたパルス
信号の信号値を表示する表示装置１３に供給される。こ
の表示装置１３は、好ましくは、アナログ電流計として
構成される。
通信装置３の伝送誤りに起因して互いに偏るとき、即
ち、特に異なる論理レベルを有するとき、比較段４の出
力７の誤差信号は、好ましくは高論理レベルに対応する
第２の信号レベルを取る。比較段３の出力７の誤差信号
はパルス成形段９に供給される。パルス成形段９の出力
１０はパルス信号を出力する。このパルス信号は、所定
の時間的変動、特に、所定の間隔を有するパルスを含
み、そのパルスは、誤差信号の第１の信号レベルから第
２の信号レベルへの推移毎に応答して、パルス成形段９
によってトリガされる。調整装置１１を介して、このパ
ルス信号はパルス信号中のパルスを積分する積分段１２
に達する。積分されたパルス信号は、積分されたパルス
信号の信号値を表示する表示装置１３に供給される。こ
の表示装置１３は、好ましくは、アナログ電流計として
構成される。
【００１２】図２は、パルス成形段９と、調整装置１１
と、積分段１２の一実施例の詳細構成図であり、図１の
参照番号が対応した素子を示すため使用されている。本
実施例のパルス成形段９は、ＨＥＦ ４５２８ＢＰ型の
単安定マルチバイブレータを含み、そのトリガ入力は比
較段４の出力７に接続され、パルス出力は調整装置１１
を介して積分段１２に接続される。パルス成形段９によ
って出力されたパルス信号のパルス間隔は、抵抗１４及
び容量１５により決定される。パルス間隔を決定する素
子１４，１５は、公知の方法で単安定マルチバイブレー
タ ＨＥＦ ４５２８ ＢＰに接続される。図２の積分
段１２は、直列抵抗１６とケース容量１７とによる簡単
なＲＣローパスフィルタによって構成される。素子１
６，１７は、積分段１２の積分時定数を決定する。
と、積分段１２の一実施例の詳細構成図であり、図１の
参照番号が対応した素子を示すため使用されている。本
実施例のパルス成形段９は、ＨＥＦ ４５２８ＢＰ型の
単安定マルチバイブレータを含み、そのトリガ入力は比
較段４の出力７に接続され、パルス出力は調整装置１１
を介して積分段１２に接続される。パルス成形段９によ
って出力されたパルス信号のパルス間隔は、抵抗１４及
び容量１５により決定される。パルス間隔を決定する素
子１４，１５は、公知の方法で単安定マルチバイブレー
タ ＨＥＦ ４５２８ ＢＰに接続される。図２の積分
段１２は、直列抵抗１６とケース容量１７とによる簡単
なＲＣローパスフィルタによって構成される。素子１
６，１７は、積分段１２の積分時定数を決定する。
【００１３】図２に示される如く、パルス成形段９と積
分段１２の間に挿入された調整装置１１は、先行の保護
抵抗１９と直列接続された可変抵抗１８を含む。可変抵
抗１８を用いてパルス信号のパルスの振幅は調整可能で
あるので、最終的に、表示装置１３に供給される積分さ
れたパルス信号、又は、その積分されたパルス信号をを
表す電流は較正可能である。表示装置１３は、測定され
たビット誤り率の絶対表示の役に立つ。
分段１２の間に挿入された調整装置１１は、先行の保護
抵抗１９と直列接続された可変抵抗１８を含む。可変抵
抗１８を用いてパルス信号のパルスの振幅は調整可能で
あるので、最終的に、表示装置１３に供給される積分さ
れたパルス信号、又は、その積分されたパルス信号をを
表す電流は較正可能である。表示装置１３は、測定され
たビット誤り率の絶対表示の役に立つ。
【００１４】パルス間隔がパルス間隔制御素子１４，１
５によって適切に割り当てられ、積分定数が直列抵抗１
６及びケース容量１７の割当てにより適当に選択された
とき、比較的小さい変動だけを受け、ビット誤り率の変
化に素早く応答し、調整動作又は制御処理をより簡単、
経済的、若しくは、より実現し易くさせる表示装置１３
用の表示が得られる。
５によって適切に割り当てられ、積分定数が直列抵抗１
６及びケース容量１７の割当てにより適当に選択された
とき、比較的小さい変動だけを受け、ビット誤り率の変
化に素早く応答し、調整動作又は制御処理をより簡単、
経済的、若しくは、より実現し易くさせる表示装置１３
用の表示が得られる。
【００１５】
【実施例】割当ての一例として以下の値が選択される。 抵抗１４： ２７０ｋΩ 容量１５： ２．２ｎＦ 直列抵抗： ４７ｋΩ ケース容量： ４７μＦ 可変抵抗： ０乃至５０ｋΩ 保護抵抗： １ｋΩ
【図１】本発明による回路配置のブロック図である。
【図２】図１に示された回路配置の部分詳細図である。
１ 測定信号源 ２ 測定信号出力 ３ 通信装置 ４ 比較段 ５ 第１の入力 ６ 第２の入力 ７，１０ 出力 ８ 光遅延段 ９ パルス成形段 １１ 調整装置 １２ 積分段 １３ 表示装置 １４ 抵抗 １５ 容量 １６ 直列抵抗 １７ ケース容量 １８ 可変抵抗 １９ 保護抵抗
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ペーター ヴィーゼ ドイツ連邦共和国，21079 ハンブルク, ブランデスシュトラーセ ３
Claims (3)
- 【請求項１】 通信装置に生じるビット誤り率を測定す
る回路配置において、 上記通信装置に測定信号を印加する測定信号源と、 上記測定信号を、上記測定信号の印加に応じて上記通信
装置によって出力された受信信号と比較し、上記受信信
号の信号値と上記測定信号の信号値とが一致する場合に
第１の信号レベルをとり、それ以外の場合に第２の信号
レベルをとる誤差信号を出力する比較段と、 上記誤差信号の選択された信号レベルから別の信号レベ
ルへの推移の発生に応じて所定の時間的変動を伴うパル
ス信号を出力するパルス成形段と、 上記パルス信号を積分する積分段とが設けられているこ
とを特徴とする回路配置。 - 【請求項２】 上記積分されたパルス信号の信号値を表
示する表示装置を更に有することを特徴とする請求項１
記載の回路配置。 - 【請求項３】 上記積分段よりも前に配置されるように
接続され、上記パルス信号の振幅を調整する装置を更に
有することを特徴とする請求項１記載の回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732739A DE19732739A1 (de) | 1997-07-30 | 1997-07-30 | Schaltungsanordnung zur Messung einer Bitfehlerrate |
| DE19732739:7 | 1997-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1198124A true JPH1198124A (ja) | 1999-04-09 |
Family
ID=7837318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10210812A Pending JPH1198124A (ja) | 1997-07-30 | 1998-07-27 | ビット誤り率を測定する回路配置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0895372A3 (ja) |
| JP (1) | JPH1198124A (ja) |
| KR (1) | KR19990014237A (ja) |
| CN (1) | CN1211862A (ja) |
| DE (1) | DE19732739A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065937A1 (de) * | 2000-11-17 | 2002-05-23 | Rohde & Schwarz | Verfahren und Anordnung zum Messen der Bitfehlerrate und/oder Blockfehlerrate eines Mobiltelefons |
| CN100397810C (zh) * | 2002-09-30 | 2008-06-25 | 勒克罗伊公司 | 用于比特误差率分析的方法和装置 |
| US9150966B2 (en) | 2008-11-14 | 2015-10-06 | Palo Alto Research Center Incorporated | Solar cell metallization using inline electroless plating |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0236969A3 (de) * | 1986-03-11 | 1989-08-23 | Siemens Aktiengesellschaft | Synchronisation von PN-Generatoren hoher Taktfrequenz |
| US5426646A (en) * | 1992-06-25 | 1995-06-20 | The United States Of America As Represented By The Secretary Of The Navy | Instantaneous bit-error-rate meter |
-
1997
- 1997-07-30 DE DE19732739A patent/DE19732739A1/de not_active Withdrawn
-
1998
- 1998-07-22 EP EP98202458A patent/EP0895372A3/de not_active Withdrawn
- 1998-07-27 JP JP10210812A patent/JPH1198124A/ja active Pending
- 1998-07-28 KR KR1019980030347A patent/KR19990014237A/ko not_active Application Discontinuation
- 1998-07-29 CN CN98116832A patent/CN1211862A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1211862A (zh) | 1999-03-24 |
| DE19732739A1 (de) | 1999-02-04 |
| EP0895372A2 (de) | 1999-02-03 |
| KR19990014237A (ko) | 1999-02-25 |
| EP0895372A3 (de) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0647017B1 (en) | Synchronization circuit using a high speed digital slip counter | |
| US7667554B2 (en) | Pre-emphasis adjustment method | |
| JPH07154378A (ja) | 光伝送特性測定装置 | |
| JPH0758565A (ja) | 自動音量制御装置 | |
| EP0667533A2 (en) | Loss-of-signal detector | |
| US6144265A (en) | Calibrated high power radio frequency step attenuator | |
| JP3502423B2 (ja) | 信号処理回路補正装置 | |
| JPH1198124A (ja) | ビット誤り率を測定する回路配置 | |
| JP4395102B2 (ja) | パルス測定装置及びその方法 | |
| JP2001144819A (ja) | ディジタル信号の品質評価装置 | |
| JP2006180443A (ja) | 遠隔ユニット、遠隔システム、中継器及び自動調整方法 | |
| US5915108A (en) | Method of measurement and compensation of an inaccurate clock signal | |
| JPH0666665B2 (ja) | 傾斜信号校正方法及びデジタル・タイム・ベース回路 | |
| JP2011061822A (ja) | 回路公差を調節するための回路と方法 | |
| US6756699B2 (en) | Device and method for calibrating the pulse duration of a signal source | |
| JPH08220163A (ja) | ジッタ伝達特性測定装置 | |
| JP2002261632A (ja) | 送信装置 | |
| EP0959630B1 (fr) | Dispositif de régulation de l'amplitude du signal chrominance | |
| JP2003008421A (ja) | インピーダンス整合回路 | |
| US7868713B2 (en) | Impedance matching circuit and impedance matching system employing the impedance matching circuit | |
| US7146518B2 (en) | Filter circuit with automatic adjustment of cutoff frequency via average signal values | |
| JP3112942B2 (ja) | 誤差信号の補償方法及び回路 | |
| FR2591368A1 (fr) | Dispositif de correction de la dynamique de sortie d'un processeur graphique pour l'etude du contraste de luminance. | |
| US4394743A (en) | Tone generation method and apparatus using stored reference calibration coefficients | |
| JP2849787B2 (ja) | 受信装置及びその自動校正方法。 |