JP5154585B2 - 誤り率測定装置及び方法 - Google Patents

Description

本発明は、例えば光電変換部品等の被試験デバイスへのテスト信号の入力に伴う被試験デバイスからの被測定信号のビット誤り率測定と波形測定・表示を行う誤り率測定装置及び方法に関する。

近年、各種のディジタル有線通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められている。そして、これらのディジタル有線通信装置におけるディジタル信号の品質評価の指標の一つとして、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate）が知られている。

また、試験対象となる光電変換部品等の被試験デバイス（Device Under Test ）に対して固定データを含むテスト信号を送信し、被試験デバイスを介して入力される被測定信号と基準となる参照信号とをビット単位で比較して、被測定信号の誤り率を検出する装置として、例えば下記特許文献１に開示されるような誤り率測定装置が公知である。

図４は、下記特許文献１に開示される誤り率測定装置の概略構成図である。図示のように、ビット誤り測定装置１００は、ＲＡＭ等のメモリによって構成されるデータ記憶部１０１、比較データ記憶部１０２、及び位置情報記憶部１０３と、集積回路等によって構成される信号送信部１０４、信号受信部１０５、同期検出部１０６、比較部１０７、表示制御部１０８と、ＣＲＴや液晶ディスプレイ等の表示機器１０９、及びキーボード等の操作部１１０とによって構成され、測定対象２００から受信した入力データと測定対象２００から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置１００において、複数のブロックを有する比較データ記憶部１０１と、受信した入力データと既知のデータとを比較し、所定の検出条件で検出される１または複数の検出ビットを含むビット列の比較データを、検出されることに応じて複数のブロックへ順次格納する比較部１０２と、複数のブロックそれぞれに格納された比較データから得られるそれぞれのビット列を、所定の配置条件に従った位置を基準にして並べて表示機器１０３に表示する表示制御部１０４とを備えて構成している。

特開２００７−２７４４７４号公報

ところで、上述した特許文献１の誤り率測定装置を含む従来の誤り率測定装置を用いて被試験デバイスの誤り率を測定した際、測定結果に異常が発見されると、オシロスコープ等の信号波形を測定・表示する波形観測器を用いて被試験デバイスから入力した被測定信号の波形測定及び表示して原因の究明を行っている。

しかしながら、上述した特許文献１を含む従来の誤り率測定装置では、入力されたデータ信号全体の誤り率（エラーレート）や、誤り箇所を認識することは可能であったが、どのように誤りを起こしているのか（例えば、信号の位相がズレているのか、振幅が不足しているのか等）を観測することが出来なかった。

また、オシロスコープ等の信号波形を測定・表示する波形観測器では、信号波形の位相や振幅、歪み等を観測することは出来たが、これら観測した信号波形の位相や振幅、歪み等が誤り率に対して直接どのように影響しているかどうかを判断することが出来なかった。

そこで、本発明は上記問題点に鑑みてなされたものであって、被測定信号のエラー発生箇所をビット系列波形表示することができる誤り率測定装置及び方法を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、既知のパルスパターンによるテスト信号の入力に伴う被試験デバイスＷからの被測定信号の誤り率を測定する誤り率測定装置１において、
前記被測定信号から再生クロックを生成し、前記被測定信号のデータ長の周期の整数倍となる分周比に設定して前記再生クロックを分周するクロック制御部４と、
前記分周比で分周された再生クロックを用いて前記被測定信号をビット列波形として表示する波形観測部５と、
前記被測定信号のパターンを識別し、この識別された識別パターンデータに関して、先頭と決めた位置から一部又は全部のデータを先頭パターンとして保持し、前記被測定信号が１周回して前記先頭パターンと一致したときに、前記識別パターンデータと前記既知のパルスパターンとの比較によって前記識別パターンデータのエラービットを検出し、この検出したエラービットを含む前後のビット列を保持する誤り率検出部３と、
前記ビット列波形からビット列を読み取り、前記保持されたエラービットと一致するまで前記ビット列波形を時間軸方向に遅延させる制御部６とを備えたことを特徴とする。

請求項２に記載された誤り率測定装置は、請求項１の誤り率測定装置において、
前記制御部６は、前記被試験デバイスＷから前記被測定信号が１周回して前記先頭パターンと一致するまでの遅延時間と、前記被試験デバイスから前記被測定信号がサンプリングされるまでの遅延時間との絶対遅延差を予め記憶された補正値に基づいて補正することを特徴とする。

請求項３に記載された誤り率測定方法は、既知のパルスパターンによるテスト信号の入力に伴う被試験デバイスＷからの被測定信号の誤り率を測定する誤り率測定方法において、
前記被測定信号から再生クロックを生成し、前記被測定信号のデータ長の周期の整数倍となる分周比に設定して前記再生クロックを分周するステップと、
前記分周比で分周された再生クロックを用いて前記被測定信号をビット列波形として表示するステップと、
前記被測定信号のパターンを識別するステップと、
この識別された識別パターンデータに関して、先頭と決めた位置から一部又は全部のデータを先頭パターンとして保持するステップと、
前記被測定信号が１周回して前記先頭パターンと一致したときに、前記識別パターンデータと前記既知のパルスパターンとの比較によって前記識別パターンデータのエラービットを検出するステップと、
この検出したエラービットを含む前後のビット列を保持するステップと、
前記ビット列波形からビット列を読み取り、前記保持されたエラービットと一致するまで前記ビット列波形を時間軸方向に遅延させるステップとを含むことを特徴とする。

請求項４に記載された誤り率測定方法は、請求項３の誤り率測定方法において、
前記被試験デバイスＷから前記被測定信号が１周回して前記先頭パターンと一致するまでの遅延時間と、前記被試験デバイスから前記被測定信号がサンプリングされるまでの遅延時間との絶対遅延差を予め記憶された補正値に基づいて補正するステップを更に含むことを特徴とする。

本発明によれば、被測定信号から検出したエラー発生箇所を自動的にビット系列波形として表示することができ、エラーの発生と波形の乱れとの相関を容易に知ることができる。

また、遅延差補正値によってビット列波形を時間軸方向に遅延させる粗い補正を行った後、エラービットと一致するまでビット列波形を時間軸方向に遅延すれば、高速・高精度に誤り箇所を波形表示させることができる。

本発明に係る誤り率測定装置及び方法を説明するための概略構成を示すブロック図である。 図１における誤り率検出部を中心とする具体的な内部構成を示すブロック図である。 誤り検出部の他の構成例を示すブロック図である。 従来の誤り率測定装置の一例を示す概略構成図である。

以下、本発明を実施するための形態について図面を参照しながら具体的に説明する。図１は本発明に係る誤り率測定装置及び方法を説明するための概略構成を示すブロック図、図２は図１における誤り率検出部を中心とする具体的な内部構成を示すブロック図、図３は誤り検出部の他の構成例を示すブロック図である。

本発明に係る誤り率測定装置１は、例えば光電変換部品等の被試験デバイスへのテスト信号の入力に伴う被試験デバイスからの被測定信号のビット誤り率測定と波形測定・表示を行うものであり、図１に示すように、基準パターン発生部２、誤り率検出部３、クロック制御部４、波形観測部５、制御部６を備えて概略構成される。

誤り率測定装置１は、制御部６の制御により、基準パターン発生部２が発生する予め決められたパルスパターン（基準パターン）によるテスト信号と被試験デバイスＷが出力する信号とを比較し、誤り率を測定している。このとき、クロック制御部４の再生クロックのクロックタイミングにより、テスト信号の入力に伴う被試験デバイスＷからの被測定信号（ＮＲＺ信号）の誤り率を誤り率検出部３で測定しつつ入力信号の波形を波形観測部５で表示させ、被試験デバイスＷの性能評価を行っている。

さらに、この誤り率測定装置１では、入力された被測定信号のビット列のデータ長を自動認識し、その周期の整数倍となる分周比を設定し、この分周比が設定された状態で誤り率検出部３が検出したビット誤り箇所を波形観測部５に通知し、自動的に誤り箇所のビット列波形を表示可能としている。以下、各構成要素について具体的に説明する。

パルスパターン発生器（Pulse Pattern Generator ：ＰＰＧ）６０は、制御部６の制御により、予め決められたパルスパターン（基準パターン）のテスト信号を発生し、この発生したパルスパターンのテスト信号を被試験デバイスＷに出力している。

尚、上記基準パターンは、後述するデータ識別部１１が識別した識別パターンデータと比較して被測定信号の誤り率（エラーレート）を算出するために用いられ、例えば予め設定された複数のＰＲＢＳパターン（Pseudorandom Binary(Bit) Sequence パターン）と、ユーザによってパターン周期が任意に設定された複数の任意パターンからなる基準パターン群で構成される。そして、基準パターン発生部２は、制御部６の制御により、上記基準パターン群の中から１つのパルスパターンを選択して発生出力している。

誤り率検出部３は、基準パターン発生部２からのテスト信号に伴う被試験デバイスＷからの被測定信号が入力されると、この被測定信号の誤り率を検出する誤り率検出器（Error Detector：ＥＤ）の機能を有するもので、データ識別部１１とデータ解析部１２を備えている。

データ識別部１１は、クロック制御部４からの再生クロックのクロックタイミングにより、被測定信号の信号レベル（Ｈｉｇｈ／Ｌｏｗ）のパターンを識別し、この識別したパターンを識別パターンデータとしてデータ解析部１２に出力している。

データ解析部１２は、データ識別部１１から入力される識別パターンデータを解析し、被測定信号を分周する際に用いる分周比Ｍ（Ｍは自然数）を示すＭ分周設定情報を解析結果から取得するもので、詳しくは図２に示すように、先頭パターン保持手段１２ａ、一致判定手段１２ｂ、エラー検出手段１２ｃ、エラービット列保持手段１２ｄ、ビット数計数手段１２ｅ、データ長検出手段１２ｆ、エラー位置計数値保持手段１２ｇ、遅延差補正値記憶手段１２ｈを備えている。

先頭パターン保持手段１２ａは、データ識別部１１が識別した識別パターンデータに関して、先頭と決めた位置からの一部のデータ又は全部のデータを一時的に保持している。

一致判定手段１２ｂは、先頭パターン保持手段１２ａが識別パターンデータの先頭パターンを保持すると、データ識別部１１からの識別パターンデータと先頭パターンとの比較を開始し、エラー検出の開始を指示するエラー検出開始信号をエラー検出手段１２ｃに出力するとともに、ビット数計数の開始を指示するビット数計数開始信号をビット数計数手段１２ｅに出力している。また、一致判定手段１２ｂは、識別パターンデータが１周回して識別パターンデータが先頭パターンと一致すると、ビット数計数の停止を指示するビット数計数停止信号をビット数計数手段１２ｅに出力するとともに、Ｍ分周手段１４にリセット信号を出力している。

エラー検出手段１２ｃは、一致判定手段１２ｂからエラー検出開始信号が入力されると、基準パターン発生部２が発生している基準パターンに基づいてデータ識別部１１からの識別パターンデータのビット誤りを検出している。また、エラー検出手段１２ｃは、識別パターンデータからビット誤りを検出したときにエラー検出通知を発行し、発行したエラー検出通知をエラービット列保持手段１２ｄ及びエラー位置計数値保持手段１２ｇに出力している。

エラービット列保持手段１２ｄは、エラー検出手段１２ｃからエラー検出通知が入力されると、エラー検出手段１２ｃが検出したビット誤りを含む前後のビット列（例えば１６ビット程度）を保持し、ビット列を保持した旨のビット列保持通知を制御部６に出力している。

ビット数計数手段１２ｅは、カウンタで構成され、クロック再生手段１３からの再生クロックのクロックタイミングでデータ識別部１１からの識別パターンのビット数を計数するもので、一致判定手段１２ｂからの計数開始信号によって識別パターンデータのビット計数を開始し、一致判定手段１２ｂからの計数停止信号によって識別パターンデータのビット計数を停止している。そして、このビット計数によるビット計数値Ｎ（Ｎは自然数）をデータ長検出手段１２ｆ及びエラー位置計数値保持手段１２ｇに出力している。

データ長検出手段１２ｆは、被測定信号とパターン同期したパルスパターン（基準パターン）のビット数として、ビット数計数手段１２ｅからのビット計数値Ｎを整数倍した分周比Ｍの情報をＭ分周情報としてクロック制御部４のＭ分周手段１４に出力している。

エラー位置計数値保持手段１２ｇは、エラー検出手段１２ｃからエラー検出通知が入力されると、ビット数計数手段１２ｅが計数した誤りビットの先頭からの位置に相当するビット計数値を保持し、この保持したビット計数値を誤りビット位置情報として制御部６に出力している。

遅延差補正値記憶手段１２ｈは、被測定デバイスＷから一致判定手段１２ｂまでの遅延時間と、被測定デバイスＷからサンプリング手段１６までの遅延時間とが異なるため、その絶対遅延差を補うための補正値を予め記憶している。この補正値は、予め実験等により求められる。

クロック制御部４は、テスト信号の入力に伴う被試験デバイスＷからの被測定信号に基づいて再生クロックを生成し、この再生クロックをＭ分周したクロックを波形観測部５に出力するもので、クロック再生手段１３、Ｍ分周器手段１４を備えている。

クロック再生手段１３は、被試験デバイスＷからの被測定信号のビットレートに同期したクロックを抽出し、この抽出したクロックを再生クロックとして誤り率検出部３（データ識別部１１、ビット数計数手段１２ｅ）とＭ分周手段１４に生成出力している。

Ｍ分周手段１４は、クロック再生手段１３から入力される再生クロックの周波数をデータ解析部１２のデータ長検出手段１２ｆからのＭ分周情報に基づいて分周比Ｍに設定し、Ｍ分周したクロックを波形観測部５に出力している。

波形観測部５は、例えばサンプリングオシロスコープ等のアナログ測定波形をデジタル信号に変換し、この変換されたデジタル信号を波形データとして内部メモリに取り込むとともに、電圧や電流の値が時間的に変化する事象を離散的にサンプリングして得た波形データに基づいて表示画面上に波形画像を再生表示する波形観測器の機能を有しており、遅延制御手段１５、サンプリング手段１６、Ａ／Ｄ変換手段１７、波形表示手段１８を備えている。

遅延制御手段１５は、Ｍ分周手段１４からのＭ分周されたクロックを、入力するデータ量や測定したいデータ帯域に基づいてユーザが任意に設定した遅延時間（例えば数フェムト秒）だけ遅延させたクロックをサンプリングクロックとしてサンプリング手段１６とＡ／Ｄ変換手段１７に出力している。

サンプリング手段１６は、遅延制御手段１５からのサンプリングクロックのクロックタイミングにより、被測定デバイスＷからの被測定信号をサンプリングし、このサンプリングしたサンプリング信号をＡ／Ｄ変換手段１７に出力している。

Ａ／Ｄ変換手段１７は、遅制制御手段１５からのサンプリングクロックのクロックタイミングにより、サンプリング手段１６からのサンプリング信号（アナログ信号）をディジタル信号に変換して波形表示手段１８に出力している。

波形表示手段１８は、制御部６の制御により、Ａ／Ｄ変換手段１７でディジタル変換されたサンプリング信号の信号波形をユーザが所望する表示形態で表示器（不図示）に表示制御している。

制御部６は、被試験デバイスＷへのテスト信号の入力、この被試験デバイスＷへのテスト信号の入力に伴う被試験デバイスＷからの被測定信号の誤り率を測定しつつ入力信号の波形を表示させるべく、基準パターン発生部２、誤り率検出部３、クロック制御部４、波形観測部５を統括制御している。

また、制御部６は、遅延差補正値記憶手段１２ｈに記憶された補正値とエラー位置計数値保持手段１２ｇに保持されたビット計数値による誤りビット位置情報とに基づいて表示器（不図示）上の波形のビット遅延制御を行うべく波形表示手段１８を制御している。具体的には、表示器（不図示）に表示される表示波形（例えば１６ビット分の波形）からビット列を読み取り、エラービット列保持手段１２ｄに保持されているエラービットと一致するように、誤りビット位置情報と遅延差補正値の分だけ時間軸方向に表示波形が時間軸方向に遅延するべく波形表示手段１８を制御している。

次に、上記のように構成される誤り率測定装置１の一連の動作について説明する。
まず、パルスパターン発生器６０は、制御部６の制御により、パルスパターン（基準パターン）のテスト信号を被試験デバイスＷに出力する。被測定デバイスＷからは、テスト信号の入力に伴う被測定信号がデータ識別部１１に入力される。データ識別部１１は、被測定デバイスＷから被測定信号が入力されると、クロック制御部４からの再生クロックのクロックタイミングにより、被測定信号の信号レベル（Ｈｉｇｈ／Ｌｏｗ）のパターンを識別し、この識別したパターンを識別パターンデータとしてデータ解析部１２に出力する。

データ解析部１２の先頭パターン保持手段１２ａは、データ識別部１１で識別された識別パターンデータに関して、先頭と決めた位置からの一部のデータ又は全部のデータを先頭パターンとして一時的に保持する。その後、一致判定手段１２ｂは、先頭パターン保持手段１２ａによる先頭パターンの保持が完了すると、識別パターンデータと先頭パターンとの比較を開始すると同時に、ビット数計数手段１２ｅの計数を開始する。そして、識別パターンデータが１周回し、先頭パターンと識別パターンデータが一致すると、ビット数計数手段１２ｅの計数が停止する。このビット数計数手段１２ｅのビット計数値が被測定信号のデータ長Ｎとなる。

次に、データ長検出手段１２ｆは、ビット数計数手段１２ｅからのビット計数値Ｎを整数倍した分周比Ｍの情報をＭ分周情報としてＭ分周手段１４に出力する。これにより、Ｍ分周手段１４は、クロック再生手段１３から入力される再生クロックの周波数をデータ長検出手段１２ｆからのＭ分周情報に基づいて分周比Ｍを設定し、Ｍ分周したクロックを波形観測部５に出力する。

次に、Ｍ分周手段１４の分周比Ｍの設定が完了すると、波形観測部５によるビット列波形の表示が可能となる。しかし、このままでは誤り率検出部３が保持している先頭パターンが不明であるため、波形観測部５が任意のビット位置を波形表示してしまう。

そこで、本例では、先頭パターン保持手段１２ａによる先頭パターンの保持が完了すると、エラー検出手段１２ｃがエラーを検出し、エラービット列保持手段１２ｄがそのエラー前後のビット列を保持し、その旨のビット列保持通知を制御部６に出力する。そして、制御部６は、エラービット列保持手段１２ｄからのビット列保持通知により、エラービットを表示するべく波形表示手段１８を制御する。

これにより、エラービットの表示が可能となるが、この方法では所望のビット位置に到達するまでに時間を要する場合がある。

そこで、所望のビット位置に到達するまでの時間を短縮するため、エラーが発生すると、エラー検出手段１２ｃからエラー検出通知を発行し、このエラー検出通知によりビット数計数手段１２ｅの出力を保持し、先頭ビットから何ビット目においてエラーが発生したかを検出する。そして、この検出に基づく誤りビット位置情報を制御部６に通知する。

また、誤り率検出部３が保持している先頭パターンと、波形観測部５が表示する波形のビット位置を一致させるため、一致判定手段１２ｂが出力するリセット信号でＭ分周手段１４をリセットする。このとき、被測定デバイスＷから一致判定手段１２ｂまで（被測定信号が１周回して先頭パターンと一致すると判定されるまで）の遅延時間と、被試験デバイスＷからサンプリング手段１６まで（被測定信号がサンプリングされるまで）の遅延時間とが異なるため、絶対遅延差を補う補正値が必要となる。

そこで、制御部６は、表示ビット列波形を誤りビット位置情報と遅延差補正値の分だけ時間軸方向に遅延させるべく波形表示手段１８を制御する。これにより、被測定信号のエラー発生ビット列を表示することができる。

尚、一般的に、誤り率検出部３内のエラー検出手段１２ｃは、入力データの１／１６程度の速度で処理している。このため、一致判定手段１２ｂのリセット信号は１６ビットの誤差を有する。従って、高速・高精度に誤り箇所を波形表示するためには、遅延差補正値による時間軸方向への表示ビット列波形の粗い遅延処理を行った後、誤りビット列情報と表示波形が一致するまで時間軸方向への表示ビット列波形の遅延処理を行うべく波形表示手段１８を制御するのが好ましい。

このように、本例の誤り率測定装置１によれば、既知のパルスパターンによるテスト信号の入力に伴う被試験デバイスＷの被検出信号から検出したエラー発生箇所を自動的にビット列波形として表示することができ、エラーの発生と波形の乱れとの相関を容易に知ることができる。

また、遅延差補正値によってビット列波形を時間軸方向に遅延させる粗い時間軸遅延による補正を行った後、誤りビット列情報と表示波形が一致するまで時間遅延量を制御し、エラービットと一致するまでビット列波形を時間軸方向に遅延すれば、高速・高精度に誤り箇所を波形表示させることができる。

ところで、本発明に係る誤り率測定装置１は、被試験デバイスＷに既知のパルスパターンを入力し、この既知のパルスパターンの入力に伴う被試験デバイスＷからのパルスパターンのビット列のデータ長の周期の整数倍となる分周比をＭ分周手段１４に設定しているが、この分周比の設定は図２の構成に限定されるものではない。

例えば被試験デバイスＷに入力するパルスパターンに応じて適切な分周比を手動設定する他、誤り率検出部３のデータ解析部１２として図３に示す構成を採用することもできる。以下にその構成について説明する。

図３に示すデータ解析部１２は、誤り率算出手段１２ｉ、同期判定手段１２ｊ、データ長検出手段１２ｋを備えて構成される。

誤り率算出手段１２ｉは、データ識別部１１からの識別パターンデータと基準パタンー群から選択された一つの基準パターンとを比較して誤り率（エラーレート）を算出し、この算出した誤り率を同期判定手段１２ｊに出力している。また、誤り率算出手段１２ｉは、同期判定手段１２ｊから基準パターン発生部２に基準パターン切替信号が入力して基準パターン群から別の基準パターンが選択されると、この選択された基準パターンと識別パターンデータと比較して誤り率を算出している。さらに、誤り率算出手段１２ｉは、同期判定手段１２ｊから誤り率再算出信号が入力すると、識別パターンデータと該当する基準パターンとを再度比較して誤り率を算出する。

同期判定手段１２ｊは、誤り率算出手段１２ｉで算出した誤り率と、パターン同期の程度を判別するべく予め設定された基準誤り率閾値とを比較し、算出した誤り率が基準誤り率閾値を下回った場合に、比較した基準パターンと被測定信号とがパターン同期したと判別し、この判別結果をデータ長検出手段１２ｋに通知している。また、同期判定手段１２ｊは、算出した誤り率が基準誤り率閾値を上回った場合に、比較した基準パターンと被測定信号とがパターン同期していないと判別し、他の基準パターンと比較して再度誤り率を算出するための基準パターン切替信号を基準パターン発生部２に出力している。

すなわち、同期判定手段１２ｊにおける比較判別では、算出した誤り率が基準誤り率閾値を上回った場合に、算出した誤り率が基準誤り率閾値を下回るまで基準パターン群から基準パターンを順次切り替えて選択し、選択された基準パターンと識別パターンデータとの比較判別を行っている。

なお、同期判定手段１２ｊは、基準パターン群における全ての基準パターンの誤り率が基準誤り率閾値を上回った場合、最も誤り率の誤差が低くなる基準パターンを用いて再度誤り率を算出するための誤り率再算出信号を誤り率算出手段１２ｉに出力している。

データ長検出手段１２ｋは、同期判定手段１２ｊから入力した判別結果通知に基づき被測定信号とパターン同期した基準パターンのビット数Ｎ（Ｎは自然数）を整数倍した分周比Ｍの情報をＭ分周情報としてクロック制御部４に出力している。

クロック制御部４は、被試験デバイスＷを介して入力した被測定信号からクロック再生を行うとともに、波形観測部５に対しＭ分周したクロックを出力している。

上述した図３の構成では、基準パターン群から選択された一つのパルスパターンのテスト信号を基準パターン発生部２から被試験デバイスＷに出力する。誤り率検出部３のデータ識別部１１は、テスト信号に伴う被試験デバイスＷからの被測定信号が入力されると、クロック制御部４からの再生クロックのクロックタイミングで被測定信号の信号レベルを識別する。続いて、誤り率検出部３のデータ解析部１２は、データ識別部１１が識別した識別パターンデータと既知のパルスパターン（基準パターン）とを比較して誤り率を算出する。

次に、データ解析部１２は、算出した誤り率と基準誤り率閾値とを比較し、誤り率が基準誤り率閾値を下回っていれば、被測定信号が基準パターンとパターン同期したと判別し、被測定信号とパターン同期した基準パターンのビット数Ｎ（Ｎは自然数）を整数倍した値を分周比Ｍとして取得する。

これに対し、算出した誤り率が基準誤り率閾値を上回っていれば、被測定信号が基準パターンとパターン同期していないと判別し、他の基準パターンに切り替えて再度誤り率を算出する。

そして、クロック制御部４のＭ分周手段１４は、データ解析部１２が取得した分周比ＭによるＭ分周情報に基づいて被測定信号の再生クロックをＭ分周して波形観測部５に出力する。波形観測部５では、Ｍ分周されたクロックを遅延制御手段１５によって任意に設定した遅延時間ずつずらして一周期分のクロックをサンプリングする。そして、サンプリング手段１６は、サンプリングしたサンプリングクロックのクロックタイミングで被測定信号をサンプリングする。続いて、Ａ／Ｄ変換手段１７は、サンプリング手段１６からのサンプリング信号をサンプリングクロックのクロックタイミングでディジタル信号に変換する。そして、波形表示手段１８は、Ａ／Ｄ変換手段１７で変換されたディジタル信号によるサンプリング信号の信号波形を表示器（不図示）に表示する。

１ 誤り率測定装置
２ 基準パターン発生部
３ 誤り率検出部
４ クロック制御部
５ 波形観測部
６ 制御部
１１ データ識別部
１２ データ解析部
１３ クロック再生手段
１４ Ｍ分周手段
１５ 遅延制御手段
１６ サンプリング手段
１７ Ａ／Ｄ変換手段
１８ 波形表示手段
６０ パルスパターン発生器
Ｗ 被試験デバイス

Claims (4)

1. 既知のパルスパターンによるテスト信号の入力に伴う被試験デバイス（Ｗ）からの被測定信号の誤り率を測定する誤り率測定装置（１）において、
   前記被測定信号から再生クロックを生成し、前記被測定信号のデータ長の周期の整数倍となる分周比に設定して前記再生クロックを分周するクロック制御部（４）と、
   前記分周比で分周された再生クロックを用いて前記被測定信号をビット列波形として表示する波形観測部（５）と、
   前記被測定信号のパターンを識別し、この識別された識別パターンデータに関して、先頭と決めた位置から一部又は全部のデータを先頭パターンとして保持し、前記被測定信号が１周回して前記先頭パターンと一致したときに、前記識別パターンデータと前記既知のパルスパターンとの比較によって前記識別パターンデータのエラービットを検出し、この検出したエラービットを含む前後のビット列を保持する誤り率検出部（３）と、
   前記ビット列波形からビット列を読み取り、前記保持されたエラービットと一致するまで前記ビット列波形を時間軸方向に遅延させる制御部（６）とを備えたことを特徴とする誤り率測定装置。
2. 前記制御部（６）は、前記被試験デバイス（Ｗ）から前記被測定信号が１周回して前記先頭パターンと一致するまでの遅延時間と、前記被試験デバイスから前記被測定信号がサンプリングされるまでの遅延時間との絶対遅延差を予め記憶された補正値に基づいて補正することを特徴とする請求項１記載の誤り率測定装置。
3. 既知のパルスパターンによるテスト信号の入力に伴う被試験デバイス（Ｗ）からの被測定信号の誤り率を測定する誤り率測定方法において、
   前記被測定信号から再生クロックを生成し、前記被測定信号のデータ長の周期の整数倍となる分周比に設定して前記再生クロックを分周するステップと、
   前記分周比で分周された再生クロックを用いて前記被測定信号をビット列波形として表示するステップと、
   前記被測定信号のパターンを識別するステップと、
   この識別された識別パターンデータに関して、先頭と決めた位置から一部又は全部のデータを先頭パターンとして保持するステップと、
   前記被測定信号が１周回して前記先頭パターンと一致したときに、前記識別パターンデータと前記既知のパルスパターンとの比較によって前記識別パターンデータのエラービットを検出するステップと、
   この検出したエラービットを含む前後のビット列を保持するステップと、
   前記ビット列波形からビット列を読み取り、前記保持されたエラービットと一致するまで前記ビット列波形を時間軸方向に遅延させるステップとを含むことを特徴とする誤り率測定方法。
4. 前記被試験デバイス（Ｗ）から前記被測定信号が１周回して前記先頭パターンと一致するまでの遅延時間と、前記被試験デバイスから前記被測定信号がサンプリングされるまでの遅延時間との絶対遅延差を予め記憶された補正値に基づいて補正するステップを更に含むことを特徴とする請求項３記載の誤り率測定方法。

Images