JP3360009B2 - ビット誤り測定装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号に含
まれるビット誤りを測定するビット誤り測定装置に係わ
り、特に、誤り種別も同時に検出できるビット誤り測定
装置に関する。

【０００２】

【従来の技術】デジタル通信ネットワークにおいては、
このデジタル通信ネットワークを介して伝送されるデー
タの信頼性を確保するために、このデジタル通信ネット
ワークを新規に構築した時点や稼働後において一定周期
でこのデジタル通信ネットワークで伝送されるデジタル
信号のビット誤り測定を実施する必要がある。

【０００３】一般に、デジタル信号のビット誤り測定を
実施する手法として、測定対象の通信機器や伝送路に対
して基準信号発生装置を用いて例えば擬似ランダムパタ
ーン（ＰＲＢＳ）信号等の基準パターン信号を印加し、
この測定対象を通過した信号のビットパターンが元の基
準パターン信号のビットパターンに対してどの程度のビ
ット誤りが含まれるかを測定する。

【０００４】この誤り率を測定する具体的手法として、
測定対象から得られる入力信号と基準パターン信号とを
例えば排他的論理和回路等からなるビット誤り検出回路
から出力されるビット誤りを計数して、ビット誤り率を
算出する。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たように、測定対象を通過した入力信号のビット誤りを
検出してビット誤り率を算出するビット誤り測定装置に
おいても、まだ改良すべき次の課題があった。

【０００６】このビット誤り測定装置を操作する技術者
は、測定されたビット誤り率が許容値を越えると測定対
象に何等かの異常が発生したと判断する。そして、測定
対象の異常発生原因を究明して適切な対策を実行する。

【０００７】しかし、ビット誤り測定装置にて得られる
ビット誤りの情報はビット誤り率のみであるので、測定
対象の異常発生箇所を特定するのに多大の時間と労力が
必要となる。

【０００８】例えば、測定対象が移動体無線の通信ネッ
トワークにおいては、このビット誤り試験装置へ入力さ
れる入力信号として移動端末と基地局との間で送受信さ
れるデジタル信号の場合がある。

【０００９】この移動端末と基地局との間の情報は一定
の伝送フレームに組込まれて送受信される。そして、こ
の伝送フレームを構成する各ビットデータは、それぞれ
独自の意味を有し、それぞれ該当ビットデータが作成さ
れる電子部品やソフトモジュールは一義的に特定するこ
とが可能である。

【００１０】したがって、伝送フレームのなかの特定の
ビットデータにビット誤りが集中すれば、該当ビットデ
ータを作成する電子部品やソフトモジュールに何等かの
異常が発生している可能性が高くなる。

【００１１】本発明はこのような事情に鑑みてなされた
ものであり、入力信号のビット誤りの他に誤り種別も同
時に検出することによって、入力信号におけるビット誤
り位置と誤り種別とを一瞥して確認でき、測定対象にお
ける異常発生位置及び異常原因を効率的に究明すること
ができるビット誤り測定装置を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】上記課題を解消するため
に本発明は、所定周期のビットパターンを有したデジタ
ル信号を受けた被測定対象の出力信号を受けてビット誤
りを測定するビット誤り測定装置において、デジタル信
号のビットパターンと同一のビットパターンを有した基
準パターン信号を出力する基準パターン信号発生部と、
被測定対象の出力信号を受けてその出力信号の各ビット
と基準パターン信号発生部から出力された基準パターン
信号の各ビットとを比較して不一致の場合に誤り信号を
出力する誤り検出部と、誤り検出部から出力される誤り
信号に基づいて入力信号の誤り率を算出する誤り率算出
部と、この誤り検出部から出力される誤り信号に基づい
て、入力された被測定対象の出力信号からなる入力信号
の誤り率を算出する誤り率算出部と、誤り検出部で検出
される誤りにおけるインサーションエラー又はオミッシ
ョンエラーの誤り種別を判定して誤り種別信号を出力す
る誤り種別判定部と、少なくとも入力信号、誤り信号及
び誤り種別信号を時系列的に記憶する記憶部と、この記
憶部に記憶されている入力信号、誤り信号及び誤り種別
信号を読出して、入力信号波形、この入力信号波形にお
ける誤りの発生位置と誤り種別、及び算出された誤り率
を、表示部における一つの表示画面又はプリンタにおけ
る一枚の用紙に同時にグラフィック出力する出力制御部
とを備えている。

【００１３】このように構成されたビット誤り測定装置
においては、デジタルの入力信号におけるビット誤りは
誤り検出部で検出されて誤り信号として出力される。ま
た誤りの種別は誤り種別検出部で検出されて誤り種別信
号として出力される。この誤り信号と誤り種別信号は入
力信号とともに記憶部に記憶される。

【００１４】そして、出力制御部によって読出されて、
入力信号波形、この入力信号波形における誤りの発生位
置と誤り種別、及び算出された誤り率を視覚的に例えば
表示装置に表示出力されたり、プリンタに印字出力され
る。

【００１５】したがって、ビット誤り測定装置の操作者
や技術者にとっては、例えば誤り率が許容値を越えた場
合に、測定対象における異常発生の電子部品やソフトモ
ジュールの特定が容易になり、かつ誤り種別から異常原
因の究明を効率的に進めることができる。

【００１６】

【発明の実施の形態】以下本発明の一実施形態を図面を
用いて説明する。図１は本発明の実施形態に係わるビッ
ト誤り測定装置の概略構成を示すブロック図である。

【００１７】被測定定対象に対して試験信号発生装置か
ら例えばデジタルの擬似ランダムパターン（ＰＲＢＳ）
信号が印加され、このＰＲＢＳ信号は被測定対象内を通
過して出力端子から出力される。そして、この被測定対
象から出力された信号が本発明の実施形態のビット誤り
測定装置の入力端子１へデジタルの入力信号ａとして入
力される。入力端子１から入力された入力信号ａは誤り
検出部２、遅延回路３及びクロック再生回路４へ入力さ
れる。

【００１８】クロック再生回路４は入力信号ａからこの
入力信号ａのビットレート（送信周波数）に対応する周
波数を有したクロック信号ｂを再生して切換回路５へ送
出する。

【００１９】一方、別の入力端子６から前記入力信号ａ
の作成に使用したクロック信号ｂ₁が入力されて切換回
路５へ印加される。切換回路５は予め設定されたいずれ
か一方のクロック信号ｂ，ｂ₁ を選択して、新たなクロ
ック信号ｂ₂ として、基準パターン信号発生部７、誤り
検出部２、同期制御部１０、誤り種別判定部８、誤り率
算出部部９、遅延回路３，１１、記憶部１２及び出力制
御部１３へ送出する。

【００２０】基準パターン信号発生部７は、入力するク
ロック信号ｂ₂ に同期して、前述した被測定対象に印加
する擬似ランダムパターン（ＰＲＢＳ）信号と同一ビッ
トパターンを有した基準パターン信号ｃを出力する。周
知のように、ＰＲＢＳ信号からなる基準パターン信号ｃ
は、Ｎをシフトレジスタの構成段数とすると、（２^N−
１）のビット周期を有する周期信号である。基準パター
ン信号発生部７から出力された基準パターン信号ｃは誤
り検出部２へ印加される。

【００２１】誤り検出部２は、例えば排他的論理和回路
で構成されており、トリガ端子に印加されているクロッ
ク信号ｂ₂ の立上がりタイミングに同期して、入力信号
ａのビット値と基準パターン信号ｃのビット値とを比較
して、入力信号ａのビット値が基準パターン信号ｃのビ
ット値と異なるときのみ、ハイレベルのビット誤り信号
ｅを誤り率算出部９、遅延回路１１及び同期制御部１０
へ送出する。

【００２２】同期制御部１０は、基準パターン発生部７
から出力される基準パターン信号ｃを入力信号ａに同期
させる機能と同期判定機能とを有する。すなわち、基準
パターン発生部７は測定対象に擬似ランダムパターン
（ＰＲＢＳ）信号を印加する試験信号発生装置に対して
非同期で起動されるので、このビット誤り測定装置の起
動時点においては、基準パターン信号ｃは入力信号ａに
全く同期していなく、誤り検出部２から各クロック毎に
連続してビット誤り信号ｅを出力する。

【００２３】そこで、同期制御部１０は、基準パターン
発生部７に対して、基準パターン信号ｃの出力タイミン
グをビットシフトさせていって、同期確立と判定される
ビット誤り率になる出力タイミングを検出して、この出
力タイミングを基準パターン発生部７に設定する。同期
制御部１０は、基準パターン信号ｃが入力信号ａに同期
したことを誤り検出部２のビット誤り信号ｅによって確
認すると出力制御部１３に対して同期確立信号ｄを送出
する。

【００２４】遅延回路３，１１は例えばＤ型フリップフ
ロップで構成されており、記憶部１２に対して入力信号
ａ及び基準パターン信号ｃの各ビットに同期して誤り信
号ｅ及び誤り種別信号ｆが印加されるように、入力信号
ａ及びビット誤り信号ｅを誤り種別信号ｆに対して１ビ
ット（１クロック）又は２ビット（２クロック）分遅延
させる。

【００２５】誤り種別判定部８は、遅延回路３によって
遅延された入力信号ａ及び遅延回路１１によって遅延さ
れたビット誤り信号ｅが入力されると、その入力タイミ
ングで入力信号ａの誤りと指定されたビットが基準パタ
ーン信号ｃの正しいビット値に対していずれの方向に誤
ったかを示す誤り種別を検出して、誤り種別信号ｆを記
憶部１２へ送出する。

【００２６】ビット誤りの種別としては、主に、［０］
の正しいビット値が［１］の誤ったビット値に変化する
インサーションエラー（Insertion Error ）と、［１］
の正しいビット値が［０］の誤ったビット値に変化する
オミッションエラー（Omision Error ）との２種類の誤
り種別が存在する。

【００２７】具体的には、誤り種別判定部８は、遅延回
路１１によって遅延したビット誤り信号ｅと遅延回路３
にて遅延した入力信号ａとが入力されるとクロック信号
ｂ₂のタイミングにおける入力信号ａのデータ値が
［１］のビット値の場合はオミッションエラーの誤り種
別信号ｆを出力し、［０］のビット値の場合は、インサ
ーションエラーの誤り種別信号ｆを出力する。

【００２８】誤り率算出部９内には、クロック信号ｂ₂
のクロック数を計数するクロック数カウンタ及びビット
誤り信号ｅの誤り信号数を計数する誤り数カウンタが内
蔵されており、クロック数カウンタのカウント値が１０
⁷ 〜１０⁸ 等の予め定められた基準数に達すると、誤り
数カウンタに計数されている誤り信号数を読み取って、
誤り信号数を基準数で除算して誤り率ｇを算出して次の
記憶部１２へ送出する。

【００２９】ＣＰＵからなる出力制御部１３は、電源投
入後において、同期制御部１０から同期確立信号ｄが入
力すると、入力信号ａと基準パターン信号ｃとの間の同
期が確立したので、所定の猶予時間経過後に、記憶部１
２に対してデータの取込信号ｈを送出する。

【００３０】すると、記憶部１２は、クロック信号ｂ₂
に同期して、入力信号ａを取込んでデータメモリ１２ｂ
へ書込み、ビット誤り信号ｅを取込んでエラーメモリ１
２ｃへ書込み、誤り種別信号ｆを取込んで誤り種別メモ
リ１２ｄへ書込む。さらに、誤り率算出部９から出力さ
れた誤り率ｇを取込んで誤り率メモリ１２ａへ書込む。

【００３１】また、出力制御部１３は、例えばキーボー
ド等の操作部１４から表示指令が入力すると、記憶部１
２の各メモリ１２ａ〜１２ｄに記憶されている誤り率
ｇ、入力信号ａ，誤り信号ｅ、誤り種別信号ｆを読出し
て、例えばＣＲＴ表示装置で構成された表示部１５の表
示画面１５ａに図２に示すフォーマットで表示出力す
る。

【００３２】すなわち、図２に示すように、入力信号ａ
の波形に、ビット誤り信号ｅの波形、及び誤り種別信号
ｆの波形を時間軸に同期させて表示する。なお、誤り種
別信号ｆの波形においては、正側パルスを［０］の正し
いビット値が［１］の誤ったビット値に変化するインサ
ーションエラー（Insertion Error ）として表示し、負
側パルスを［１］の正しいビット値が［０］の誤ったビ
ット値に変化するオミッションエラー（Omision Error
）と表示している。また、表示画面１５ａの上方位置
には、入力信号名称と誤り率ｇが表示される。

【００３３】したがって、この表示画面１５ａにおいて
は、入力信号波形上でビット誤りの発生位置と誤り種別
が表示されることになる。また、出力制御部１３は、操
作部１４から印字指令が入力すると、表示部１５の表示
画面１５ａに表示した図２に示す入力信号ａの波形、ビ
ット誤り信号ｅの波形、誤り種別信号ｆの波形及び誤り
率ｇを同一フォーマットでプリンタ１６を用いて印字出
力する。

【００３４】このように構成されたビット誤り測定測定
装置においては、デジタルの入力信号ａにおけるビット
誤りは誤り検出部２で検出されてビット誤り信号ｅとし
て出力される。またこの誤りの誤り種別は誤り種別検出
部８で検出されて誤り種別信号ｆとして出力される。ま
た、入力信号ａの誤り率ｇは誤り率算出部９で算出され
る。そして、この誤り信号ｅと誤り種別信号ｆ及び誤り
率ｇは、入力信号ａとともに記憶部１２に記憶される。

【００３５】そして、出力制御部１３によって読出され
て、図２に示ように、入力信号ａの波形、この入力信号
波形における誤りの発生位置と誤り種別、及び算出され
た誤り率ｇが一つの表示画面１５ａに同時にグラフィッ
ク表示される。

【００３６】また、必要に応じて、同一内容がプリンタ
１６にて印字出力される。したがって、例えば入力信号
ａが伝送フレームに組込まれたビットパターンの場合
は、伝送フレーム上の特定のビット位置に誤りが多発す
る場合は、伝送フレーム上の該当ビット位置に情報を書
込んだり、読出したりする電子部品やソフトモジュール
に異常が発生したと見なすことができる。

【００３７】また、伝送フレーム全体に亘ってビット誤
りが多発する場合は、無線回線を含む伝送系で外部雑音
が混入したと考えることが可能である。さらに、ビット
誤りのインサーションエラーとオミッションエラーの２
種類の誤り種別のうちの、一方の誤り種別のみが多発す
る場合は、対称特性を有した論理回路における一方側の
論理素子にハード故障が発生したと考えられる。

【００３８】このように、入力信号波形上における誤り
発生位置と誤り種別を視覚的に出力することによって、
測定対象における異常発生位置とその異常原因を能率的
に究明できる。

【００３９】なお、本発明は上述した実施形態に限定さ
れるものではない。実施形態においては、図２に示すよ
うに、表示部１５の表示画面１５ａに入力信号波形、ビ
ット誤り信号波形及び誤り種別信号波形を異なる位置に
表示したが、例えば図３に示すように、入力信号波形と
この入力信号のデータ値を同時に表示し、入力信号波形
上の誤り発生位置に該当誤りの誤り種別を示すマーカ１
７ａ，１７ｂを重ね書きしてもよい。

【００４０】また、図４に示すように、入力信号のデー
タ値の表示を削除し、入力信号波形上の誤り発生位置に
該当誤りの誤り種別を示すマーカ１７ａ，１７ｂを重ね
書きするのみであってもよい。

【００４１】

【発明の効果】以上説明したように本発明のビット誤り
測定装置においては、入力信号のビット誤りの他に誤り
種別も同時に検出し、入力信号波形と、この入力信号波
形上における誤り発生位置及び誤り種別とを同時に表示
器やプリンタを用いて視覚的に出力している。

【００４２】したがって、このビット誤り測定装置の操
作者や技術者は、入力信号におけるビット誤り位置と誤
り種別とを一瞥して確認でき、測定対象における異常発
生位置及び異常原因を効率的に究明することができる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係わるビット誤り測
定装置の概略構成を示すブロック図

【図２】 同ビット誤り測定装置における表示部に表示
された入力信号波形、誤り位置及び誤り種別を示す図

【図３】 本発明の他の実施形態に係わるビット誤り測
定装置における表示部に表示された入力信号波形、誤り
位置及び誤り種別を示す図

【図４】 本発明のさらに別の実施形態に係わるビット
誤り測定装置における表示部に表示された入力信号波
形、誤り位置及び誤り種別を示す図

【符号の説明】

２…誤り検出部 ４…クロック再生回路 ７…基準パターン信号発生部 ８…誤り種別判定部 ９…誤り率算出部 １０…同期制御部 １２…記憶部 １３…出力制御部 １４…操作部 １５…表示部 １６…プリンタ １７ａ．１７ｂ…マーカ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 1/00 H04L 29/00 G01R 13/00 G01R 31/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 所定周期のビットパターンを有したデジ
   タル信号を受けた被測定対象の出力信号を受けてビット
   誤りを測定するビット誤り測定装置において、 前記デジタル信号のビットパターンと同一のビットパタ
   ーンを有した基準パターン信号を出力する基準パターン
   信号発生部(7) と、 前記被測定対象の出力信号を受けてその出力信号の各ビ
   ットと前記基準パターン信号発生部から出力された基準
   パターン信号の各ビットとを比較して不一致の場合に誤
   り信号を出力する誤り検出部(2) と、 この誤り検出部から出力される誤り信号に基づいて、入
   力された前記被測定対象の出力信号からなる入力信号の
   誤り率を算出する誤り率算出部(9) と、 前記誤り検出部で検出される誤りにおけるインサーショ
   ンエラー又はオミッションエラーの誤り種別を判定して
   誤り種別信号を出力する誤り種別判定部(8) と、 少なくとも前記入力信号、誤り信号及び誤り種別信号を
   時系列的に記憶する記憶部(12)と、 この記憶部に記憶されている前記入力信号、誤り信号及
   び誤り種別信号を読出して、入力信号波形、この入力信
   号波形における誤りの発生位置と誤り種別、及び前記算
   出された誤り率を、表示部における一つの表示画面又は
   プリンタにおける一枚の用紙に同時にグラフィック出力
   する出力制御部(13)とを備えたビット誤り測定装置。