JP2003319015A - 多機能測定システム及び波形測定方法 - Google Patents

多機能測定システム及び波形測定方法

Info

Publication number
JP2003319015A
JP2003319015A JP2002121563A JP2002121563A JP2003319015A JP 2003319015 A JP2003319015 A JP 2003319015A JP 2002121563 A JP2002121563 A JP 2002121563A JP 2002121563 A JP2002121563 A JP 2002121563A JP 2003319015 A JP2003319015 A JP 2003319015A
Authority
JP
Japan
Prior art keywords
pulse pattern
signal
delay time
under measurement
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002121563A
Other languages
English (en)
Other versions
JP3900266B2 (ja
Inventor
Nobunari Takeuchi
伸成 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2002121563A priority Critical patent/JP3900266B2/ja
Publication of JP2003319015A publication Critical patent/JP2003319015A/ja
Application granted granted Critical
Publication of JP3900266B2 publication Critical patent/JP3900266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

(57)【要約】 (修正有) 【課題】オシロスコープやネットワークアナライザを用
いることなくビットエラー、伝達特性、及び信号波形が
測定できるようにする。 【解決手段】第1のパルスパターン発生手段9によって
発生された基準パルスパターン信号を、被測定対象3を
介してエラーディテクタ8に入力する被測定信号の、ビ
ットエラー、伝達特性及び信号波形を測定する多機能測
定システムにおいて、エラーディテクタ8には、誤り検
出手段12、制御/演算手段13、記録手段14及び表
示手段20を備え、誤り検出手段12には、基準パルス
パターン信号に同期したパルスパターンを発生する第2
のパルスパターン発生手段と、被測定信号をスライスす
るスレッシュドレベルを可変設定する手段と、被測定信
号に対応したクロック信号を任意の時間遅延させる遅延
時間可変手段と、スレッシュドレベル可変手段の出力と
第のパルスパターン発生手段の出力とを比較するデータ
比較手段とを備える多機能測定システム。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル信号の符
号誤りの測定に関し、BERT或いはPPG/EDと称される誤り
測定装置に関する。
【0002】
【従来の技術】図面を用いて従来の誤り測定装置につい
て説明する。図1は従来の誤り測定装置を含む装置の1
例の構成を示すブロック図である。図1において、3は
被測定対象(DUT)であり、該被測定対象のBER(ビット
エラー)、周波数特性や位相測定等の伝達特性、及び被
測定対象の出力信号波形を測定する。
【0003】この場合、ビットエラー、伝達特性、及び
信号波形の測定には、各々、ビットエラーテスター(BE
RT)、ネットワークアナライザ、及びオシロスコープ等
の測定器が必要である。また、図1において、1はパル
スパターンジェネレータ(PPG)であり、2はエラーデ
ィテクタ(ED)であり、パルスパターンジェネレータ
と、エラーディテクタとで、ビットエラーテスタ(BER
T)が構成されている。
【0004】ビットエラーの測定は、パルスパターンジ
ェネレータ1から出力されたパルスパターン信号を被測
定対象3に入力し、該被測定対象3からの出力をエラー
ディテクタ2で受信して、当該被測定対象のビットエラ
ーを測定する。なお、パルスパターンジェネレータ1で
発生されたクロックは、エラーディテクタ2に与えられ
て、ビットエラーの測定のタイミングクロックとして使
用される。
【0005】ネットワークアナライザの信号発生部4
と、ネットワークアナライザの信号受信部5とで、ネッ
トワークアナライザが構成されている。被測定対象の伝
達特性の測定時には、ビットエラー測定時に接続された
配線を除去して、新たに、被測定対象3の入力として、
ネットワークアナライザの信号発生部4を、被測定対象
3の出力に、ネットワークアナライザの信号受信部5と
を接続して、伝達測定の測定を実施する。なお、ネット
ワークアナライザの信号発生部4と、ネットワークアナ
ライザの信号受信部5とは、同期して動作する必要があ
る。図1では、別の構成として示しているが、ネットワ
ークアナライザの信号発生部4と、ネットワークアナラ
イザの信号受信部5とを一体化したネットワークアナラ
イザとして構成しても良い。
【0006】
【発明が解決しようとする課題】被測定対象3の出力信
号波形は、オシロスコープ6によって測定できる。この
場合も、ネットワークアナライザの信号受信部5と、被
測定対象3の出力との接続を除去して、新たに、オシロ
スコープ6を接続し直す必要がある。この場合、被測定
対象3の入出力部に、分岐(図示せず)或いは信号切り
替え装置(図示せず)を具備すれば、接続変更は不要に
なるが、分岐では信号の損失や劣化が生じ、信号切り替
え装置でも、信号劣化が生じる。
【0007】更に、ビットエラーテスタ及びネットワー
クアナライザ及びオシロスコープの3種類の測定器が必
要になり、操作性においても煩雑になると共に、その費
用も多く掛かるという問題があった。また、例えば、40
Gbpsという超高速の信号を扱う場合においては、分岐や
信号切り替え装置自身の特性が無視できなくなって、正
しいビットエラーの測定の実施ができなないという問題
もある。
【0008】本発明の課題(目的)は、ビットエラーテ
スタの機能を有効に利用して、ビットエラーの測定のみ
ではなく、伝達特性、及び信号波形の測定をも可能にし
た測定システムを提供することにある。
【0009】
【課題を解決するための手段】前記課題を解決するため
に、第1のパルスパターン発生手段によって発生された
基準パルスパターン信号を、被測定対象を介して測定装
置(エラーディテクタED)に入力する被測定信号の、ビ
ットエラー、伝達特性及び信号波形を測定する多機能測
定システムにおいて、前記測定装置には、誤り検出手
段、制御/演算手段、記録手段及び表示手段を備え、前
記誤り検出手段には、前記基準パルスパターン信号に同
期したパルスパターンを発生する第2のパルスパターン
発生手段と、前記被測定信号をスライスするスレッシュ
ドレベルを可変設定するスレッシュドレベル可変手段
と、前記被測定信号に対応したクロック信号を任意の時
間遅延させる遅延時間可変手段と、前記スレッシュドレ
ベル可変手段の出力と前記第のパルスパターン発生手段
の出力とを比較するデータ比較手段とを備える構成とす
る。(請求項1)
【0010】また、前記第1のパルスパターン発生手段
及び前記測定装置には、それぞれ記憶手段を備え、前記
記憶手段間は通信手段を介してデータの送受を前記制御
/演算手段によって管理する構成とする。(請求項2)
また、前記スレッシュドレベル可変手段の出力と前記第
のパルスパターン発生手段の出力とを比較することによ
って、被測定信号のビットエラーを測定する構成とす
る。(請求項3)
【0011】また、前記遅延時間可変手段の遅延時間を
可変することによって被測定信号のフレーム同期を取る
フレーム同期手段と、前記フレーム同期手段によるフレ
ーム同期確立後に、前記遅延時間可変手段によって、任
意に時間を変化させた時点における前記被測定信号の電
圧値を複数個取得する電圧取得手段と、を備えて、前記
クロック信号の少なくとも1周期の期間における、前記
複数個の電圧値を時系列に並べて前記表示手段に、被測
定信号の信号波形として表示する構成とする。(請求項
4)
【0012】また、前記フレーム同期手段は、前記遅延
時間可変手段の遅延時間を可変して、被測定信号と前記
第2のパルスパターン発生手段からのパルスパターンと
を前記データ比較手段によってビットエラーの測定を行
い、ビットエラーが規定値以内の場合に、フレーム同期
がとれていると判断する構成とする。(請求項5) また、前記電圧取得手段は、任意の遅延時間毎に、前記
スレッシュドレベルを可変させて、ビットエラーの値が
無から有に変化する時点の電圧を取得する構成とする。
(請求項6)
【0013】また、前記被測定波形をフーリエ変換し
て、周波数特性及び位相特性を含む被測定対象の伝達特
性を求める手段を備える構成とする。(請求項7) また、前記第1のパルスパターン発生手段及び前記測定
装置に含まれる記憶手段には、前記第1のパルスパター
ン発生手段単独の周波数特性及び位相特性を含む伝達特
性を記憶しておく。(請求項8)
【0014】また、遅延時間可変手段の遅延時間を可変
することによって被測定信号のフレーム同期を取るステ
ップと、フレーム同期確立後に、前記遅延時間可変手段
によって、任意に時間を変化させた時点における前記被
測定信号の電圧値を複数個取得するステップと、前記取
得した複数個の電圧値を時系列に並べるステップと、で
被測定信号の波形測定を実現する。(請求項9)
【0015】また、前記電圧を取得するステップは、任
意の遅延時間毎に、被測定信号をスライスするスレッシ
ュドレベルを可変させて、ビットエラーの値が無から有
に変化する時点の電圧を取得する。(請求項10) また、前記フレーム同期を取るステップは、前記遅延時
間可変手段の遅延時間を可変して、被測定信号と所定の
パルスパターンとをデータ比較手段によってビットエラ
ーの測定を行い、ビットエラーが規定値以内の場合に、
フレーム同期がとれていると判断する。(請求項11)
【0016】
【発明の実施の態様】以下、図2及び図3を用いて、本
発明のビットエラーテスタの説明を行う。図2は、本発
明のビットエラーテスタの実施の態様を示すブロック図
である。図2において、7で示すパルスパターンジェネ
レータ(PPG)は、第1のパルスパターン発生手段9、
第1の記録手段10及び通信手段11によって構成さ
れ、該パルスパターン発生手段9は、図1におけるパル
スパターンジェネレータ(PPG)と同一の内容である。
【0017】8で示すエラーディテクタ(ED)は、誤り
検出手段12、制御・演算手段13、第2の記録手段1
4、通信手段15及び表示手段20から構成される。ま
た、3は被測定対象(DUT)であって、パルスパターン
ジェネレータ7とエラーディテクタ8の間に接続され
る。
【0018】図3は、図2における誤り検出手段12の
詳細な構成を示すブロック図である。図3において、1
6はスレッシュドレベル可変手段、17はデータ比較手
段、18は第2のパルスパターン発生手段、19は遅延
時間可変手段である。
【0019】パルスパターン発生手段9で発生したパル
スパターンは、被測定対象3に入力され、その出力は誤
り検出手段12に入力される。ビットエラーの測定は、
上記の系で実行され、その測定結果は表示装置20に表
示される。(この動作は、図1におけるビットエラーの
測定と同様である。)
【0020】次に、図2における被測定対象の波形測定
について説明する。被測定対象の波形測定は以下の手順
で示す原理で実行される。 a,入力信号のフレーム同期を取る。1度同期が取れた
後は、フレーム同期が取れなくなっても、誤り検出回路
の信号発生は、フレーム同期がとれた位相条件でそのま
ま動作させる。 b,入力信号の任意時刻において、入力信号のスレッシ
ュドレベルを変化させてて、誤り値の変化を求め、誤り
が無(0)から有りに変化する閾値をその時刻における
電圧値として測定する。 c,前記bにおける任意時刻を変化させ、同様の測定を
繰り返して、順次変化させた時刻における電圧値の測定
を実行する。 d,cの電圧値の測定を繰り返して、1フレーム分実行
する。 e,dで測定した電圧値を時系列に並び替え、1フレー
ム分の入力信号の波形を求める。任意時刻を時系列に沿
って変化させれば、並び替えは不要である。
【0021】次にフレーム同期は、ビットエラーの測定
時と、波形測定時ではその動作が異なるので、図5のフ
ローチャートを用いて説明する。図5(a)は、ビットエ
ラーの測定時におけるフレーム同期の取り方のアルゴリ
ズムである。 ・ビットエラーの測定を開始する。(ステップ21) ・フレーム同期を取る。(ステップ22) ・誤り測定(BER測定)を行う。(ステップ23) ・ステップ22の測定による誤りが既定値以内か否かの
判断をする。(ステップ24) ・ステップ24の判断で、誤りが既定値以内(Y)の場
合は、誤り測定を繰返し実行する。 ・また、ステップ24の判断で、誤りが既定値以上
(N)の場合は、ステップ22に戻ってフレーム同期を
取る。
【0022】図5(b)は、波形測定時におけるフレーム
同期の取り方のアルゴリズムである。 ・波形測定を開始する。(ステップ21) ・フレーム同期を取る。(ステップ22) ・上述のa〜えの手順で波形の取得を実行する。(ステ
ップ25) 波形測定においては、ビットエラーが如何なる値であっ
ても、フレーム同期の取得(ステップ22)に戻ること
なく、前述のa〜eの手順における波形の測定を継続し
て実行する。なお、波形測定時であっても、フレーム同
期が取れている状態における、ビットエラーは、ビット
エラー測定のビットエラー値として用いることができ
る。
【0023】次に波形測定(取得)のアルゴリズムを、
図4のフローチャートを用いて説明する。 ・波形測定を開始する。(ステップ27) ・時刻Tiを任意時刻に設定する。(ステップ28) 通常は、測定時間軸の最小値に設定する。 ・スレッシュドレベルの設定で、スレッシュドレベル
(V)を測定レンジ間の1点に設定する。(ステップ2
9) 通常は、測定レンジの最低値を初期値とする。 ・誤り測定(BER)を実行し、その値を一時的に記憶す
る。(ステップ30) ・前回の誤り測定の値と比較して、その値が変化したか
否かの判断をする。(ステップ31) ・ステップ31の判断で、変化しない(N)場合、スレッ
シュドレベル(V)を可変(Vi=Vi+ΔV)させる。(ス
テップ32) そして、ステップ29〜ステップ32の処理を繰り返
す。 ・ステップ31の判断で、変化した(Y)場合、時刻Tiに
おける電圧Vi=Vとして、測定値Vを時刻Tiにおける電圧
値として得る。(ステップ33) ・次に、Tiの可変範囲、即ち測定時間の最大値を超えた
か否かの判断をする。(ステップ34) ・ステップ34の判断で、最大値を超えない(N)の場
合、時刻Tiを可変(Ti=Ti+ΔT)する。(ステップ3
5) そして、ステップ28〜ステップ34の処理を繰り返
す。 ・ステップ34の判断で、最大値を超えた(Y)の場
合、取得した電圧値Viを時系列に沿って並び替え(ステ
ップ36)、処理を終了する。(ステップ37)
【0024】このようにして、被測定対象の時刻Tiに対
応する電圧値Viの関係の取得かでき、即ち波形の取得が
できることになる。なお、ステップ31では、ビットエ
ラー(BER)の変化点に対する判断は、Vに対するビット
エラー(BER)をとり、その変化点を、ビットエラー(B
ER)をVで微分して求めても良い。
【0025】次に本発明における信号(データ)流れを
図3を用いて説明する。図3において、スレッシュドレ
ベル可変手段16には、被測定対象3からの入力信号、
及び制御/演算手段13からスレッシュドレベルを設定
する直流電圧(V)が入力される。スレッシュドレベル
可変手段16は、被測定対象からの入力信号電圧とスレ
ッシュドレベルを設定する直流電圧(V)とを比較し、
直流電圧(V)よりも入力信号電圧が高い場合には1
を、直流電圧(V)よりも入力信号電圧が低い場合には
0の論理信号を、データ比較手段17に出力する。
【0026】遅延時間可変手段19によって遅延された
クロック信号は、データ比較手段17及び第2のパルス
パターン発生手段18に入力される。第2のパルスパタ
ーン発生手段18では、第1のパルスパターン発生手段
9と同一のパルスパターンを発生する。そして、その位
相は、フレーム同期を取ることによって、誤り検出手段
12(即ち、スレッシュドレベル可変手段16)の入力
信号と同位相になる。
【0027】データ比較手段17は、スレッシュドレベ
ル可変手段16の出力信号と、第2のパルスパターン発
生手段18の出力信号とを、遅延時間可変手段19から
の遅延されたクロック信号が入力された時刻で比較し、
両信号が一致しているか否かの判断を実行し、その結果
を第2のパルスパターン発生手段18及び制御/演算手
段13に出力する。制御/演算手段13は、スレッシュ
ドレベル可変手段16のスレッシュ度レベル電圧(V)
の設定を行うと共に、遅延時間可変手段19の遅延時間
の設定等の制御を実行する。
【0028】次に、本発明におけるスレッシュドレベル
電圧(Vi)の取得における動作を図7の波形図を用いて
説明する。図7において、クロック信号38は、入力信
号とフレーム同期が取れているものとし、フレームの最
初を0(T=0)としている。また、被測定対象3からの
入力信号であるパルスパターン信号39は、スレッシュ
ドレベル電圧とスレッシュドレベル可変手段で比較され
る。
【0029】そして、スレッシュドレベル可変手段の比
較出力は、パルスパターン信号39を、スレッシュドレ
ベル電圧でスライスした40で示す如きデジタル信号
(2値信号)となる。第2のパルスパターン発生手段1
8の出力パルスパターンは、例えば、41で示すような
期待値となっている。
【0030】遅延時間可変手段19の遅延出力がTiの場
合、データ比較手段17は、遅延時間Tiにおける40
(パルスパターン信号39を、スレッシュドレベル電圧
でスライスした信号)と、41(第2のパルスパターン
発生手段18の出力パルスパターン(期待値))とを比
較して、エラーであるか否か(両者の信号が一致してい
るか否か)を制御/演算手段13に出力する。
【0031】制御/演算手段13は、スレッシュドレベ
ル電圧(Vi)を可変して、例えば図8に示すような誤り
率が大きく変化する点(V=Vi)を求める。この例では、ス
レッシュドレベル電圧(V)が入力信号より高い時にエ
ラーになり、低い時にはエラーが無い、或いは少なくな
っている。このようにして、エラー或いはエラー率の変
化点のスレッシュドレベル電圧(Vi)が、入力信号パタ
ーンのTi時刻に対応した電圧として求まる。
【0032】制御/演算手段13は、クロック信号の1
周期の範囲、図7のtの期間の波形を求めるために、遅
延時間可変手段19によって、Ti点(遅延時間)を可変
させて入力信号波形を求める。この動作を遅延時間(T
i)を変化させて、繰り返し実行することによって、ク
ロック信号38の1周期の入力信号波形42を求めるこ
とができる。また、このクロック信号の1周期の動作を
繰り返しことによって、任意の区間の入力信号波形42
を求めることができる。そして、求めた入力信号波形を
表示手段20に送信して表示する。これは、従来のオシ
ロスコープ等で入力信号波形を測定するのと同様の機能
である。
【0033】また、入力信号波形をビットレートの周期
の整数倍毎に分割して、それらを重ね合わせた波形を表
示するようにしても良い。これは、アイパターンと称さ
れる波形である。また、これらの波形をBER値と同時に
表示手段上に表示しても良い。
【0034】次に被測定対象(DUT)の伝達特性測定に
ついて説明する。先ず、第1のパルスパターン発生手段
9の出力を、誤り検出手段12と接続して、パルスパタ
ーンの1フレーム分の波形を上記手順で求める。次に、
制御/演手段13によって、算求めた波形をフーリエ変
換して、周波数特性(成分)及び位相特性(成分)を求
める。なお、波形からフーリエ変換によって、周波数特
性及び位相特性を求める処理は公知の方法によって実行
される。
【0035】上述の処理で求められた波形の周波数特性
の例を図6に示す。図6の例では、第1のパルスパター
ン発生手段9から出力されるパルスパターンとして、M
系列信号(擬似ランダムパターン)を用いた例である。
そして、求められた波形の周波数特性、位相特性を第2
の記録手段14に記録する。
【0036】次に、第1のパルスパターン発生手段9の
ビットレートを変更して、上述の手順と同様に、周波数
特性及び位相特性を求めて、第2の記録装置14に記録
する。このように、複数のビットレートでの周波数特性
及び位相特性の測定を実行して、その値を第2の記録装
置14に記録する。これは、図6の周波数特性の例から
明らかなように、特定の周波数での値が0になるからで
あり、ビットレートを変更すると、値が0になる位置
(周波数)が変化するので、総合的にみて、0の点を無
くすためである。第2の記録手段14に記録された周波
数特性及び位相特性は、通信手段15,11を経由して
パルスパターン測定器(PPG)7内の第1の記録手段1
0に記録される。
【0037】この第1のパルスパターン発生手段9の周
波数特性及び位相特性を測定する動作は、1回目のみで
良く、2回目からはこの手順は省略できる。その場合に
は、第1の記録手段10に記録された周波数特性及び位
相特性を、通信手段11,15を経由してエラーディテ
クタ(ED)8内の第2の記録手段10に記録される。
【0038】次に測定したい被測定対象(DUT)3を、
第1のパルスパターン発生手段9の出力と、誤り検出手
段12との間に接続する。この接続状態は、前述のビッ
トエラー(BER)の測定及び波形測定の場合と同じであ
るので、第1のパルスパターン発生手段9の周波数特性
及び位相特性を測定しておけば、接続変更は不要であ
る。
【0039】被測定対象3の周波数特性及び位相特性の
測定は、被測定対象3を接続した状態で前述と同様の手
順で周波数特性及び位相特性の測定を実行して、その測
定値と第1の記録手段に記録されている第1のパルスパ
ターン発生手段9の周波数特性及び位相特性との差分を
求める。この両者の差分が、求める被測定対象3の周波
数特性及び位相特性になり、従来のネットワークアナラ
イザで測定して場合と、同様の測定結果が得られる。
【0040】この周波数特性及び位相特性の測定結果
を、表示手段20に表示する。また、この周波数特性及
び位相特性をビットエラーの測定結果及び波形測定の測
定結果と同時に表示手段上に表示しても良い。また、表
示動作を繰り返して、表示内容を変更しても良い。
【0041】
【発明の効果】請求項1に記載の発明では、第1のパル
スパターン発生手段によって発生された基準パルスパタ
ーン信号を、被測定対象を介して測定装置に入力する被
測定信号の、ビットエラー、伝達特性及び信号波形を測
定する多機能測定システムにおいて、前記測定装置に
は、誤り検出手段、制御/演算手段、記録手段及び表示
手段を備え、前記誤り検出手段には、前記基準パルスパ
ターン信号に同期したパルスパターンを発生する第2の
パルスパターン発生手段と、前記被測定信号をスライス
するスレッシュドレベルを可変設定するスレッシュドレ
ベル可変手段と、前記被測定信号に対応したクロック信
号を任意の時間遅延させる遅延時間可変手段と、前記ス
レッシュドレベル可変手段の出力と前記第のパルスパタ
ーン発生手段の出力とを比較するデータ比較手段とを備
える構成とすることにより、基本的なビットエラーの測
定系で、被測定対象の周波数特性及び位相特性等の伝送
特性や波形の測定も可能である。
【0042】また、請求項2に記載の発明では、前記第
1のパルスパターン発生手段及び前記測定装置には、そ
れぞれ記憶手段を備え、前記記憶手段間は通信手段を介
してデータの送受を前記制御/演算手段によって管理す
る構成とするので、遠隔地に第1のパルスパターン発生
手段と測定装置が配置された場合のも相互にデータの利
用が容易にできる。また、請求項3に記載の発明では、
前記スレッシュドレベル可変手段の出力と前記第のパル
スパターン発生手段の出力とを比較することによって、
被測定信号のビットエラーを測定できる。
【0043】また、請求項4に記載の発明では、前記遅
延時間可変手段の遅延時間を可変することによって被測
定信号のフレーム同期を取るフレーム同期手段と、前記
フレーム同期手段によるフレーム同期確立後に、前記遅
延時間可変手段によって、任意に時間を変化させた時点
における前記被測定信号の電圧値を複数個取得する電圧
取得手段と、を備えて、前記クロック信号の少なくとも
1周期の期間における、前記複数個の電圧値を時系列に
並べて前記表示手段に、被測定信号の信号波形として表
示できる。
【0044】また、請求項5に記載の発明では、前記フ
レーム同期手段は、前記遅延時間可変手段の遅延時間を
可変して、被測定信号と前記第2のパルスパターン発生
手段からのパルスパターンとを前記データ比較手段によ
ってビットエラーの測定を行い、ビットエラーが規定値
以内の場合に、フレーム同期がとれていると判断する構
成とするので、測定装置含まれる要素を有効に用いてフ
レーム同期が取れる。また、請求項6に記載の発明で
は、前記電圧取得手段は、任意の遅延時間毎に、前記ス
レッシュドレベルを可変させて、ビットエラーの値が無
から有に変化する時点の測定装置に含まれる要素を有効
に利用して電圧を取得できる。
【0045】また、請求項7に記載の発明では、前記被
測定波形をフーリエ変換して、周波数特性及び位相特性
を含む被測定対象の伝達特性を求める手段を備えて、波
形測定の結果を有効に利用して伝達特性が得られる。ま
た、請求項8に記載の発明では、前記第1のパルスパタ
ーン発生手段及び前記測定装置に含まれる記憶手段に
は、前記第1のパルスパターン発生手段単独の周波数特
性及び位相特性を含む伝達特性を記憶しておくことによ
って、第1のパルスパターン発生手段単独の周波数特性
及び位相特性を何度も測定する必要がなくなる。
【0046】また、請求項9に記載の発明では、遅延時
間可変手段の遅延時間を可変することによって被測定信
号のフレーム同期を取るステップと、フレーム同期確立
後に、前記遅延時間可変手段によって、任意に時間を変
化させた時点における前記被測定信号の電圧値を複数個
取得するステップと、前記取得した複数個の電圧値を時
系列に並べるステップとで被測定信号の波形測定を実現
できる。
【0047】また、請求項10に記載の発明では、前記
電圧を取得するステップは、任意の遅延時間毎に、被測
定信号をスライスするスレッシュドレベルを可変させ
て、ビットエラーの値が無から有に変化する時点の電圧
を取得するので、ビットエラーの測定装置を有効に利用
した電圧値の取得が可能になる。また、請求項11に記
載の発明では、前記フレーム同期を取るステップは、前
記遅延時間可変手段の遅延時間を可変して、被測定信号
と所定のパルスパターンとをデータ比較手段によってビ
ットエラーの測定を行い、ビットエラーが規定値以内の
場合に、フレーム同期がとれていると判断するので、測
定装置に含まれるビットエラー測定機能をを有効に利用
したフレームの同期が可能になる。
【0048】上述の如く、本発明では、ビットエラーの
測定のみでなく、被測定対象の周波数特性及び位相特性
等の伝送特性や波形の測定も可能である。したがって、
従来では必要であった、オシロスコープやネットワーク
アナライザが不要になる。また、周波数特性及び位相特
性等の伝送特性、ビットエラーの測定結果及び波形測定
の測定結果と同時に表示手段上に表示できる。また、波
形の測定及び伝送特性の測定に際して、接続変更が不要
になる。
【図面の簡単な説明】
【図1】従来の周波数特性及び位相特性等の伝送特性、
ビットエラーの測定及び波形測定を実行するシステムの
接続構成を示す図である。
【図2】本発明の周波数特性及び位相特性等の伝送特
性、ビットエラーの測定及び波形測定を実行する装置の
構成を示すブロック図である。
【図3】本発明の誤り検出手段の構成を示すブロック図
である。
【図4】本発明での波形取得の手順を説明するフローチ
ャートである。
【図5】本発明でのフレーム同期をとる手順を説明する
フローチャートである。
【図6】周波数特性の例を示す図である。
【図7】本発明でのスレッシュドレベル電圧の取得を説
明する波形図である。
【図8】スレッシュドレベル電圧と誤り率との関係を示
す図である。
【符号の説明】
3 被測定対象(DUT) 1,7 パルスパターン発生装置 2,8 エラーディテクタ(ED) 9 第1のパルスパターン発生手段 10 第1の記録手段 11、15 通信手段 12 誤り検出手段 13 制御/演算手段 14 第2の記録手段 20 表示手段

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 第1のパルスパターン発生手段によって
    発生された基準パルスパターン信号を、被測定対象を介
    して測定装置に入力する被測定信号の、ビットエラー、
    伝達特性及び信号波形を測定する多機能測定システムに
    おいて、 前記測定装置には、誤り検出手段、制御/演算手段、記
    録手段及び表示手段を備え、 前記誤り検出手段には、 前記基準パルスパターン信号に同期したパルスパターン
    を発生する第2のパルスパターン発生手段と、 前記被測定信号をスライスするスレッシュドレベルを可
    変設定するスレッシュドレベル可変手段と、 前記被測定信号に対応したクロック信号を任意の時間遅
    延させる遅延時間可変手段と、 前記スレッシュドレベル可変手段の出力と前記第のパル
    スパターン発生手段の出力とを比較するデータ比較手段
    と、 を備えることを特徴とする多機能測定システム。
  2. 【請求項2】 前記第1のパルスパターン発生手段及び
    前記測定装置には、それぞれ記憶手段を備え、前記記憶
    手段間は通信手段を介してデータの送受を前記制御/演
    算手段によって管理されていることを特徴とする請求項
    1に記載の多機能測定システム。
  3. 【請求項3】 前記スレッシュドレベル可変手段の出力
    と前記第のパルスパターン発生手段の出力とを比較する
    ことによって、被測定信号のビットエラーを測定するこ
    とを特徴とする請求項1又は2に記載の多機能測定シス
    テム。
  4. 【請求項4】 前記遅延時間可変手段の遅延時間を可変
    することによって被測定信号のフレーム同期を取るフレ
    ーム同期手段と、 前記フレーム同期手段によるフレーム同期確立後に、前
    記遅延時間可変手段によって、任意に時間を変化させた
    時点における前記被測定信号の電圧値を複数個取得する
    電圧取得手段と、 を備えて、前記クロック信号の少なくとも1周期の期間
    における、前記複数個の電圧値を時系列に並べて前記表
    示手段に、被測定信号の信号波形として表示することを
    特徴とする請求項1〜3のいずれか1項に記載の多機能
    測定システム。
  5. 【請求項5】 前記フレーム同期手段は、前記遅延時間
    可変手段の遅延時間を可変して、被測定信号と前記第2
    のパルスパターン発生手段からのパルスパターンとを前
    記データ比較手段によってビットエラーの測定を行い、
    ビットエラーが規定値以内の場合に、フレーム同期がと
    れていると判断する、 ことを特徴とする請求項4に記載の多機能測定システ
    ム。
  6. 【請求項6】 前記電圧取得手段は、任意の遅延時間毎
    に、前記スレッシュドレベルを可変させて、ビットエラ
    ーの値が無から有に変化する時点の電圧を取得するこ
    と、 ことを特徴とする請求項4又は5に記載の多機能測定シ
    ステム。
  7. 【請求項7】 前記被測定波形をフーリエ変換して、周
    波数特性及び位相特性を含む被測定対象の伝達特性を求
    める手段を備えることを特徴とする請求項1〜5のいず
    れか1項に記載の多機能測定システム。
  8. 【請求項8】 前記第1のパルスパターン発生手段及び
    前記測定装置に含まれる記憶手段には、前記第1のパル
    スパターン発生手段単独の周波数特性及び位相特性を含
    む伝達特性が記憶されていることを特徴とする請求項7
    に記載の多機能測定システム。
  9. 【請求項9】 遅延時間可変手段の遅延時間を可変する
    ことによって被測定信号のフレーム同期を取るステップ
    と、 フレーム同期確立後に、前記遅延時間可変手段によっ
    て、任意に時間を変化させた時点における前記被測定信
    号の電圧値を複数個取得するステップと、 前記取得した複数個の電圧値を時系列に並べるステップ
    と、 を含むことを特徴とする被測定信号の波形測定方法。
  10. 【請求項10】 前記電圧を取得するステップは、任意
    の遅延時間毎に、被測定信号をスライスするスレッシュ
    ドレベルを可変させて、ビットエラーの値が無から有に
    変化する時点の電圧を取得することを特徴とする請求項
    9記載の被測定信号の波形測定方法。
  11. 【請求項11】 前記フレーム同期を取るステップは、
    前記遅延時間可変手段の遅延時間を可変して、被測定信
    号と所定のパルスパターンとをデータ比較手段によって
    ビットエラーの測定を行い、ビットエラーが規定値以内
    の場合に、フレーム同期がとれていると判断することを
    特徴とする請求項9又は10に記載の被測定信号の波形
    測定方法。
JP2002121563A 2002-04-24 2002-04-24 多機能測定システム及び波形測定方法 Expired - Fee Related JP3900266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002121563A JP3900266B2 (ja) 2002-04-24 2002-04-24 多機能測定システム及び波形測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121563A JP3900266B2 (ja) 2002-04-24 2002-04-24 多機能測定システム及び波形測定方法

Publications (2)

Publication Number Publication Date
JP2003319015A true JP2003319015A (ja) 2003-11-07
JP3900266B2 JP3900266B2 (ja) 2007-04-04

Family

ID=29537421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121563A Expired - Fee Related JP3900266B2 (ja) 2002-04-24 2002-04-24 多機能測定システム及び波形測定方法

Country Status (1)

Country Link
JP (1) JP3900266B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137076A1 (ja) * 2009-05-28 2010-12-02 株式会社アドバンテスト パルス測定装置およびパルス測定方法ならびにそれらを用いた試験装置
JP2011135507A (ja) * 2009-12-25 2011-07-07 Anritsu Corp データ信号評価装置
JP2011137722A (ja) * 2009-12-28 2011-07-14 Anritsu Corp 誤り率測定装置及び方法
JP2011146792A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2011146791A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2011153984A (ja) * 2010-01-28 2011-08-11 Anritsu Corp 波形観測装置及び方法
JP2012028883A (ja) * 2010-07-21 2012-02-09 Anritsu Corp 誤り率測定装置および誤り率測定方法
CN111613159A (zh) * 2019-02-26 2020-09-01 精工爱普生株式会社 定时控制器和显示装置
JP2021144820A (ja) * 2020-03-11 2021-09-24 日新電機株式会社 インピーダンス測定治具

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137076A1 (ja) * 2009-05-28 2010-12-02 株式会社アドバンテスト パルス測定装置およびパルス測定方法ならびにそれらを用いた試験装置
JP2011135507A (ja) * 2009-12-25 2011-07-07 Anritsu Corp データ信号評価装置
JP2011137722A (ja) * 2009-12-28 2011-07-14 Anritsu Corp 誤り率測定装置及び方法
JP2011146792A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2011146791A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2011153984A (ja) * 2010-01-28 2011-08-11 Anritsu Corp 波形観測装置及び方法
JP2012028883A (ja) * 2010-07-21 2012-02-09 Anritsu Corp 誤り率測定装置および誤り率測定方法
CN111613159A (zh) * 2019-02-26 2020-09-01 精工爱普生株式会社 定时控制器和显示装置
CN111613159B (zh) * 2019-02-26 2023-11-28 精工爱普生株式会社 定时控制器和显示装置
JP2021144820A (ja) * 2020-03-11 2021-09-24 日新電機株式会社 インピーダンス測定治具
JP7429858B2 (ja) 2020-03-11 2024-02-09 日新電機株式会社 インピーダンス測定治具

Also Published As

Publication number Publication date
JP3900266B2 (ja) 2007-04-04

Similar Documents

Publication Publication Date Title
US7398169B2 (en) Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
KR101241255B1 (ko) 무선 주파수 자기상관 신호 트리거 생성기
US7519874B2 (en) Method and apparatus for bit error rate analysis
US8604773B2 (en) Receiving apparatus, test apparatus, receiving method, and test method
WO2007099918A1 (ja) 測定装置、試験装置、及び電子デバイス
WO1997007611A1 (en) System for measuring jitter in a non-binary digital signal
JP2004200868A (ja) ジッタ測定装置およびジッタ測定方法
JP5066073B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
JP4032421B2 (ja) 測定データ同期システム
JP2003319015A (ja) 多機能測定システム及び波形測定方法
JP5256094B2 (ja) ジッタ測定装置
US7864908B2 (en) Apparatus and methods for clock signal recovery and for jitter measurement relative to the recovered clock signal
US20020063553A1 (en) Method and apparatus for displaying triggered waveform on an error performance analyzer
US6629272B1 (en) Method and apparatus for displaying eye diagram on an error performance analyzer
JP3846330B2 (ja) 収集データの同期化方法及びデータ処理システム
US5555507A (en) Method for detecting non-linear behavior in a digital data transmission path to be examined
JP5154585B2 (ja) 誤り率測定装置及び方法
JP5290213B2 (ja) 誤り率測定装置及び方法
JP3474308B2 (ja) ジッタ測定装置
JP2011153984A (ja) 波形観測装置及び方法
JP3821802B2 (ja) ジッタ測定装置
JPH0856214A (ja) 誤り率測定装置
JPH05256882A (ja) 非同期校正回路及び周波数検出回路
JP2009171240A (ja) ジッタ伝達特性測定装置
JP6082419B2 (ja) データ信号発生装置及びデータ信号発生方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees