JP6082419B2 - データ信号発生装置及びデータ信号発生方法 - Google Patents
データ信号発生装置及びデータ信号発生方法 Download PDFInfo
- Publication number
- JP6082419B2 JP6082419B2 JP2015070217A JP2015070217A JP6082419B2 JP 6082419 B2 JP6082419 B2 JP 6082419B2 JP 2015070217 A JP2015070217 A JP 2015070217A JP 2015070217 A JP2015070217 A JP 2015070217A JP 6082419 B2 JP6082419 B2 JP 6082419B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock signal
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 claims description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000012935 Averaging Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
まず、本発明に係るデータ信号発生装置の第1実施形態における構成について図1〜図5を用いて説明する。
本実施形態におけるデータ信号発生装置40を図7に示す。データ信号発生装置40は、同期装置50を備えた点が第1実施形態(図1参照)と異なる。
本実施形態におけるデータ信号発生装置60を図8に示す。データ信号発生装置60は、同期装置70を備えた点が第1実施形態(図1参照)と異なる。
さらに、図8に示したデータ信号発生装置60において、分周器71を省略して基準クロック信号CK1を可変遅延器30に直接入力し、分周器72の分周比をmとしてもよい。なお、可変遅延器30による遅延時間は、遅延対象のクロック信号の周期に比例する。
11 データ出力部
13 マルチプレクサ
20、50、70 同期装置
21 位相比較器
22 比較タイミング指示部(比較タイミング指示手段)
24 平均化部(平均電圧算出手段)
25 制御部(制御手段)
30 可変遅延器(可変遅延手段)
31 移相器
32 第1のミキサ
33 第2のミキサ
34 加算器(合成手段)
Claims (4)
- 基準クロック信号の複数m分の1の周波数のデータ要求信号を受けて、前記複数mビットの並列データと当該並列データに同期したデータ同期クロック信号とを出力するデータ出力部(11)と、
前記基準クロック信号が前記複数m分周された分周クロック信号に基づいて、前記データ出力部から出力された並列データを受けて、前記基準クロック信号のレートのシリアルのデータ信号を出力する前記複数m対1のマルチプレクサ(13)と、
前記データ同期クロック信号の位相と前記分周クロック信号の位相とを比較して位相差を検出し検出信号を出力する位相比較器(21)を含み、前記データ出力部から出力された並列データと前記分周クロック信号とを同期させる同期装置(20)と、
を有するデータ信号発生装置(10)において、
前記並列データは一定の周期を有するジッタ成分を含み、
前記同期装置は、
前記位相比較器の比較タイミングを前記ジッタ成分の周期とは異なるランダムな周期で指示する比較タイミング指示手段(22)と、
前記比較タイミング指示手段の指示に基づいて前記位相比較器が検出した前記検出信号の電圧を予め定められた回数取得して前記検出信号の平均電圧を算出する平均電圧算出手段(24)と、
前記平均電圧に応じた制御信号を生成する制御手段(25)と、
前記基準クロック信号又は前記分周クロック信号に、前記制御信号に応じた量の遅延を与える可変遅延手段(30)と、
を備えたことを特徴とするデータ信号発生装置。 - 前記可変遅延手段は、直交変調器型であることを特徴とする請求項1に記載のデータ信号発生装置。
- 前記可変遅延手段は、
前記基準クロック信号又は前記分周クロック信号を入力信号として受けて90°位相差のある2信号を出力する移相器(31)と、
前記移相器の一方の出力信号に第1の直流電圧を乗算する第1のミキサ(32)と、
前記移相器の他方の出力信号に第2の直流電圧を乗算する第2のミキサ(33)と、
前記第1のミキサの出力信号と前記第2のミキサの出力信号とを合成して、前記第1の直流電圧と前記第2の直流電圧との比に応じた時間分、前記入力信号を遅延させた信号を出力する合成手段(34)と、
を備えたことを特徴とする請求項2に記載のデータ信号発生装置。 - 請求項1に記載のデータ信号発生装置(10)を用いたデータ信号発生方法であって、
前記並列データは一定の周期を有するジッタ成分を含み、
前記比較タイミング指示手段が、前記位相比較器の比較タイミングを前記ジッタ成分の周期とは異なるランダムな周期で指示するステップ(S13)と、
前記平均電圧算出手段が、前記比較タイミング指示手段の指示に基づいて前記位相比較器が検出した前記検出信号の電圧を予め定められた回数取得して前記検出信号の平均電圧を算出するステップ(S18)と、
前記制御手段が、前記平均電圧に応じた制御信号を生成するステップ(S19)と、
前記可変遅延手段が、前記基準クロック信号又は前記分周クロック信号に、前記制御信号に応じた量の遅延を与えるステップ(S21)と、
を含むことを特徴とするデータ信号発生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015070217A JP6082419B2 (ja) | 2015-03-30 | 2015-03-30 | データ信号発生装置及びデータ信号発生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015070217A JP6082419B2 (ja) | 2015-03-30 | 2015-03-30 | データ信号発生装置及びデータ信号発生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016192596A JP2016192596A (ja) | 2016-11-10 |
JP6082419B2 true JP6082419B2 (ja) | 2017-02-15 |
Family
ID=57245819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015070217A Active JP6082419B2 (ja) | 2015-03-30 | 2015-03-30 | データ信号発生装置及びデータ信号発生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6082419B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793822A (en) * | 1995-10-16 | 1998-08-11 | Symbios, Inc. | Bist jitter tolerance measurement technique |
JP4323873B2 (ja) * | 2003-06-13 | 2009-09-02 | 富士通株式会社 | 入出力インタフェース回路 |
JP4846788B2 (ja) * | 2006-03-31 | 2011-12-28 | アンリツ株式会社 | データ信号発生装置 |
JP2008288759A (ja) * | 2007-05-16 | 2008-11-27 | Yokogawa Electric Corp | ジッタ発生装置 |
-
2015
- 2015-03-30 JP JP2015070217A patent/JP6082419B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016192596A (ja) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4536610B2 (ja) | 半導体試験装置 | |
JP4846788B2 (ja) | データ信号発生装置 | |
US7999707B2 (en) | Apparatus for compensating for error of time-to-digital converter | |
US9191193B1 (en) | Clock synchronization | |
JP4649480B2 (ja) | 試験装置、クロック発生装置、及び電子デバイス | |
KR101970845B1 (ko) | 반도체 장치 | |
WO2007086275A1 (ja) | 試験装置および試験方法 | |
JP4355704B2 (ja) | 測定装置、測定方法、及び試験装置 | |
KR20150007522A (ko) | 클럭 지연 검출회로 및 이를 이용하는 반도체 장치 | |
JP2016061781A (ja) | 試験測定システム及び複数のオシロスコープを同期させる方法 | |
KR100811276B1 (ko) | 지연고정루프회로 | |
JP6687392B2 (ja) | シリアライザ装置 | |
JP4293840B2 (ja) | 試験装置 | |
JP6082419B2 (ja) | データ信号発生装置及びデータ信号発生方法 | |
JP2017112458A (ja) | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 | |
JP2013005050A (ja) | クロック生成装置および電子機器 | |
KR101003126B1 (ko) | 멀티 페이즈 클럭 생성회로 | |
JP5208211B2 (ja) | 試験装置、及び試験方法 | |
KR101643497B1 (ko) | 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법 | |
KR101628160B1 (ko) | 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 | |
WO2010021131A1 (ja) | 試験装置および試験方法 | |
JP2009014363A (ja) | 半導体試験装置 | |
US8004332B2 (en) | Duty ratio control apparatus and duty ratio control method | |
JP7113788B2 (ja) | 位相同期回路 | |
JP2011004248A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6082419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |