KR20160105104A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160105104A
KR20160105104A KR1020150028348A KR20150028348A KR20160105104A KR 20160105104 A KR20160105104 A KR 20160105104A KR 1020150028348 A KR1020150028348 A KR 1020150028348A KR 20150028348 A KR20150028348 A KR 20150028348A KR 20160105104 A KR20160105104 A KR 20160105104A
Authority
KR
South Korea
Prior art keywords
data
signal
rising
polling
synchronous
Prior art date
Application number
KR1020150028348A
Other languages
English (en)
Inventor
곽노협
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150028348A priority Critical patent/KR20160105104A/ko
Priority to US14/725,142 priority patent/US9425774B1/en
Publication of KR20160105104A publication Critical patent/KR20160105104A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

파이프 입력 신호, 파이프 출력 신호, 라이징 클럭, 및 폴링 클럭에 응답하여 병렬 형식의 데이터를 직렬 형식의 동기 데이터로서 출력하는 데이터 정렬부; 상기 동기 데이터의 각 비트 레벨을 비교하여 구동 제어 신호를 생성하는 구동 제어부; 및 상기 구동 제어 신호에 응답하여 구동력을 가변시키며, 상기 구동력으로 상기 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 전기적인 신호를 입력 받고, 신호에 따른 특정 동작을 수행한 이후, 전기적인 신호를 출력하도록 구성된다.
반도체 장치가 고속화됨에 따라 정확히 신호를 입력 받는 기술도 중요해지고, 정확한 신호를 출력하는 기술 또한 중요해지고 있다.
특히, 고속으로 데이터를 출력하는 반도체 장치가 정확한 데이터를 출력하는 것은 반도체 장치의 성능을 판가름할 수 있는 척도가 된다.
본 발명은 데이터를 고속으로 출력하더라도 데이터의 왜곡이 발생하는 것을 방지할 수 있는 반도체 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 장치는 파이프 입력 신호, 파이프 출력 신호, 라이징 클럭, 및 폴링 클럭에 응답하여 병렬 형식의 데이터를 직렬 형식의 동기 데이터로서 출력하는 데이터 정렬부; 상기 동기 데이터의 각 비트 레벨을 비교하여 구동 제어 신호를 생성하는 구동 제어부; 및 상기 구동 제어 신호에 응답하여 구동력을 가변시키며, 상기 구동력으로 상기 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 병렬 형식의 데이터를 직렬 형식의 동기 데이터로서 출력하는 데이터 정렬부; 상기 동기 데이터(TX_in) 중 연속적으로 2비트이상 동일한 데이터의 값이 유지되다가 데이터 값이 달라지면 구동 제어 신호(DS_ISI)를 인에이블시키는 구동 제어부; 및 상기 구동 제어 신호에 따라 가변되는 구동력으로 상기 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 구동 제어 신호에 응답하여 구동력이 가변되며, 가변된 구동력으로 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부; 및 상기 동기 데이터의 연속된 데이터 값에 응답하여 상기 구동 제어 신호를 생성하는 구동 제어부를 포함한다.
본 발명에 따른 반도체 장치는 데이터 출력시 데이터의 왜곡이 발생하는 것을 방지하여 정확한 데이터 출력이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 구동 제어부의 구성도,
도 3은 도 1의 데이터 출력 드라이빙부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 데이터 정렬부(100), 구동 제어부(200), 및 데이터 출력 드라이빙부(300)를 포함할 수 있다.
상기 데이터 정렬부(100)는 파이프 입력 신호(PIN), 파이프 출력 신호(POUT), 라이징 클럭(RCLK) 및 폴링 클럭(FCLK)에 응답하여 병렬 형식의 데이터(Data<0:n>)를 직렬 형식의 동기 데이터(TX_in)로서 출력한다. 예를 들어, 데이터 정렬부(100)는 상기 파이프 입력 신호(PIN)가 인에이블되면 병렬 형식의 데이터(Data<0:n>)를 입력 받아 저장하고, 상기 파이프 출력 신호(POUT)가 인에이블되면 저장된 데이터를 설정된 순서에 따라 라이징 클럭(RCLK) 및 폴링 클럭(FCLK)에 동기시켜 직렬 형식의 동기 데이터(TX_in)로서 출력한다.
상기 데이터 정렬부(100)는 파이프 래치부(110) 및 동기화부(120)를 포함할 수 있다.
상기 파이프 래치부(110)는 상기 파이프 입력 신호(PIN). 상기 파이프 출력 신호(POUT)에 응답하여 병렬 형식의 상기 데이터(Data<0:n>)를 라이징 데이터(RDO), 및 폴링 데이터(FDO)로서 출력한다. 예를 들어, 상기 파이프 래치부(110)는 상기 파이프 입력 신호(PIN)가 인에이블되면 병렬 형식의 상기 데이터(Data<0:n>)를 입력 받아 저장한다. 상기 파이프 래치부(110)는 상기 파이프 출력 신호(POUT))가 인에이블되면 상기 파이프 입력 신호(PIN)에 의해 저장된 데이터를 설정된 순서에 따라 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FOD)로서 출력한다.
상기 동기화부(120)는 상기 라이징 클럭(RCLK) 및 상기 폴링 클럭(FCLK)에 응답하여 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)를 상기 동기 데이터(TX_in)로서 출력한다. 예를 들어, 상기 동기화부(120)는 상기 라이징 데이터(RDO)를 상기 라이징 클럭(RCLK)에 동기시키고, 상기 폴링 데이터(FDO)를 상기 폴링 클럭(FCLK)에 동기시켜 상기 동기 데이터(TX_in)로서 출력한다. 이때, 상기 라이징 클럭(RCLK)과 상기 폴링 클럭(FCLK)은 동일한 주파수의 클럭이며, 상기 라이징 클럭(RCLK)의 라이징 타이밍과 상기 폴링 클럭(FCLK)의 폴링 타이밍은 동일하다. 또한 상기 동기 데이터(TX_in)의 홀수번째 데이터는 상기 라이징 클럭(RCLK)에 동기된 상기 라이징 데이터(RDO)이고, 상기 동기 데이터(TX_in)의 짝수번째 데이터는 상기 폴링 클럭(FCLK)에 동기된 상기 폴링 데이터(FDO)이다. 즉, 상기 동기화부(120)는 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)를 교대로 상기 동기 데이터(TX_in)로서 출력한다.
상기 구동 제어부(200)는 상기 동기 데이터(TX_in) 중 연속적으로 2비트이상 동일한 데이터의 값이 유지되다가 데이터 값이 달라지면 구동 제어 신호(DS_ISI)를 인에이블시키도록 구성될 수 있다. 상기 구동 제어부(200)를 상세히 설명하면, 상기 구동 제어부(200)는 상기 라이징 데이터(RDO), 상기 폴링 데이터(FDO), 상기 라이징 클럭(RCLK) 및 상기 폴링 클럭(FCLK)에 응답하여 상기 구동 제어 신호(DS_ISI)를 생성한다. 더욱 상세히 설명하면, 상기 구동 제어부(200는 상기 라이징 데이터(RDO)와 상기 폴링 데이터(FDO)를 상기 라이징 클럭(RCLK) 및 상기 폴링 클럭(FCLK)에 각각 동기시키고, 동기된 데이터들을 비교하여 연속되어 출력된 데이터의 값이 동일한지를 판단하고, 그 판단 결과에 따라 상기 구동 제어 신호(DS_ISI)를 생성한다.
상기 데이터 출력 드라이빙부(300)는 상기 동기 데이터(TX_in)를 드라이빙하여 출력 데이터(DQ)로서 출력한다. 이때, 상기 데이터 출력 드라이빙부(300)는 상기 구동 제어 신호(DS_ISI)가 인에이블되면 상기 구동 제어 신호(DS_ISI)가 디스에이블되었을 때보다 큰 구동력으로 상기 동기 데이터(TX_in)를 드라이빙하여 상기 출력 데이터(DQ)로서 출력한다.
상기 구동 제어부(200)는 도 2에 도시된 바와 같이, 동기 신호 생성부(210), 비교부(220), 출력 선택부(230), 및 펄스 생성부(240)를 포함할 수 있다.
상기 동기 신호 생성부(210)는 상기 라이징 데이터(RDO)와 상기 폴링 데이터(FDO)를 동일한 타이밍에 비교하기 위하여, 상기 라이징 데이터(RDO)와 상기 폴링 데이터(FDO)를 정렬시킨다. 예를 들어, 상기 동기 신호 생성부(210)는 상기 라이징 데이터(RDO)를 상기 폴링 클럭(FCLK)에 동기시켜 제 1 동기 신호(S_a1)로서 출력하고, 상기 폴링 데이터(FDO)를 상기 폴링 클럭(FCLK)에 동기시켜 제 2 동기 신호(S_a2)로서 출력하며, 상기 폴링 데이터(FDO)를 상기 라이징 클럭(RCLK)에 동기시켜 상기 제 3 동기 신호(S_a3)로서 출력한다.
상기 동기 신호 생성부(210)는 제 1 내지 제 3 플립플롭(FF1, FF2, FF3)을 포함한다.
상기 제 1 플립플롭(FF1)은 상기 폴링 클럭(FCLK)이 하이 레벨로 천이할 때 상기 라이징 데이터(RDO)를 래치하여 상기 제 1 동기 신호(S_a1)로서 출력한다. 상기 제 1 플립플롭(FF1)은 데이터 입력단에 상기 라이징 데이터(RDO)를 입력 받고 클럭 입력단에 상기 폴링 클럭(FCLK)을 입력 받으며, 출력단에서 상기 제 1 동기 신호(S_a1)를 출력한다.
상기 제 2 플립플롭(FF2)은 상기 폴링 클럭(FCLK)이 하이 레벨로 천이할 때 상기 폴링 데이터(FDO)를 래치하여 상기 제 2 동기 신호(S_a2)로서 출력한다. 상기 제 2 플립 플롭(FF2)은 데이터 입력단에 상기 폴링 데이터(FDO)를 입력 받고 클럭 입력단에 상기 폴링 클럭(FCLK)을 입력 받으며, 출력단에서 상기 제 2 동기 신호(S_a2)를 출력한다.
상기 제 3 플립플롭(FF3)은 상기 라이징 클럭(RCLK)이 하이 레벨로 천이할 때 상기 폴링 데이터(FDO)를 래치하여 상기 제 3 동기 신호(S_a3)로서 출력한다. 상기 제 3 플립플롭(FF3)은 데이터 입력단에 상기 폴링 데이터(FDO)를 입력 받고 클럭 입력단에 상기 라이징 클럭(RCLK)을 입력 받으며, 출력단에서 상기 제 3 동기 신호(S_a3)를 출력한다.
상기 비교부(220)는 상기 제 1 동기 신호(S_a1) 및 상기 제 2 동기 신호(S_a2)를 비교하여 제 1 비교 신호(Com1)를 생성하고, 상기 라이징 데이터(RDO) 및 상기 제 3 동기 신호(S_a3)를 비교하여 제 2 비교 신호(Com2)를 생성한다. 예를 들어, 상기 비교부(220)는 상기 제 1 동기 신호(S_a1) 및 상기 제 2 동기 신호(S_a2)가 동일한 레벨이면 상기 제 1 비교 신호(Com1)를 인에이블시키고, 서로 다른 레벨이면 상기 제 1 비교 신호(Com1)를 디스에이블시킨다. 또한 상기 비교부(220)는 상기 라이징 데이터(RDO) 및 상기 제 3 동기 신호(S_a3)가 동일한 레벨이면 상기 제 2 비교 신호(Com1)를 인에이블시키고, 서로 다른 레벨이면 상기 제 2 비교 신호(Com2)를 디스에이블시킨다.
상기 비교부(220)는 제 1 및 제 2 익스클루시브 노어 게이트(EX_nor1, EX_nor2)를 포함한다.
상기 제 1 익스클루시브 노어 게이트(EX_nor1)는 상기 제 1 및 제 2 동기 신호(S_a1, S_a2)가 동일한 레벨이면 상기 제 1 비교 신호(Com1)를 인에이블시키고, 서로 다른 레벨이면 상기 제 1 비교 신호(Com1)를 디스에이블시킨다. 상기 제 1 익스클루시브 노어 게이트(EX_nor1)는 상기 제 1 및 제 2 동기 신호(S_a1,S_a2)를 입력 받아 상기 제 1 비교 신호(Com1)를 출력한다.
상기 제 2 익스클루시브 노어 게이트(EX_nor1)는 상기 라이징 데이터(RDO) 및 상기 제 3 동기 신호(S_a3)가 동일한 레벨이면 상기 제 2 비교 신호(Com2)를 인에이블시키고, 서로 다른 레벨이면 상기 제 2 비교 신호(Com2)를 디스에이블시킨다. 상기 제 2 익스클루시브 노어 게이트(EX_nor2)는 상기 라이징 데이터(RDO) 및 상기 제 3 동기 신호(S_a3)를 입력 받고 상기 제 2 비교 신호(Com2)를 출력한다.
상기 출력 선택부(230)는 상기 라이징 클럭(RCLK) 및 상기 폴링 클럭(FCLK)에 응답하여 상기 제 1 및 제 2 비교 신호(Com1, Com2)를 비교 노드(Node_com)에 교대로 출력한다. 예를 들어, 상기 출력 선택부(230)는 상기 폴링 클럭(FCLK)이 하이 레벨일 경우 상기 제 1 비교 신호(Com1)를 상기 비교 노드(Node_com)로 출력하고, 상기 라이징 클럭(RCLK)이 하이 레벨일 경우 상기 제 2 비교 신호(Com2)를 상기 비교 노드(Node_com)로 출력한다.
상기 출력 선택부(230)는 제 1 및 제 2 패스 게이트(PG1, PG2) 및 제 1 및 제 2 인버터(IV1, IV2)를 포함한다. 상기 제 1 인버터(IV1)는 상기 폴링 클럭(FCLK)을 입력 받는다. 상기 제 1 패스 게이트(PG1)는 제 1 제어단에 상기 제 1 인버터(IV1)의 출력 신호를 입력 받고, 제 2 제어단에 상기 폴링 클럭(FCLK)을 입력 받으며, 입력단에 상기 제 1 비교 신호(Com1)를 입력 받고 출력단이 상기 비교 노드(Node_com)에 연결된다. 상기 제2 인버터(IV2)는 상기 라이징 클럭(RCLK)을 입력 받는다. 상기 제 2 패스 게이트(PG2)는 제 1 제어단에 상기 제 2 인버터(IV2)의 출력 신호를 입력 받으며 제 2 제어단에 상기 라이징 클럭(RCLK)을 입력 받으며, 입력단에 상기 제 2 비교 신호(Com2)를 입력 받고 출력단이 상기 비교 노드(Node_com)에 연결된다.
상기 펄스 생성부(240)는 상기 비교 노드(Node_com)의 폴링 타이밍에 펄스를 생성하여 상기 구동 제어 신호(DS_ISI)로서 출력한다. 예를 들어, 상기 펄스 생성부(240)는 상기 비교 노드(Node_com)가 하이 레벨에서 로우 레벨로 천이되면 펄스를 생성하여 상기 구동 제어 신호(DS_ISI)로서 출력한다. 즉, 상기 펄스 생성부(240)는 상기 비교 노드(Node_com)가 하이 레벨에서 로우 레벨로 천이되면 설정된 시간동안 인에이이블되는 상기 구동 제어 신호(DS_ISI)를 생성한다.
상기 데이터 출력 드라이빙부(300)는 도 3에 도시된 바와 같이, 드라이버(310), 제어 드라이버(320)를 포함할 수 있다.
상기 드라이버(310)는 상기 동기 데이터(TX_in)를 설정된 구동력으로 드라이빙하여 상기 출력 데이터(DQ)로서 출력한다. 예를 들어, 상기 드라이버(310)는 켈리브레이션 코드(미도시)에 의해 설정된 구동력으로 상기 동기 데이터(TX_in)를 드라이빙하여 상기 출력 데이터(DQ)로서 출력할 수 있다. 예를 들어, 상기 드라이버(310)는 상기 동기 데이터(TX_in)에 응답하여 설정된 구동력으로 출력 노드(Node_out)를 구동시키고, 상기 출력 노드(Node_out)의 전압 레벨은 상기 출력 데이터(DQ)로서 출력된다.
상기 제어 드라이버(320)는 상기 구동 제어 신호(DS_ISI)가 인에이블되었을 때만 상기 동기 데이터(TX_in)를 드라이빙하여 상기 출력 데이터(DQ)로서 출력한다. 예를 들어, 상기 제어 드라이버(320)는 상기 구동 제어 신호(DS_ISI)가 인에이블되었을 때만 상기 동기 데이터(TX_in)에 응답하여 상기 출력 노드(Node_out)를 구동시키고, 상기 출력 노드(Node_out)의 전압 레벨은 상기 출력 데이터(DQ)로서 출력된다.
상기 제어 드라이버(320)는 낸드 게이트(ND1), 제 3 인버터(IV3), 및 제 1 및 제 2 트랜지스터(P1, N1)을 포함한다. 상기 낸드 게이트(ND1)는 상기 동기 데이터(TX_in) 및 상기 구동 제어 신호(DS_ISI)를 입력 받는다. 상기 제 3 인버터(IV3)는 상기 낸드 게이트(ND1)의 출력 신호를 입력 받는다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 제 3 인버터(IV3)의 출력 신호를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받으며, 드레인에 상기 출력 노드(Node_out)가 연결된다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 제 3 인버터(IV3)의 출력 신호를 입력 받고, 드레인에 상기 출력 노드(Node_out)가 연결되며, 소오스에 접지단(VSS)이 연결된다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
파이프 래치부(110)는 병렬 형식의 데이터(Data<0:n>)를 파이프 입력 신호(PIN)가 인에이블되면 저장한다. 상기 파이프 래치부(110)는 파이프 출력 신호(POUT)에 응답하여 저장된 데이터를 설정된 순서에 따라 라이징 데이터(RDO) 및 폴링 데이터(FDO)로서 출력한다.
동기화부(120)는 상기 라이징 데이터(RDO)를 상기 라이징 클럭(RCLK)에 동기시키고, 상기 폴링 데이터(FDO)를 상기 폴링 클럭(FCLK)에 동기시켜 동기 데이터(TX_in)로서 출력한다. 이때, 상기 동기화부(120)는 동기된 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)를 교대로 상기 동기 데이터(TX_in)로서 출력한다.
그러므로, 상기 파이프 래치부(110) 및 상기 동기화부(120)를 포함하는 데이터 정렬부(100)는 병렬 형식의 데이터(Data<0:n>)를 상기 파이프 입력 신호(PIN)에 응답하여 래치하고, 래치된 데이터를 상기 파이프 출력 신호(POUT)에 응답하여 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)로서 정렬하고, 상기 라이징 클럭(RCLK) 및 상기 폴링 클럭(FCLK)에 응답하여 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)를 번갈아 상기 동기 데이터(TX_in)로서 출력한다.
구동 제어부(200)는 상기 동기 데이터(TX_in) 중 2비트이상 연속된 데이터의 값이 동일하다가 데이터 값이 달라지면 구동 제어 신호(DS_ISI)를 인에이블시킨다. 즉, 상기 구동 제어부(200)는 동기 데이터(TX_in)로서 출력될 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)를 비교하여 상기 동기 데이터(TX_in)의 데이터 값이 2비트이상 연속된 데이터의 값이 동일하다가 데이터 값이 변하면 상기 구동 제어 신호(DS_ISI)를 인에이블시킨다.
도 2를 참조하면, 상기 구동 제어부(200)의 동기 신호 생성부(210)는 상기 라이징 데이터(RDO)를 상기 폴링 클럭(FCLK)의 라이징 타이밍에 동기시켜 제 1 동기 신호(S_a1)로서 출력하고, 상기 폴링 데이터(FDO)를 상기 폴링 클럭(FCLK)의 라이징 타이밍에 동기시켜 제 2 동기 신호(S_a2)로서 출력하며, 상기 폴링 데이터(FDO)를 상기 라이징 클럭(RCLK)의 라이징 타이밍에 동기시켜 상기 제 3 동기 신호(S_a3)로서 출력한다.
상기 구동 제어부(210)의 비교부(220)는 상기 제 1 및 제 2 동기 신호(S_a1, S_a2)가 동일한 레벨이면 제 1 비교 신호(Com1)를 하이 레벨로 인에이블시키고, 다른 레벨이면 상기 제 1 비교 신호(Com1)를 로우 레벨로 디스에이블시킨다. 또한 상기 비교부(220)는 상기 라이징 데이터(RDO)와 상기 제 3 동기 신호(S_a3)의 레벨이 동일하면 제 2 비교 신호(Com1)를 하이 레벨로 인에이블시키고, 레벨이 다르면 상기 제 2 비교 신호(Com2)를 로우 레벨로 디스에이블시킨다.
출력 선택부(230)는 상기 폴링 클럭(FCLK)의 레벨이 하이 레벨일 경우 상기 제 1 비교 신호(Com1)를 비교 노드(Node_com)로 출력하고, 상기 라이징 클럭(RCLK)의 레벨이 하이 레벨일 경우 상기 제 2 비교 신호(Com2)를 상기 비교 노드(Node_com)로 출력한다.
펄스 생성부(240)는 상기 비교 노드(Node_com)가 하이 레벨에서 로우 레벨로 천이될 때 소정시간 인에이블되는 상기 구동 제어 신호(DS_ISI)를 생성한다.
데이터 출력 드라이빙부(300)는 상기 동기 데이터(TX_in)를 드라이빙하여 출력 데이터(DQ)로서 출력한다. 이때, 상기 데이터 출력 드라이빙부(300)는 상기 구동 제어 신호(DS_ISI)가 인에이블되면 상기 구동 제어 신호(DS_ISI)가 디스에이블되었을 때보다 더 큰 구동력으로 상기 동기 데이터(TX_in)를 드라이빙하여 상기 출력 데이터(DQ)로서 출력한다.
도 4를 참조하여 더욱 상세히 설명하면 다음과 같다.
상기 라이징 클럭(RCLK), 상기 폴링 클럭(FCLK), 상기 라이징 데이터(RDO) 및 상기 폴링 데이터(FDO)가 도 4에 도시된 바와 같이 개시된다고 가정한다.
상기 라이징 데이터(RDO)는 상기 폴링 클럭(FCLK)에 동기되어 상기 제 1 동기 신호(S_a1)로서 출력된다. 즉, 상기 라이징 데이터(RDO)는 상기 폴링 클럭(FCLK)이 하이 레벨로 천이할 때마다 래치되고, 래치된 신호가 상기 제 1 동기 신호(S_a1)로서 출력된다. 그러므로, 상기 제 1 동기 신호(S_a1)는 상기 라이징 데이터(RDO)보다 상기 라이징 클럭(RCLK)의 1/2주기만큼 지연된 신호로서 출력된다.
상기 폴링 데이터(FDO)는 상기 폴링 클럭(FCLK)에 동기되어 상기 제 2 동기 신호(S_a2)로서 출력된다. 즉, 상기 폴링 데이터(FDO)는 상기 폴링 클럭(FCLK)이 하이 레벨로 천이할 때마다 래치되고, 래치된 신호가 상기 제 2 동기 신호(S_a2)로서 출력된다. 그러므로, 상기 제 1 및 제 2 동기 신호(S_a1, S_a2)는 상기 폴링 클럭(FCLK)에 동기된 신호로서, 상기 폴링 클럭(FCLK)이 하이 레벨로 천이할 때마다 레벨이 변할 수 있는 신호이다.
상기 폴링 데이터(FDO)는 상기 라이징 클럭(RCLK)에 동기되어 상기 제 3 동기 신호(S_a3)로서 출력된다. 그러므로, 상기 제 3 동기 신호(S_a3)는 상기 폴링 클럭(FCLK)에 동기되는 상기 제 2 동기 신호(S_a2)보다 1/2주기만큼 지연된 신호이다.
즉, 상기 제 1 동기 신호(S_a1)는 상기 라이징 데이터(RDO)보다 1/2 주기만큼 지연된 신호이고, 상기 제 2 동기 신호(S_a2)는 상기 폴링 데이터(FDO)보다 1/2 주기만큼 지연된 신호이며, 상기 제 3 동기 신호(S_a3)는 상기 제 2 동기 신호보다 1/2주기만큼 지연된 신호이다. 그러므로, 상기 제 3 동기 신호(S_a3)는 상기 폴링 데이터(FDO)보다 한 주기만큼 지연된 신호가 되며, 상기 라이징 데이터(RDO)와도 한 주기만큼 차이가 난다.
또한 상기 동기 데이터(TX_in)는 상기 라이징 데이터(RDO)와 상기 폴링 데이터(FDO)가 교대로 출력되는 신호이다. 예를 들어, 상기 동기 데이터(TX_in)의 첫번째 데이터(0)는 상기 라이징 데이터(RDO)의 첫번째 데이터(0)이고, 상기 동기 데이터(TX_in)의 두번째 데이터(1)는 상기 폴링 데이터(FDO)의 첫번째 데이터(1)이다. 상기 동기 데이터(TX_in)의 세번째 데이터(2)는 상기 라이징 데이터(RDO)의 두번째 데이터(2)이고, 상기 동기 데이터(TX_in)의 네번째 데이터(3)는 상기 폴링 데이터(FDO)의 두번째 데이터(3)이다. 상기 동기 데이터(TX_in)의 다섯번째 데이터(4)는 상기 라이징 데이터(RDO)의 세번재 데이터(4)이고, 상기 동기 데이터(TX_in)의 여섯번째 데이터(5)는 상기 폴링 데이터(FDO)의 세번째 데이터(5)이다. 상기 동기 데이터(TX_in)의 일곱번째 데이터(6)는 상기 라이징 데이터(RDO)의 네번재 데이터(6)이고, 상기 동기 데이터(TX_in)의 여덟번째 데이터(7)는 상기 폴링 데이터(FDO)의 네번째 데이터(7)이다.
상기 제 1 비교 신호(Com1)는 상기 제 1 동기 신호(S_a1)와 상기 제 2 동기 신호(S_a2)을 비교한 결과에 의해 생성되는 신호로서, 상기 제 1 및 제 2 동기 신호(S_a1, S_a2)가 동일한 레벨이면 하이 레벨로 인에이블되고, 서로 다른 레벨이면 로우 레벨로 디스에이블되는 신호이다. 다시 설명하면, 상기 제 1 동기 신호(S_a1)는 상기 라이징 데이터(RDO)를 1/2 주기만큼 지연시킨 신호로서, 상기 제 1 동기 신호(S_a1)는 상기 라이징 데이터(RDO)에 대응하는 레벨을 갖는다. 또한 상기 제 2 동기 신호(S_a2)는 상기 폴링 데이터(FDO)를 1/2 주기만큼 지연시킨 신호로서 상기 제 2 동기 신호(S_a2)는 상기 폴링 데이터(FDO)에 대응하는 레벨을 갖는다. 그러므로, 상기 제 1 비교 신호(Com1)는 상기 라이징 데이터(RDO)의 첫번째 데이터(0)와 상기 폴링 데이터(FDO)의 첫번째 데이터(1)를 비교한 결과와, 상기 라이징 데이터(RDO)의 두번째 데이터(2)와 상기 폴링 데이터(FDO)의 두번째 데이터(3)를 비교한 결과를 나타낸다. 또한 상기 제 1 비교 신호(Com1)는 상기 라이징 데이터(RDO)의 세번째 데이터(4)와 상기 폴링 데이터(FDO)의 세번째 데이터(5)를 비교한 결과와 상기 라이징 데이터(RDO)의 네번째 데이터(6)와 상기 폴링 데이터(FDO)의 네번째 데이터(7)를 비교한 결과를 나타낸다.
그러므로, 상기 제 1 비교 신호(Com1)는 상기 동기 데이터(TX_in)의 첫번째 데이터(0)와 상기 동기 데이터(TX_in)의 두번째 데이터(1)를 비교한 결과, 상기 동기 데이터(TX_in)의 세번째 데이터(2)와 상기 동기 데이터(TX_in)의 네번째 데이터(3)를 비교한 결과, 상기 동기 데이터(TX_in)의 다섯번째 데이터(4)와 상기 동기 데이터(TX_in)의 여섯번째 데이터(5)를 비교한 결과, 및 상기 동기 데이터(TX_in)의 일곱번째 데이터(6)와 상기 동기 데이터(TX_in)의 여덟번째 데이터(7)를 비교한 결과를 나타낸다.
또한 상기 제 2 비교 신호(Com2)는 상기 라이징 데이터(RDO)와 상기 제 3 동기 신호(S_a3)를 비교한 결과에 의해 생성되는 신호로서, 상기 라이징 데이터(RDO)와 상기 제 3 동기 신호(S_a3)가 동일한 레벨이면 하이 레벨로 인에이블되고, 서로 다른 레벨이면 로우 레벨로 디스에이블되는 신호이다.
다시 설명하면, 상기 제 3 동기 신호(S_a3)는 상기 폴링 데이터(FDO)를 1 주기만큼 지연시킨 신호로서 상기 제 3 동기 신호(S_a3)는 상기 폴링 데이터(FDO)에 대응하는 레벨을 갖는다. 그러므로, 상기 제 2 비교 신호(Com2)는 상기 라이징 데이터(RDO)의 두번째 데이터(2)와 상기 폴링 데이터(FDO)의 첫번째 데이터(1)를 비교한 결과와, 상기 라이징 데이터(RDO)의 세번째 데이터(4)와 상기 폴링 데이터(FDO)의 두번째 데이터(3)를 비교한 결과를 나타낸다. 또한 상기 제 2 비교 신호(Com2)는 상기 라이징 데이터(RDO)의 네번째 데이터(6)와 상기 폴링 데이터(FDO)의 세번째 데이터(5)를 비교한 결과와 상기 라이징 데이터(RDO)의 첫번째 데이터(0)와 상기 폴링 데이터(FDO)의 네번째 데이터(7)를 비교한 결과를 나타낸다.
그러므로, 상기 제 2 비교 신호(Com2)는 상기 동기 데이터(TX_in)의 두번째 데이터(1)와 상기 동기 데이터(TX_in)의 세번째 데이터(2)를 비교한 결과, 상기 동기 데이터(TX_in)의 네번째 데이터(3)와 상기 동기 데이터(TX_in)의 다섯번째 데이터(4)를 비교한 결과, 상기 동기 데이터(TX_in)의 여섯번째 데이터(5)와 상기 동기 데이터(TX_in)의 일곱번째 데이터(6)를 비교한 결과, 및 상기 동기 데이터(TX_in)의 여덟번째 데이터(7)와 상기 동기 데이터(TX_in)의 첫번째 데이터(0)를 비교한 결과를 나타낸다.
결국, 상기 제 1 비교 신호(Com1)는 상기 동기 데이터(TX_in)의 첫번째(0) 및 두번째(1) 데이터를 비교한 결과, 상기 동기 데이터(TX_in)의 세번째(2) 및 네번째(3) 데이터를 비교한 결과, 상기 동기 데이터(TX_in)의 다섯번째(4) 및 여섯번째(5) 데이터를 비교한 결과, 및 상기 동기 데이터(TX_in)의 일곱번째(6) 및 여덟번째(7) 데이터를 비교한 결과를 나타낸다. 또한 상기 제 2 비교 신호(Com2)는 상기 동기 데이터(TX_in)의 두번째(1) 및 세번째(2) 데이터를 비교한 결과, 상기 동기 데이터(TX_in)의 네번째(3) 및 다섯번째(4) 데이터를 비교한 결과, 상기 동기 데이터(TX_in)의 여섯번째(5) 및 일곱번째(6) 데이터를 비교한 결과 및 상기 동기 데이터(TX_in)의 여덟번째(7) 및 첫번째(0) 데이터를 비교한 결과를 나타낸다.
상기 비교 노드(Node_com)의 레벨은 상기 폴링 클럭(FCLK)이 하이 레벨일 경우 상기 제 1 비교 신호(Com1)의 레벨이고, 상기 라이징 클럭(RCLK)이 하이 레벨일 경우 상기 제 2 비교 신호(Com2)의 레벨이다. 그러므로, 상기 비교 노드(Node_coom)의 레벨은 연속된 상기 동기 데이터(TX_in) 중 2비트이상 동일한 레벨이 있으면 하이 레벨로 천이하고, 연속된 상기 동기 데이터(TX_in)의 각 비트가 서로 다른 레벨이면 로우 레벨로 천이한다.
상기 구동 제어 신호(DS_ISI)는 상기 비교 노드(Node_com)가 하이 레벨에서 로우 레벨로 천이될 때 소정 시간 하이 레벨로 천이하는 신호이다. 그러므로, 상기 구동 제어 신호(DS_ISI)는 연속된 상기 동기 데이터(TX_in)의 각 비트가 서로 다른 레벨이면 로우 레벨을 유지하고, 연속된 상기 동기 데이터(TX_in)가 2비트이상 동일한 레벨이다가 다른 레벨로 천이할 경우 소정 시간 하이 레벨로 천이하는 신호이다.
도 4에 도시된 바에 따르면, 상기 구동 제어 신호(DS_ISI)는 상기 동기 신호(TX_in)의 네번째(3)와 다섯번째 데이터(4)가 로우 레벨로 동일한 레벨이다가 여섯번째 데이터(5)가 하이 레벨로 다른 레벨일 경우 하이 레벨로 천이되는 신호로 생성된다.
상기 구동 제어 신호(DS_ISI)가 하이 레벨이 되면 상기 동기 데이터(TX_in)를 드라이빙하여 상기 출력 데이터(DQ)로서 출력하는 데이터 출력 드라이빙부(300)의 구동력이 상승된다. 즉, 상기 데이터 출력 드라이빙부(3000)의 구동력은 상기 구동 제어 신호(DS_ISI)가 하이 레벨인 구간동안 로우 레벨인 구간보다 큰 구동력으로 상기 동기 데이터(TX_in)를 구동시킨다.
본 발명의 실시예에 따른 반도체 장치는 출력되는 데이터가 연속된 레벨의 데이터을 출력하다가 다른 레벨의 데이터를 출력할 경우 데이터를 구동시키는 구동력을 가변시켜 데이터를 출력하므로, 데이터를 고속으로 출력하더라도 데이터의 왜곡이 발생하는 것을 방지할 수 있게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 파이프 입력 신호, 파이프 출력 신호, 라이징 클럭, 및 폴링 클럭에 응답하여 병렬 형식의 데이터를 라이징 데이터 및 폴링 데이터로 변환하고, 상기 라이징 데이터 및 상기 폴링 데이터를 직렬 형식의 동기 데이터로서 출력하는 데이터 정렬부;
    상기 동기 데이터의 각 비트 레벨을 비교하여 구동 제어 신호를 생성하는 구동 제어부; 및
    상기 구동 제어 신호에 응답하여 구동력을 가변시키며, 상기 구동력으로 상기 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 데이터 정렬부는
    상기 파이프 입력 신호가 인에이블되면 병렬 형식의 데이터를 래치하고, 상기 파이프 출력 신호가 인에이블되면 래치된 데이터를 상기 라이징 데이터 및 상기 폴링 데이터로서 출력하는 파이프 래치부, 및
    상기 라이징 클럭 및 상기 폴링 클럭에 응답하여 상기 라이징 데이터 및 상기 폴링 데이터를 교대로 상기 동기 데이터로서 출력하는 동기화부를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 구동 제어부는
    상기 라이징 클럭 및 상기 폴링 클럭에 응답하여 상기 라이징 데이터 및 상기 폴링 데이터를 동기시켜 제 1 동기 신호, 제 2 동기 신호 및 제 3 동기 신호로서 출력하는 동기 신호 생성부,
    상기 제 1 내지 제 3 동기 신호 및 상기 라이징 데이터를 비교하여 제 1 비교 신호 및 제 2 비교 신호를 생성하는 비교부,
    상기 폴링 클럭이 하이 레벨일 경우 상기 제 1 비교 신호를 비교 노드에 출력하고, 상기 라이징 클럭이 하이 레벨일 경우 상기 제 2 비교 신호를 상기 비교 노드에 출력하는 출력 선택부 및
    상기 비교 노드의 레벨에 응답하여 상기 구동 제어 신호를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 동기 신호 생성부는
    상기 라이징 데이터을 상기 폴링 클럭에 동기시켜 상기 제 1 동기 신호로서 출력하고,
    상기 폴링 데이터를 상기 폴링 클럭에 동기시켜 상기 제 2 동기 신호로서 출력하며,
    상기 폴링 데이터를 상기 라이징 클럭에 동기시켜 상기 제 3 동기 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  5. 제 3 항에 있어서,
    상기 비교부는
    상기 제 1 동기 신호와 상기 제 2 동기 신호의 레벨이 동일하면 상기 제 1 비교 신호를 인에이블시키고, 서로 다른 레벨이면 상기 제 1 비교 신호를 디스에이블시키며,
    상기 라이징 데이터와 상기 제 3 동기 신호의 레벨이 동일하면 상기 제 2 비교 신호를 인에이블시키고, 서로 다른 레벨이면 상기 제 2 비교 신호를 디스에이블시키는 것을 특징으로 하는 반도체 장치.
  6. 제 3 항에 있어서,
    상기 펄스 생성부는
    상기 비교 노드의 레벨이 특정 레벨로 천이할 경우 소정 시간동안 인에이블되는 상기 구동 제어 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 데이터 출력 드라이빙부는
    상기 동기 데이터를 설정된 구동력에 따라 드라이빙하여 상기 출력 데이터로서 출력하는 드라이버, 및
    상기 구동 제어 신호가 인에이블되면 상기 동기 데이터를 드라이빙하여 상기 출력 데이터로서 출력하는 제어 드라이버를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 병렬 형식의 데이터를 라이징 데이터 및 폴링 데이터로 변환하고, 상기 라이징 데이터 및 상기 폴링 데이터를 직렬 형식의 동기 데이터로서 출력하는 데이터 정렬부;
    상기 동기 데이터(TX_in) 중 연속적으로 2비트이상 동일한 데이터의 값이 유지되다가 데이터 값이 달라지면 구동 제어 신호(DS_ISI)를 인에이블시키는 구동 제어부; 및
    상기 구동 제어 신호에 따라 가변되는 구동력으로 상기 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 데이터 정렬부는
    상기 병렬 형식의 데이터를 상기 라이징 데이터 및 상기 폴링 데이터로서 출력하는 파이프 래치부,
    상기 라이징 데이터를 라이징 클럭에 동기시키고, 상기 폴링 데이터를 폴링 클럭에 동기시켜, 동기된 상기 라이징 데이터 및 상기 폴링 데이터를 상기 동기 데이터로서 교대로 출력하는 동기화부를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 구동 제어부는
    상기 라이징 데이터를 상기 폴링 클럭에 동기시켜 제 1 동기 신호를 생성하고, 상기 폴링 데이터를 상기 폴링 클럭에 동기시켜 제 2 동기 신호를 생성하며, 상기 폴링 데이터를 상기 라이징 클럭에 동기시켜 제 3 동기 신호를 생성하는 동기 신호 생성부,
    상기 제 1 및 제 2 동기 신호의 레벨을 비교하여 제 1 비교 신호를 생성하고, 상기 제 3 동기 신호 및 상기 라이징 데이터를 비교하여 제 2 비교 신호를 생성하는 비교부,
    상기 폴링 클럭에 응답하여 상기 제 1 비교 신호를 비교 노드에 출력하고, 상기 라이징 클럭에 응답하여 상기 제 2 비교 신호를 상기 비교 노드에 출력하는 출력 선택부, 및
    상기 비교 노드의 레벨에 응답하여 상기 구동 제어 신호를 생성하는 구동 제어부를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제 8 항에 있어서,
    상기 데이터 출력 드라이빙부는
    상기 구동 제어 신호가 인에이블되었을 경우 디스에이블되었을 경우보다 더 큰 구동력으로 상기 동기 데이터를 드라이빙하여 상기 출력 데이터로서 출력하는 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 데이터 출력 드라이빙부는
    상기 동기 데이터를 드라이빙하여 상기 출력 데이터로서 출력하는 드라이버, 및
    상기 구동 제어 신호가 인에이블되었을 때만 상기 동기 데이터를 드라이빙하여 상기 출력 데이터로서 출력하는 제어 드라이버를 포함하는 것을 특징으로 하는 반도체 장치.
  13. 구동 제어 신호에 응답하여 구동력이 가변되며, 가변된 구동력으로 동기 데이터를 드라이빙하여 출력 데이터로서 출력하는 데이터 출력 드라이빙부; 및
    상기 동기 데이터의 연속된 데이터 값에 응답하여 상기 구동 제어 신호를 생성하는 구동 제어부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 잇어서,
    상기 데이터 출력 드라이빙부는
    상기 구동 제어 신호가 인에이블되었을 경우 디스에이블되었을 경우보다 큰 구동력으로 상기 동기 데이터를 드리이빙하여 상기 출력 데이터로서 출력하는 것을 특징으로 하는 반도체 장치.
  15. 제 13 항에 있어서,
    상기 구동 제어부는
    상기 동기 데이터의 연속된 데이터 값이 2비트이상 유지되다가 다른 데이터 값으로 변하면 상기 구동 제어 신호를 인에이블시키는 것을 특징으로 하는 반도체 장치.
KR1020150028348A 2015-02-27 2015-02-27 반도체 장치 KR20160105104A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150028348A KR20160105104A (ko) 2015-02-27 2015-02-27 반도체 장치
US14/725,142 US9425774B1 (en) 2015-02-27 2015-05-29 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150028348A KR20160105104A (ko) 2015-02-27 2015-02-27 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160105104A true KR20160105104A (ko) 2016-09-06

Family

ID=56683689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028348A KR20160105104A (ko) 2015-02-27 2015-02-27 반도체 장치

Country Status (2)

Country Link
US (1) US9425774B1 (ko)
KR (1) KR20160105104A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430242B1 (en) * 1998-06-15 2002-08-06 International Business Machines Corporation Initialization system for recovering bits and group of bits from a communications channel
US6650661B1 (en) * 1998-06-15 2003-11-18 International Business Machines Corporation System that compensates for variances due to process and temperature changes
US6229845B1 (en) 1999-02-25 2001-05-08 Qlogic Corporation Bus driver with data dependent drive strength control logic
US6611217B2 (en) * 1999-06-11 2003-08-26 International Business Machines Corporation Initialization system for recovering bits and group of bits from a communications channel
KR100640582B1 (ko) 2004-08-06 2006-10-31 삼성전자주식회사 데이터 패턴에 따라 채널 스큐를 감소시킬 수 있는 오픈드레인 출력 버퍼
KR100917620B1 (ko) * 2007-09-10 2009-09-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법

Also Published As

Publication number Publication date
US9425774B1 (en) 2016-08-23
US20160254801A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
KR100810070B1 (ko) 지연고정루프
JP5231045B2 (ja) クロックスキューコントローラ及びそれを備える集積回路
US7737746B2 (en) DLL circuit and method of controlling the same
KR100868015B1 (ko) 지연 장치, 이를 이용한 지연 고정 루프 회로 및 반도체메모리 장치
KR20190020390A (ko) 반도체장치
JP2015138537A (ja) メモリコントローラ，情報処理装置及び基準電圧調整方法
KR20220046104A (ko) 듀티 보정 장치 및 방법, 이를 이용하는 반도체 장치
KR20080003024A (ko) 클럭 트리 회로 및 그를 이용한 듀티 보정 테스트 방법과그를 포함하는 반도체 메모리 장치
KR20170008062A (ko) 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
KR101095009B1 (ko) 동기 회로
KR102099406B1 (ko) 반도체 장치
KR100632615B1 (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
KR20170072498A (ko) 위상 감지 회로
KR20160105104A (ko) 반도체 장치
US8295121B2 (en) Clock buffer and a semiconductor memory apparatus using the same
KR20140075348A (ko) 반도체 장치
KR100541543B1 (ko) 반도체 메모리 장치의 내부 클럭신호보다 느린 클럭신호를공급하는 테스터를 사용하여 테스트할 수 있는 반도체메모리 장치
KR20140052417A (ko) 직병렬변환기
KR20150078012A (ko) 반도체 메모리 장치 및 이를 이용한 테스트 방법
KR20140023559A (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
KR20150052635A (ko) 반도체 장치
KR102047793B1 (ko) 지연고정루프
US10790834B2 (en) Semiconductor device
KR102033786B1 (ko) 반도체 장치와 이를 이용한 반도체 시스템