JPH0110615Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は被測定物に所定の電圧を印加し、該被
測定物に流れる電流を測定する電圧電流特性測定
装置に関する。

半導体、高絶縁材料などにおける電圧対電流特
性を測定し、記録する方法として従来から第１図
に示される如き装置が用いられている。図におい
て被測定物４には測定電圧発生回路２からランプ
電圧が印加される。前記ランプ電圧は、またＸ−
Ｙレコーダ１２のＸ入力端子に印加される。被測
定物４に流れる電流Ｉ（ｔ）は電流検出回路１０
に印加される。ここで電流検出回路１０は、電流
電圧変換回路６及びローパス・フイルタ８から成
る。しかし電流検出回路１０から送り出される検
出信号I′（ｔ）は、被測定物４に流れる電流Ｉ
（ｔ）に比べて一定の時間t_Dだけ遅延する。なぜ
なら電流電圧変換回路６及びローパス・フイルタ
８で、それぞれ時間遅れが生じるからである。図
の下方に示されたグラフは、遅延時間t_Dを示した
一例である。前記グラフにおいて、印加電圧Ｖ
（ｔ）は一点鎖線で表わされており、この印加電
圧Ｖ（ｔ）に対して被測定物４に流れる電流Ｉ
（ｔ）は実線、電流検出回路１０の検出信号
I′（ｔ）は破線で示されている。そして前記検出
信号I′（ｔ）はＸ−Ｙレコーダ１２のＹ入力端子
に印加される。

したがつてＸ−Ｙレコーダ１２に記録される波
形は、正しい記録波形を右に時間t_Dだけシフトし
たものとなる。例えば印加電圧Ｖ（ｔ）を零から
5Vまで変化させ、その変化の割合（dV／dt）を
0.1V／secとすれば、測定時間として50秒を要す
る。しかし遅延時間t_D＝２秒であるとすれば記録
波形は右に４％（5/50）シフトしたものとなり、
無視できない誤差となる。

よつて本考案の目的は、電流検出回路に生じる
遅延時間の影響を取り除くため、被測定物に印加
される電圧を適当に遅延させて記録する電圧電流
特性測定装置を提供せんとするものである。

以下図面を用いて本考案を詳述する。

第２図は、本考案の一実施例による電圧電流特
性測定装置１を示すブロツク図である。図におい
て、掃引電圧発生回路の一例たる傾斜電圧発生器
（ランプ波発生回路）２２は、傾斜（ランプ）電
圧Vtを被測定物２４に印加する。被測定物２４
流れる測定電流Itは、電流検出回路２５に入力さ
れる。電流検出回路２５は、測定電流Itを検出し
てその測定電流に対応する信号を出力する回路の
一例たる電流電圧変換器２６と、信号処理回２７
とからなる。信号処理回路２７は、サンプリング
回路２８と、移動平均回路２９とからなる。移動
平均回路２９は、第１アキユムレータ３２と書き
込み制御回路の一例たる第１アドレス指定回路３
４と、記憶回路の一例たるランダム・アクセス・
メモリ３６と、読み出し制御回路の一例たる第２
アドレス指定回路３８と、除算回路（除算器）４
２とからなる。信号処理回路２７は、処理済信号
の一例たる平均電流信号I′tを第１の出力端子４
３に出力する。

電圧電流特性測定装置１は、また、遅延回路４
３を備えている。遅延回路４３は、比較回路（比
較器）５２と、スタート電圧及びステツプ電圧
ΔVを設定する手段４４，４６と、第２アキユム
レータ４８と、タイマ５８と、第３アキユムレー
タとを備えており、遅延回路４３の出力は第２の
出力端子４５に接続されている。被測定物２４を
流れる電流は電流電圧変換器２６により電圧に変
換された後、サンプリング回路２８により一定の
サンプリング周期で（AC電源周波数50Hz又は60
Hzに同期）でサンプルされる。そしてデジタル化
されたサンプリング信号３０は、第１アキユムレ
ータ３２及びアドレス指定回路３４に印加され
る。ここで第１アキユムレータ３２は、サンプリ
ング信号３０の振幅情報を所定の個数だけ加え合
わせる機能を果たす（即ち積分器として動作す
る）。また第１アドレス指定回路３４はランダ
ム・アクセス・メモリ（以下RAMという）３６
の各メモリ位置を指定し、当該メモリ位置にサン
プリング信号３０をストアさせる。RAM３６の
出力側に接続された第２アドレス指定回路３８
は、RAM内の特定メモリ位置にストアされてい
る振幅情報をアキユムレータ３２のストア値から
差し引くため、該アキユムレータ３２の減算端子
（−）に接続される。なおRAM３６及び第１ア
キユムレータ３２の詳細な動作は、第３図におい
て説明する。第１アキユムレータ３２から送り出
された電流検出信号４０は、除算器４２に印加さ
れる。除算器４２は、検出された電流の平均値を
求めるため、電流検出信号４０をｎ（RAM３６
のメモリ数ｎと一致する）で割り、平均電流信号
I′tをＸ−Ｙプロツタ７０のＹ入力端子に送り出
す。又、Ｉ−Ｖ変換器２６、サンプリング回路２
８、アキユムレータ３２、RAM３６、第１、第
２アドレス指定回路３４，３８および除算器４２
は電流検出回路を構成している。

被測定物への印加電圧Vtは、スタート電圧Vs
からｎ・ΔVに至るまで直線的に増加していく。
ここでスタート電圧Vsは、スタート電圧設定器
４４により設定される。前記設定器４４は、本考
案に係る測定装置のフロントパネルから操作され
る。またステツプ電圧ΔVは、同様にステツプ電
圧設定器４６により設定される。そしてスタート
電圧（Vs）情報及びステツプ電圧（ΔV）情報
は、それぞれ第２アキユムレータ４８、第３アキ
ユムレータ５０に印加される。

電圧比較器５２には、印加電圧Vt及び第２ア
キユムレータ４８の出力電圧（Ｄ／Ａコンバータ
５４を介して得られる）Vs＋Ｎ・ΔV（Ｎ＝０，
１，２，……）が入力信号として導入される。そ
してこれら入力信号が同一電圧に達すると、一致
信号５６が第２アキユムレータ４８及びタイマ５
８に印加される。ここでタイマ５８はシフト・レ
ジスタにより構成され、その遅延時間（タイマ設
定時間）に応じて直列ビツト数又はクロツク周期
が変化される。また一致信号５６の発生に応答し
て、タイマ５８は第３アキユムレータ５０に出力
命令信号６０を送り出す。前記命令信号６０に応
答して、第３アキユムレータ５０は、Vs＋Ｎ・
ΔV（Ｎ＝０，１，２，……）なる電圧をＸ−Ｙ
プロツタ７０のＸ入力端子に印加する。

第３図は、第２図に示された第１アキユムレー
タ３２及びRAM３６の動作を説明した図であ
る。説明の都合上、RAM３６のメモリ数を５と
する（ｎ＝５）。また図の上方に描かれたグラフ
は、被測定物２４に流れる電流Itとサンプルされ
た信号３０の関係を表わしている。そしてサンプ
ルされたパルス１（以下Ｓ１という）はRAM３
６の第１メモリ（以下Ｍ１という）へ、Ｓ２はＭ
２へ、Ｓ３はＭ３へ、Ｓ４はＭ４へ、Ｓ５はＭ５
へストアするよう、第１アドレス指定回路３４が
動作する。また図の下方に示された〔第１サイク
ル〕に見られる如く、第１アキユムレータ３２に
はＳ１ないしＳ５の総和がストアされる。その
後、S₁〜S₅の総和は除算器４２により５（ｎ＝５）
で割られ、その平均振幅が求められる。この平均
振幅はＳ３を測定した時点での振幅値を表わすこ
とになる。

次に第１アキユムレータ３２にストアされてい
るデータからRAM３６のＭ１にストアされてい
るデータを差し引くよう、第２アドレス指定回路
３８が動作する。その後、新たに生じたＳ６が第
１アキユムレータ３２にストアされる。よつて第
１アキユムレータ３２には、図の下方に示された
〔第２サイクル〕に見られる如く、Ｓ２ないしＳ
６の総和がストアされる。その後、S₂〜S₆の総和
は除算器４２により５（ｎ＝５）で割られ、その
平均振幅が求められる。この平均振幅はＳ４を測
定した時点での振幅値を表わす。またＳ６の発生
に応答して、RAM３６のＭ１にストアされてい
るＳ１はクリアされ、新たにＳ６がストアされ
る。

同様に第１アキユムレータ３２からＳ２のデー
タが差し引かれ、その後に生じたＳ７が該アキユ
ムレータ３２に印加される（第３サイクル）。こ
れと同時にRAM３６のＭ２にストアされている
Ｓ２はクリアされ、Ｓ７がＭ２にストアされる。

以上の動作を繰り返して行うことにより、パル
ス３０が生じるたびS₅，S₆……の測定時点におけ
る移動平均値（即ち除算器４２の出力信号I′t）
を求めることができる。よつて被測定電流Itに重
畳されたノイズの影響を除去した測定値を連続的
に得ることができる。したがつて、所望のI′tは
電流検出回路内で生じる立上がり時間等による遅
れT₁および移動平均をとる際の遅れT₂（メモリ数
ｎとサンプリング周期τとの積に比例する時間
で、本実施例の場合（ｎ−１）・τ／２）に相当
する時間だけ遅れて得られる。

次に、被測定物２４への印加電圧Vtを所定時
間T_D（＝T₁＋T₂）だけ遅延する機構を説明する
（第２図参照）。まず第２アキユムレータ４８及び
第３アキユムレータ５０には、スタート電圧Vs
のみがストアされる。そして印加電圧Vtがスタ
ート電圧Vsに等しくなると、一致信号５６はタ
イマ５８を作動させる。これと同時に第２アキユ
ムレータ４８には、Vs＋１・ΔVがストアされ
る。その後、制御回路（図示せず）によつて設定
された一定の遅延時間T_Dが経過すると、タイマ
５８の送り出す出力命令信号６０に応答して、第
３アキユムレータ５０はＸ−Ｙプロツタ７０に出
力信号（Vs）を送り出す。その後、第３アキユ
ムレータ５０にはVs＋１・ΔVがストアされる。

既に第２アキユムレータ４８にはVs＋１・ΔV
がストアされているため、印加電圧VtがVs＋
１・ΔVに等しくなると、再び一致信号５６が第
２アキユムレータ４８及びタイマ５８に印加され
る。するとタイマ５８が作動を開始すると共に、
第２アキユムレータ４８にはVs＋２・ΔVがスト
アされる。一定の遅延時間T_Dの経過後、タイマ
５８の送り出す出力命令信号６０に応答して、第
３アキユムレータ５０はＸ−Ｙプロツタ７０に出
力信号（Vs＋１・ΔV）を送り出す。その後、第
３アキユムレータ５０にはVs＋２・ΔVがストア
される。

以下同様に、印加電圧VtがVs＋２・ΔVに等
しくなると、タイマ５８が作動する。同時に第２
アキユムレータ４８にはVs＋３・ΔVがストアさ
れる。一定の遅延時間経過後、出力命令信号６０
に応答して、第３アキユムレータ５０はＸ−Ｙプ
ロツタ７０に出力信号（Vs＋２・ΔV）を送り出
す。その後、第３アキユムレータ５０にはVs＋
３・ΔVがストアされる。

かくして印加電圧Vtは、一定の時間T_Dだけ遅
れてプロツタ７０のＸ入力端子に印加されること
になる。

以上述べた如く本考案によれば、サンプリン
グ・パルスの発生に同期して、電流検出回路内で
生じる立上がり時間等による遅れ時間および移動
平均をとる際の遅れ時間を補償した測定結果を得
ることができるので、高速且つ正確な電圧電流特
性測定装置を提供することができる。

【図面の簡単な説明】

第１図は従来技術により電圧電流特性を測定す
る装置の一例を示したブロツク図、第２図は本考
案の一実施例による電圧電流特性測定装置を示す
ブロツク図、第３図は第２図に示された第１アキ
ユムレータ３２及びRAM３６の動作を説明した
図である。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 被測定物に時間とともに電圧値が変化する掃
   引電圧を印加し該被測定物に流れる電流を測定
   して該被測定物に流れる電流に対応する信号を
   第１の出力端子に出力すると共に前記被測定物
   に印加される電圧に対応する信号を第２の出力
   端子に出力する電圧電流特性測定装置におい
   て、 被測定物２４に印加する掃引電圧を発生する
   掃引電圧発生回路２２と、 該掃引電圧発生回路２２が発生した印加電圧
   Vtによつて前記被測定物２４に流れる測定電
   流Itを検出して該測定電流に対応する信号を出
   力する回路２６と、該信号の関数である、時刻
   t₀に対する計算値である、処理済信号I′t₀を時
   刻（t₀＋T_D）において第１の出力端子４３に出
   力する信号処理回路２７とを備えた電流検出回
   路２５と、 前記掃引電圧発生回路２２に入力が接続され
   ており、且つ第１の出力端子４５に出力が接続
   されており、且つ前記電流検出回路２５が時刻
   t₀において測定電流It₀の入力を受けてから処理
   済信号I′t₀を出力するまでの時間を遅延時間T_D
   とするとき、前記掃引電圧発生回路２２のほぼ
   時刻t₀における発生電圧Vt₀に対応する信号出
   力をほぼ時刻（t₀＋T_D）において第２の出力端
   子４５に出力する遅延回路４３と、 を具備するものであることを特徴とする電圧電
   流特性測定装置１。 ２ 前記信号処理回路は、測定電流It₀と、時刻t₀
   より前の時刻若しくは時刻t₀より後の時刻又は
   その両方における測定電流Itとに基づいて、処
   理済信号I′t₀を出力するものであることを特徴
   とする実用新案登録請求の範囲第１項に記載の
   電圧電流特性測定装置。 ３ 前記第１の出力端子及び前記第２の出力端子
   から出力される信号は、デジタル信号であるこ
   とを特徴とする実用新案登録請求の範囲第１項
   又は第２項に記載の電圧電流特性測定装置。 ４ 前記第１の出力端子および前記第２の出力端
   子は、Ｘ−Ｙプロツタに接続されるべきもので
   あることを特徴とする実用新案登録請求の範囲
   第１項又は第２項又は第３項に記載の電圧電流
   特性測定装置。 ５ 前記掃引電圧発生回路２２は、ランプ波発生
   回路であることを特徴とする実用新案登録請求
   の範囲第１項又は第２項又は第３項又は第４項
   に記載の電圧電流特性測定装置。 ６ 前記信号処理回路２７は、前記電流Itのサン
   プリング値を求めるサンプリング回路２８と、
   前記サンプリング値の移動平均を求める移動平
   均回路２９とからなることを特徴とする実用新
   案登録請求の範囲第２項又は第３項又は第４項
   又は第５項に記載の電圧電流特性測定装置。 ７ 前記移動平均回路は、順次出力されるＮ個の
   前記サンプリング値から移動平均値を求めるた
   めのものであり、 加算入力端子及び減算入力端子を有する第１
   アキユムレータ３２と、 サンプリング値を記憶させるための、Ｎ個の
   記憶位置Mn（ｎ＝１，２，……Ｎ）を有する
   記憶回路３６と、 サンプリング値の前記記憶回路に対する書き
   込みを、記憶位置Mn（ｎ＝１，２，……Ｎ）
   に割り当てる書き込み制御回路３４と、 サンプリング値が読み出される前記記憶回路
   の記憶位置Mn（ｎ＝１，２，……Ｎ）を決め
   る読み出し制御回路３８と、 前記第１アキユムレータ３２の記憶内容をＮ
   で除算し前記第１の出力端子４３に出力する除
   算回路４２とを備え、 前記第１アキユムレータ３２は、該第１アキ
   ユムレータ３２が記憶していた値に、前記サン
   プリング回路から前記加算入力端子へ入力され
   るサンプリング値を加算して記憶するものであ
   り、 サンプリング値の書き込みの割り当ては、該
   サンプリング値の出力の順番にしたがつて、ｎ
   ＝１、ｎ＝２、……、ｎ＝Ｎ、ｎ＝１、ｎ＝
   ２、……のようにｎの昇順に従つて循環的に行
   われるものであり、 サンプリング値の読み出しは、記憶位置Mn
   に対して書き込まれるべきサンプリング値が前
   記加算入力端子に入力されるとき、少なくとも
   記憶位置M_o+1（ｎ＝Ｎのときは、M₁）に対し
   てサンプリング値の書き込みが行われる前に、
   該記憶位置M_o+1（ｎ＝Ｎのときは、M₁）に記
   憶されていたサンプリング値を、少なくとも記
   憶位置M_o-1（ｎ＝１のときは、M_N）に書き込
   まれるべきサンプリング値が前記加算入力端子
   に入力された後、記憶位置M_o+1（ｎ＝Ｎのとき
   は、M₁）に書き込まれるべきサンプリング値
   が前記加算入力端子に入力される前に、前記減
   算入力端子に送るべく行われるものであり、 該読み出されたサンプリング値は前記減算入
   力端子に入力され、前記第１アキユムレータ３
   ２はそれまで記憶していた値から該入力された
   サンプリング値を減算した値を記憶するものあ
   り、 前記除算回路４２は、最初のＮ個のサンプリ
   ング値が前記第１アキユムレータ３２で加算さ
   れたときに、該第１アキユムレータ３２に記憶
   されている値の除算を行い、それ以後、前記加
   算入力端子及び前記減算入力端子に入力が１回
   づつなされ、両入力にもとづく前記第１アキユ
   ムレータ３２の処理が終了する毎に該第１アキ
   ユムレータ３２に記憶されている値の除算を行
   うようになつていることを特徴とすることを特
   徴とする実用新案登録請求の範囲第２項又は第
   ３項又は第４項又は第５項又は第６項に記載の
   電圧電流特性測定装置。 ８ 前記遅延回路は、所定のスタート電圧Vs及
   びステツプ電圧ΔVを設定する手段４４，４６
   と、 初期値としてスタート電圧Vsを記憶し、制
   御信号を受ける毎にそれまで記憶していた電圧
   値にステツプ電圧ΔVを加算した値を記憶する
   第２アキユムレータ４８と、 前記第２アキユムレータの記憶電圧と被測定
   物２４への印加電圧Vtとを比較し、両者の一
   致を検出したとき前記制御信号を出力する比較
   回路５２と、 前記制御信号に応答して作動を開始して所定
   時間経過後に信号を出力するタイマ５８と、 初期値としてスタート電圧Vsを記憶し、前
   記タイマの出力信号を受けたときそれまで記憶
   していた電圧値に対応する信号を第２の出力端
   子４５へ送り出し、さらに該電圧値に前記ステ
   ツプ電圧ΔVを加算した電圧を記憶する第３ア
   キユムレータ５０からなるものであることを特
   徴とする実用新案登録請求の範囲第１項又は第
   ２項又は第３項又は第４項又は第５項又は第６
   項又は第７項に記載の電圧電流特性測定装置。