JPS62159052A - 波形記憶装置 - Google Patents
波形記憶装置Info
- Publication number
- JPS62159052A JPS62159052A JP61001809A JP180986A JPS62159052A JP S62159052 A JPS62159052 A JP S62159052A JP 61001809 A JP61001809 A JP 61001809A JP 180986 A JP180986 A JP 180986A JP S62159052 A JPS62159052 A JP S62159052A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- memory
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は波形のサンプル値を記憶する波形記憶装置に
関する。
関する。
従来の波形記憶装置として第５図に示すように増幅器１
０１．ＡＤＤコンバータ１０２．クロック・ジェネレー
タ１０３．アドレスカウンター１０４．メモリー１１１
５により構成したものがある。この装置によれば入力端
子１０６から送られてくる被測定信号は適切なゲインに
設定された増幅器１０１に導かれ増幅器１０１の出力信
号はヤ■コンバータ１０２に送られてクロック・ジェネ
レータ１０３のクロ、り信号に応じてディジタル信号に
変換される。そしてＶＤコンバータ１０２の出力信号は
アドレスカウンター１０４のアドレス信号に応じて数千
７−ドのメモリ容量を有するメモＩＪ −１０５に順次
記憶される。
０１．ＡＤＤコンバータ１０２．クロック・ジェネレー
タ１０３．アドレスカウンター１０４．メモリー１１１
５により構成したものがある。この装置によれば入力端
子１０６から送られてくる被測定信号は適切なゲインに
設定された増幅器１０１に導かれ増幅器１０１の出力信
号はヤ■コンバータ１０２に送られてクロック・ジェネ
レータ１０３のクロ、り信号に応じてディジタル信号に
変換される。そしてＶＤコンバータ１０２の出力信号は
アドレスカウンター１０４のアドレス信号に応じて数千
７−ドのメモリ容量を有するメモＩＪ −１０５に順次
記憶される。
ここで、クロック・ジェネレータ１０３はめコンバータ
１０２の動作開始信号とアドレスカウンタ１０４のカウ
ントアツプ信号を発生するもので、この信号により波形
記憶装置のサンプリングタイムが決定される。
１０２の動作開始信号とアドレスカウンタ１０４のカウ
ントアツプ信号を発生するもので、この信号により波形
記憶装置のサンプリングタイムが決定される。
この装置ｔでは被測定波形時間的に一定間隔例えば第６
図に示すように１８個のサンプリングタイムで測定信号
を〜■コンバータ１０２によ、リデイジタル化してメモ
ＩＪ −１１１５に入力している。
図に示すように１８個のサンプリングタイムで測定信号
を〜■コンバータ１０２によ、リデイジタル化してメモ
ＩＪ −１１１５に入力している。
しかしながら、上記のような波形記憶装置では一定のサ
ンプリングタイムでしか波形のサンプル値が得られない
ため、サンプリングタイムラ速くすると変動の遅い信号
に対してはメモリ容量の限界のため変動に対し比較的短
かい時間しか記録することができなくなゆ、逆にサンプ
リングタイムを遅くすると変動の速い信号を記録するこ
とができなくなる。このように被測定信号に変動の速い
部分と遅い部分が混在している場合にはどちらか一方が
犠牲になってしまう問題がある。すなわち、被測定信号
の変化率の極めて小さい平坦な所では同じデータが繰り
返しサンプリングされメモリー１０５は無駄に使わｎ、
る。また被測定信号の変化率の大きい所ではデータの密
度が疎にな快原波形のもつ情報を正確に記録することが
できなくなる。
ンプリングタイムでしか波形のサンプル値が得られない
ため、サンプリングタイムラ速くすると変動の遅い信号
に対してはメモリ容量の限界のため変動に対し比較的短
かい時間しか記録することができなくなゆ、逆にサンプ
リングタイムを遅くすると変動の速い信号を記録するこ
とができなくなる。このように被測定信号に変動の速い
部分と遅い部分が混在している場合にはどちらか一方が
犠牲になってしまう問題がある。すなわち、被測定信号
の変化率の極めて小さい平坦な所では同じデータが繰り
返しサンプリングされメモリー１０５は無駄に使わｎ、
る。また被測定信号の変化率の大きい所ではデータの密
度が疎にな快原波形のもつ情報を正確に記録することが
できなくなる。
この発明は上記の問題点を解決するためになされたもの
で、信号変化率の緩やかな部分と速い部分が含まれる信
号を正確に記録し得るとともに、メモリーを効率よく使
用できる波形記憶装置を提供することを目的とする。
で、信号変化率の緩やかな部分と速い部分が含まれる信
号を正確に記録し得るとともに、メモリーを効率よく使
用できる波形記憶装置を提供することを目的とする。
この発明は被測定信号の変動量が特定の値に達するまで
の所要時間と、そのときの信号データを順次メモリーに
記憶するもので、信号の変化率の大きい所ではデータ密
度を密にサンプリングする。
の所要時間と、そのときの信号データを順次メモリーに
記憶するもので、信号の変化率の大きい所ではデータ密
度を密にサンプリングする。
以下、図面を参照してこの発明の一実施例を説明する。
第１図においてｌは被測定信号が入力される入力端子で
、この入力端子１に増幅器２が接続されている。増幅器
２の出力はんΦコンバータ３に接続され、んΦコンバー
タ３はラッチ回路４゜５を介して記憶装置６の信号デー
タメモリ一部６ａに接続される。また、記憶装［６のΔ
ｔメモリ一部６ｂにはΔｔカウンター７が接続さｎ、て
いる。
、この入力端子１に増幅器２が接続されている。増幅器
２の出力はんΦコンバータ３に接続され、んΦコンバー
タ３はラッチ回路４゜５を介して記憶装置６の信号デー
タメモリ一部６ａに接続される。また、記憶装［６のΔ
ｔメモリ一部６ｂにはΔｔカウンター７が接続さｎ、て
いる。
さらにアドレスカウンター８の出力は記憶装置６に接続
されている。上述の〜Φコ／パータ３．ラッチ回路４の
Ｔ端子、Δｔカウンター７０ＯＫ端子にはパラレル出線
を介してクロックジェネレータ９の出力が接続され、こ
れらはクロック・ジェネレータ９のクロック信号により
動作する。またラッチ回路４，５はコンパレータ１０に
接続されている。このコンパレータ１０はラッチ回路５
に保持されたデータ値とラッチ回路４に保持されるデー
タ値を比較し測定信号の変動量が特定の値ΔＶを超えた
ときにＨレベルの信号を出力する。このコンパレータ１
０の出力端子はＯＲ回路１１の一方の入力端子に接続さ
れ、ＯＲ回路１１の他方の入力端子にはΔｔカウンター
７の量大値例えば１５ｍ ｓｅｃを検出するＭＡＸ Δ
を検出器１２の出力線が接続される。ＯＲ，回路１１の
パラレル出力線はう、子回路５０Ｔ端子、Δｔメモリ一
部６ｂのＷ端子、Δｔカウンター７のＯＬ端子、アドレ
スカウンター８のＯＫ端子に接続される。
されている。上述の〜Φコ／パータ３．ラッチ回路４の
Ｔ端子、Δｔカウンター７０ＯＫ端子にはパラレル出線
を介してクロックジェネレータ９の出力が接続され、こ
れらはクロック・ジェネレータ９のクロック信号により
動作する。またラッチ回路４，５はコンパレータ１０に
接続されている。このコンパレータ１０はラッチ回路５
に保持されたデータ値とラッチ回路４に保持されるデー
タ値を比較し測定信号の変動量が特定の値ΔＶを超えた
ときにＨレベルの信号を出力する。このコンパレータ１
０の出力端子はＯＲ回路１１の一方の入力端子に接続さ
れ、ＯＲ回路１１の他方の入力端子にはΔｔカウンター
７の量大値例えば１５ｍ ｓｅｃを検出するＭＡＸ Δ
を検出器１２の出力線が接続される。ＯＲ，回路１１の
パラレル出力線はう、子回路５０Ｔ端子、Δｔメモリ一
部６ｂのＷ端子、Δｔカウンター７のＯＬ端子、アドレ
スカウンター８のＯＫ端子に接続される。
次にその作用を説明する。
いま、入力端子１から送られてくる測定信号は適切なゲ
インに設定された増幅器２を経由し、ＶＤコンバータ３
で、クロック・ジェネレータ９のクロック信号に応じて
ディジタル信号に変換される。ル■コ／パータ３の信号
データはクロック・ジェネレータ９のクロック信号に応
じてラッチ回路４に保持される。このとき、ラッチ回路
５には直前のサンプル点（ｎ番目）の信号データｘｎが
保持されている。ラッチ回路４に順次保持されるｎ＋１
番目の信号データｘｎ＋１とラッチ回路５に保持されて
いる信号データｘｎはコンパレータ１０に転送されるう
ここで前記両ラッチ回路から転送されてくる両信号デー
タとｘｎ＋１とｘｎが比較され、その差の絶対値が特定
の値ΔＶを超えたときすなわち１（ｘｎ＋１） −（ｘ
ｎ）！≧ΔＶとなったときにコンパレータ１０の出力端
子から°Ｈルベルの出力信号が出力さｎ、る。この”Ｈ
”レベルの出力信号がＯＲ回路１１に送られるとＯＲ回
路１１の出力端子からＨ”レベルの出力信号がパラレル
信号線を介してラッチ回路５のＴ端子、ΔｔメモＩＪ一
部６ｂのＷ端子、Δｔカウンター７のＯＬ端子。
インに設定された増幅器２を経由し、ＶＤコンバータ３
で、クロック・ジェネレータ９のクロック信号に応じて
ディジタル信号に変換される。ル■コ／パータ３の信号
データはクロック・ジェネレータ９のクロック信号に応
じてラッチ回路４に保持される。このとき、ラッチ回路
５には直前のサンプル点（ｎ番目）の信号データｘｎが
保持されている。ラッチ回路４に順次保持されるｎ＋１
番目の信号データｘｎ＋１とラッチ回路５に保持されて
いる信号データｘｎはコンパレータ１０に転送されるう
ここで前記両ラッチ回路から転送されてくる両信号デー
タとｘｎ＋１とｘｎが比較され、その差の絶対値が特定
の値ΔＶを超えたときすなわち１（ｘｎ＋１） −（ｘ
ｎ）！≧ΔＶとなったときにコンパレータ１０の出力端
子から°Ｈルベルの出力信号が出力さｎ、る。この”Ｈ
”レベルの出力信号がＯＲ回路１１に送られるとＯＲ回
路１１の出力端子からＨ”レベルの出力信号がパラレル
信号線を介してラッチ回路５のＴ端子、ΔｔメモＩＪ一
部６ｂのＷ端子、Δｔカウンター７のＯＬ端子。
アドレスカウンター８のＯＫ端子に入力される。
これによって、アドレスカウンター８からアドレス信号
がアドレスバスを介して記憶装置６に転送され、このア
ドレス信号に応じて信号データメモリ一部６ａにラッチ
回路５の信号データが転送され記憶されるとともにΔｔ
メモリ一部６ｂにΔｔカウンター７のデータが転送され
記憶される０そして、ラッチ回路４の信号データがラッ
チ回路５に転送され保持され同時に、Δｔカウンター７
の内容が消去される。
がアドレスバスを介して記憶装置６に転送され、このア
ドレス信号に応じて信号データメモリ一部６ａにラッチ
回路５の信号データが転送され記憶されるとともにΔｔ
メモリ一部６ｂにΔｔカウンター７のデータが転送され
記憶される０そして、ラッチ回路４の信号データがラッ
チ回路５に転送され保持され同時に、Δｔカウンター７
の内容が消去される。
マタ、モしコンパレータ１０でう雫チ回路４から転送さ
れてくるｎ＋１番目の信号データｘｎ＋１とラッチ回路
５から転送されてくるｎ番目の信号データｘｎの差を検
出する際に、ＭＡＸΔを検出器１２によって最大値１５
ｍ５ｅｃが検出されると頑Δを検出器１２の出力端子か
ら Ｈレベルの信号が出力される。この”Ｈ”レベルの
信号がＯＲ回路１１に送られるとＯＲ回路工１の出力端
子から“Ｈ”レベルの信号がラッチ回路５のＴ端子、Δ
ｔメモリ一部６ａのＷ端子、Δ【カウンター７のＯＬ端
子、アドレスカウンター８のＯＫ端子に入力される。こ
れによって、アドレスカウンター８からアドレス信号が
アドレスバスを介して記憶装置６に転送される。このア
ドレス信号に応じて信号データメモリ一部６ａＫラッチ
回路５の信号データが転送され記憶されろとともに、Δ
ｔメモリ一部６ｂに△ｔカウンター７のデータ（最大値
１５ｗ５ｅｃ）が転送され記憶される。
れてくるｎ＋１番目の信号データｘｎ＋１とラッチ回路
５から転送されてくるｎ番目の信号データｘｎの差を検
出する際に、ＭＡＸΔを検出器１２によって最大値１５
ｍ５ｅｃが検出されると頑Δを検出器１２の出力端子か
ら Ｈレベルの信号が出力される。この”Ｈ”レベルの
信号がＯＲ回路１１に送られるとＯＲ回路工１の出力端
子から“Ｈ”レベルの信号がラッチ回路５のＴ端子、Δ
ｔメモリ一部６ａのＷ端子、Δ【カウンター７のＯＬ端
子、アドレスカウンター８のＯＫ端子に入力される。こ
れによって、アドレスカウンター８からアドレス信号が
アドレスバスを介して記憶装置６に転送される。このア
ドレス信号に応じて信号データメモリ一部６ａＫラッチ
回路５の信号データが転送され記憶されろとともに、Δ
ｔメモリ一部６ｂに△ｔカウンター７のデータ（最大値
１５ｗ５ｅｃ）が転送され記憶される。
この装置で被測定波形を記録すると第２図に示すように
被測定信号の変動値がΔ■を超えたときの信号データ（
振幅値）と直前に記録されたサンプル点から前記信号デ
ータが得られたサンプル点までの時間データ（Δｔ）が
求められる。このサンプル値は第３図（ａ）に示す信号
の振幅データと第３図（ｂ）に示す信号の時間データ（
Δｔ）小らなり、各データは信号データメモリ一部６ａ
とΔｔメモリ一部６ｂにアドレス信号に応じて順次記憶
される。
被測定信号の変動値がΔ■を超えたときの信号データ（
振幅値）と直前に記録されたサンプル点から前記信号デ
ータが得られたサンプル点までの時間データ（Δｔ）が
求められる。このサンプル値は第３図（ａ）に示す信号
の振幅データと第３図（ｂ）に示す信号の時間データ（
Δｔ）小らなり、各データは信号データメモリ一部６ａ
とΔｔメモリ一部６ｂにアドレス信号に応じて順次記憶
される。
なお、波形記憶装置で読み取られた測定波形のサンプル
値を再生する場合には、時間データ（Δｔ）を利用して
信号データメモリ一部６ａに入っている振幅データをΔ
を時間毎に読み出してアナログ信号に変換すればよい。
値を再生する場合には、時間データ（Δｔ）を利用して
信号データメモリ一部６ａに入っている振幅データをΔ
を時間毎に読み出してアナログ信号に変換すればよい。
例えば第４図に示すようにコントローラ２１から続出し
信号がアドレスカウンター８に送られるとアドレスカウ
ンター８はカウントアツプしアドレス信号を記憶装置６
に転送する。このアドレス信号に応じて信号データメモ
リ一部６ａより信号データがラッチ回路２２に転送され
るとともに、Δｔメモリ一部６ｂより時間データかΔｔ
ダウンカウンター２３に転送される。そしてコントロー
ラ２１よりダウンカウンタ−２３にカウントダウン信号
が送らｎ、ると、ダウンカウンタ−２３に保持された時
間データΔｔは読出し用に設定さｎたクロック９の信号
によりゼロになるまでカウントダウンされゼロになると
Δｔダウンカウンター２３のＯＲ端子より出力信号がコ
ントローラ２１に送られる。このときコントローラ２１
よりラーチ回路２２に出力信号が送られラッチ回路２２
に保持された振幅データｄ Ｄ／Ａコンバータ２４に転
送されアナログ信号に変換される。
信号がアドレスカウンター８に送られるとアドレスカウ
ンター８はカウントアツプしアドレス信号を記憶装置６
に転送する。このアドレス信号に応じて信号データメモ
リ一部６ａより信号データがラッチ回路２２に転送され
るとともに、Δｔメモリ一部６ｂより時間データかΔｔ
ダウンカウンター２３に転送される。そしてコントロー
ラ２１よりダウンカウンタ−２３にカウントダウン信号
が送らｎ、ると、ダウンカウンタ−２３に保持された時
間データΔｔは読出し用に設定さｎたクロック９の信号
によりゼロになるまでカウントダウンされゼロになると
Δｔダウンカウンター２３のＯＲ端子より出力信号がコ
ントローラ２１に送られる。このときコントローラ２１
よりラーチ回路２２に出力信号が送られラッチ回路２２
に保持された振幅データｄ Ｄ／Ａコンバータ２４に転
送されアナログ信号に変換される。
この波形再生装置を使用すれば振幅データと同時に採っ
たΔｔの時間データを利用して信号データメモリ一部６
ａに記憶されている信号データをΔを時間毎にＤ／Ａコ
ンバータ２４に転送させることにより、波形記憶装置で
読み取ったデータを元の信号に再生することができる。
たΔｔの時間データを利用して信号データメモリ一部６
ａに記憶されている信号データをΔを時間毎にＤ／Ａコ
ンバータ２４に転送させることにより、波形記憶装置で
読み取ったデータを元の信号に再生することができる。
したがって本装置によれば被測定信号の変位に要する時
間とその信号値を記憶することにょシ、第２図に示すよ
うに被測定信号の変化率の小さい所ではサンプル値の密
度が疎に、逆に変化率の大きい所ではサンプル値の密度
が密になりメモリーを効率よく使用して正確な波形記録
ができる。
間とその信号値を記憶することにょシ、第２図に示すよ
うに被測定信号の変化率の小さい所ではサンプル値の密
度が疎に、逆に変化率の大きい所ではサンプル値の密度
が密になりメモリーを効率よく使用して正確な波形記録
ができる。
ちなみに、従来装置により信号原形波をサンプリングす
ると第６図に示すようにメモリーのワード数は１８にな
るのに対して、本装置の場合には８２図に示すようにメ
モリーのワード数け１４になり本装置のほうがメモリー
を効率よく使用していることがわかる◎ なｐｌこの発明は上記実施例に限定されるものではなく
、要旨を変形しない範囲において種々変形して実施する
ことができる。
ると第６図に示すようにメモリーのワード数は１８にな
るのに対して、本装置の場合には８２図に示すようにメ
モリーのワード数け１４になり本装置のほうがメモリー
を効率よく使用していることがわかる◎ なｐｌこの発明は上記実施例に限定されるものではなく
、要旨を変形しない範囲において種々変形して実施する
ことができる。
この発明によれば信号原波形を正確に記録することがで
きるとともに、同一データの重複記録を削減してメモリ
ーを効率よく使用することができる。
きるとともに、同一データの重複記録を削減してメモリ
ーを効率よく使用することができる。
この実施例においては、Δｔメモリーは４ビツトの分解
能があｎ、ば良く、今例えば信号データメモリーの分解
能が１０ピツトであるとするとΔｔメモリ−は信号デー
タメモリの４／１０ で済む。−力信号データメモリ
ーは被測定波形の撮幅変化が静止している時間が長い場
合は従来の波形記憶装置のメモリーに比しｌ／１０ 程
度となり、メモリー節減の効果は極めて大きい。
能があｎ、ば良く、今例えば信号データメモリーの分解
能が１０ピツトであるとするとΔｔメモリ−は信号デー
タメモリの４／１０ で済む。−力信号データメモリ
ーは被測定波形の撮幅変化が静止している時間が長い場
合は従来の波形記憶装置のメモリーに比しｌ／１０ 程
度となり、メモリー節減の効果は極めて大きい。
第１図はこの発明の一実施例の概略的な構成を示すブロ
ック図、第２図は同実施例のサンプリング状態を示す説
明図、第３図１）（ｂ）は同実施例の信号用データメモ
リー状態と時間用データメモリー状態を示す説明図、８
４図は同実施例に用いられる波形再生装置の概略的な構
成を示すブロックＡ＠５図は従来の波形記憶装置の概略
的な構成を示すプロ雫り図、第６図は同装置のサンプリ
ング状態を示す説明図である。 １・・・入力端子 ２・・・増幅器３・・んΦコ
ンバータ ４，５・・・２．チ回路６・・・記憶袋＠
６ａ・・・信号データメモリ一部６ｂ・・・Δ
ｔメモリ一部 ７・・・Δｔカウンター８・・・アド
レスカウンター ９・・・クロック・ジェネレータ １０・・・コンパレータ １１・・・ＯＲ１回路１２
・・・ＭＡＸΔを検出器 第２図 第３図 第４図 第５図 ？￥ 閉 １、事件の表示 特願昭６１−００１８０９号 ２、発明の名称 波形記憶装置 ３、補正をする者 事件との関係 特許出願人 工ヌエフ電子株式会社 ４、代理人 ７、 補正の内容 本願明細沓第１１頁第９行目の「第３図（ａ）（ｂ）Ｊ
の部分を「第３図」と訂正する。
ック図、第２図は同実施例のサンプリング状態を示す説
明図、第３図１）（ｂ）は同実施例の信号用データメモ
リー状態と時間用データメモリー状態を示す説明図、８
４図は同実施例に用いられる波形再生装置の概略的な構
成を示すブロックＡ＠５図は従来の波形記憶装置の概略
的な構成を示すプロ雫り図、第６図は同装置のサンプリ
ング状態を示す説明図である。 １・・・入力端子 ２・・・増幅器３・・んΦコ
ンバータ ４，５・・・２．チ回路６・・・記憶袋＠
６ａ・・・信号データメモリ一部６ｂ・・・Δ
ｔメモリ一部 ７・・・Δｔカウンター８・・・アド
レスカウンター ９・・・クロック・ジェネレータ １０・・・コンパレータ １１・・・ＯＲ１回路１２
・・・ＭＡＸΔを検出器 第２図 第３図 第４図 第５図 ？￥ 閉 １、事件の表示 特願昭６１−００１８０９号 ２、発明の名称 波形記憶装置 ３、補正をする者 事件との関係 特許出願人 工ヌエフ電子株式会社 ４、代理人 ７、 補正の内容 本願明細沓第１１頁第９行目の「第３図（ａ）（ｂ）Ｊ
の部分を「第３図」と訂正する。
Claims (1)
- 測定信号の変動量が予め設定した特定値になったときの
信号データを検出する信号データ検出手段と、上記信号
の変動量が特定値に達するまでの時間データを検出する
時間データ検出手段と、上記信号データ並びに時間デー
タを順次記憶手段とを具備したことを特徴とする波形記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001809A JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001809A JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159052A true JPS62159052A (ja) | 1987-07-15 |
Family
ID=11511900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001809A Pending JPS62159052A (ja) | 1986-01-08 | 1986-01-08 | 波形記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159052A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213858A (ja) * | 1988-06-30 | 1990-01-18 | Nec San-Ei Instr Co Ltd | データのメモリ格納装置 |
| JP2006313130A (ja) * | 2005-05-09 | 2006-11-16 | East Japan Railway Co | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
| WO2008023730A1 (fr) * | 2006-08-22 | 2008-02-28 | Panasonic Corporation | Circuit intégré, dispositif électronique et procédé de mesure |
| JP2018179993A (ja) * | 2017-04-14 | 2018-11-15 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及び信号アクイジション方法 |
-
1986
- 1986-01-08 JP JP61001809A patent/JPS62159052A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213858A (ja) * | 1988-06-30 | 1990-01-18 | Nec San-Ei Instr Co Ltd | データのメモリ格納装置 |
| JP2006313130A (ja) * | 2005-05-09 | 2006-11-16 | East Japan Railway Co | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
| JP4756904B2 (ja) * | 2005-05-09 | 2011-08-24 | 東日本旅客鉄道株式会社 | 波形測定方法及びこれを用いた保安器の劣化検出装置 |
| WO2008023730A1 (fr) * | 2006-08-22 | 2008-02-28 | Panasonic Corporation | Circuit intégré, dispositif électronique et procédé de mesure |
| JP2018179993A (ja) * | 2017-04-14 | 2018-11-15 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及び信号アクイジション方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156280A (en) | Utility monitor for detecting and storing power line disturbances | |
| GB2039432A (en) | Electronic memory unit | |
| US4054921A (en) | Automatic time-base error correction system | |
| JPH0522422B2 (ja) | ||
| JPS62159052A (ja) | 波形記憶装置 | |
| JPS59146417A (ja) | 磁気記録検出ポインタ回路 | |
| US4727314A (en) | Transient detector apparatus | |
| US4035783A (en) | Analog delay circuit | |
| JPS58177596A (ja) | 固体デジタルメモリの信号出力回路 | |
| JP2712820B2 (ja) | Ａ―ｄ変換回路試験装置 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| JPS5841690B2 (ja) | 周波数弁別方法 | |
| JPS5947364B2 (ja) | プリアンブル検出装置 | |
| US4117477A (en) | Single-point analog subsystem interfaced with a computer | |
| CA1244976A (en) | Signal controlled waveform recorder | |
| JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
| JPH0110615Y2 (ja) | ||
| SU696526A1 (ru) | Устройство дл записи цифровой информации | |
| JPS6394166A (ja) | 波形測定装置 | |
| SU364943A1 (ru) | Интерполятор | |
| SU1427166A1 (ru) | Тензометрическое устройство | |
| US3230542A (en) | Data recording system | |
| JPS5835672A (ja) | 読取りデ−タのメモリ格納方式 | |
| JPS6142216B2 (ja) | ||
| JP2744949B2 (ja) | ドロップアウト測定器 |