JPS5835672A - 読取りデ−タのメモリ格納方式 - Google Patents
読取りデ−タのメモリ格納方式Info
- Publication number
- JPS5835672A JPS5835672A JP56134731A JP13473181A JPS5835672A JP S5835672 A JPS5835672 A JP S5835672A JP 56134731 A JP56134731 A JP 56134731A JP 13473181 A JP13473181 A JP 13473181A JP S5835672 A JPS5835672 A JP S5835672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- data
- change
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、イメージ・センサ等の読取手段で読み取られ
た２値データをメモリへ格納する読取りデータのメモリ
格納方式に関する。
た２値データをメモリへ格納する読取りデータのメモリ
格納方式に関する。
例えばイメージ・センサを使用して、紙葉類その地被検
出物の形状等を検出する場合、イメージ・センサから電
荷蓄積量に応じた多数ビットの時系７列信号が出力され
る。この信号は、信号レベルがＩｌｌ ｒＯＪの２値デ
ータの信号に変換された後、メモリへ書き込まれ、形状
判別等の処理に供される。従来、前記の２値データは、
所定のビット単位毎にそのままメモリへ書き込まれてい
るが、２値データのビット数が膨大であるため、メモリ
の記憶負担が著しく大きなものとなっている。
出物の形状等を検出する場合、イメージ・センサから電
荷蓄積量に応じた多数ビットの時系７列信号が出力され
る。この信号は、信号レベルがＩｌｌ ｒＯＪの２値デ
ータの信号に変換された後、メモリへ書き込まれ、形状
判別等の処理に供される。従来、前記の２値データは、
所定のビット単位毎にそのままメモリへ書き込まれてい
るが、２値データのビット数が膨大であるため、メモリ
の記憶負担が著しく大きなものとなっている。
本発明は、読取った２値データの変化が比較的少ない場
合に好適な新規なメモリ格納方式を提案するものであり
、読取りデータが多数ビット連続して同一のデータ値を
とるとき、そのビット数を計数し、ビット計数値をメモ
リへ書き込む方式を採用することによって、メモリの記
憶負担を軽減することを目的とする。
合に好適な新規なメモリ格納方式を提案するものであり
、読取りデータが多数ビット連続して同一のデータ値を
とるとき、そのビット数を計数し、ビット計数値をメモ
リへ書き込む方式を採用することによって、メモリの記
憶負担を軽減することを目的とする。
以下図面に赤す実施例に基づき本発明を具体的に説明す
る。
る。
第１図、本発明にかかるメモリ格納方式を実施するため
の回路構成例を示すか、本発明は図示例に限らず、例え
ば磁気記録媒体の読取りデータをメモリへ格納する場合
にも実施できる。
の回路構成例を示すか、本発明は図示例に限らず、例え
ば磁気記録媒体の読取りデータをメモリへ格納する場合
にも実施できる。
図示例のイメージ・センサ１は、発振器２からのクロッ
ク信号ａ（第３図（１）に示す）を受けて、このクロッ
ク信号こと同期する時系例のセンサ出力を出す。なお発
振器２には、ロータリーエンコーダのようなパルスジェ
ネレータを用いることもできる。センサ出力は増幅器３
で増幅され、第３図（２）に示す検出信号すを得る。こ
の検出信号すは、イメージ・センサ１の電荷蓄積量と比
例するアナログレベルを持つ。検出信号すは、比較器４
において基準電圧■と比較され、信号レベルがｒｌＪ
ｒＯＪの値をとる２値信号Ｃ（第３図（３）に示す）を
得る。前記基準電圧■の電圧レベルは、第３図（２）に
おいて点線で示しである。２値信号は、検出信号すか基
準電圧■より高レベルのとき「１」、低レベルのとき「
０」の値をとる。
ク信号ａ（第３図（１）に示す）を受けて、このクロッ
ク信号こと同期する時系例のセンサ出力を出す。なお発
振器２には、ロータリーエンコーダのようなパルスジェ
ネレータを用いることもできる。センサ出力は増幅器３
で増幅され、第３図（２）に示す検出信号すを得る。こ
の検出信号すは、イメージ・センサ１の電荷蓄積量と比
例するアナログレベルを持つ。検出信号すは、比較器４
において基準電圧■と比較され、信号レベルがｒｌＪ
ｒＯＪの値をとる２値信号Ｃ（第３図（３）に示す）を
得る。前記基準電圧■の電圧レベルは、第３図（２）に
おいて点線で示しである。２値信号は、検出信号すか基
準電圧■より高レベルのとき「１」、低レベルのとき「
０」の値をとる。
この２値信号（は変化検出回路５へ入力され容か「０」
から「１」へ、或いは「１」からｒＯＪへ移行したこと
を検出する。第２図はその具体回路例を示し、２個のシ
フトレジスタ（フリップフロップ）５１．５２と、エク
スクル−シブ・オア回路５３とを用いて、２値信号Ｃに
おける前後ビットのデータ値比較、を行ない、これによ
り２値間の移行を知らせる変化信号ｄ（第３図（４）に
示す）を得る。
から「１」へ、或いは「１」からｒＯＪへ移行したこと
を検出する。第２図はその具体回路例を示し、２個のシ
フトレジスタ（フリップフロップ）５１．５２と、エク
スクル−シブ・オア回路５３とを用いて、２値信号Ｃに
おける前後ビットのデータ値比較、を行ない、これによ
り２値間の移行を知らせる変化信号ｄ（第３図（４）に
示す）を得る。
変化信号ｄは、クロック信号こと共にデータカウンタ６
へ送られる。データカウンタ６は、クロック信号ａのパ
ルス数を計数するが、前記変化信号ｄか入る毎に、計数
値は第３図（５）に示す如く、１に戻される。また変化
信号ｄはメモリ７ヘデータカウンタ６の計数値を書込み
指令し、従って各計数値は変化信号ｄが入る毎に、メモ
リ７の所定アドレスｎ１ｌｌ 、 ｒｎ＋ｌ 、・・曲
へ順次書き込まれる（第３図＋６１ （７１に示す）。
へ送られる。データカウンタ６は、クロック信号ａのパ
ルス数を計数するが、前記変化信号ｄか入る毎に、計数
値は第３図（５）に示す如く、１に戻される。また変化
信号ｄはメモリ７ヘデータカウンタ６の計数値を書込み
指令し、従って各計数値は変化信号ｄが入る毎に、メモ
リ７の所定アドレスｎ１ｌｌ 、 ｒｎ＋ｌ 、・・曲
へ順次書き込まれる（第３図＋６１ （７１に示す）。
図中８はアドレスカウンタを示し、前記変化信号ｄによ
り歩進され、メモリ７のアドレスが更新される。
り歩進され、メモリ７のアドレスが更新される。
なおデータカウンタ６の計数値１婆、ｍ ’Ｉ”ＯＪの
データ内容を特定する信号を付加してメモリ７へ格納し
ても可いが、最初の計数にかかるデータ値が明らかなと
きは、この信号付加は必ずしも必要としない。
データ内容を特定する信号を付加してメモリ７へ格納し
ても可いが、最初の計数にかかるデータ値が明らかなと
きは、この信号付加は必ずしも必要としない。
雀たアドレスカウンタ６のビット数は、メモリ７におけ
るｌワードのビット数に関連して決定できるが、効率上
両者のビット数を一致させるのが好ましい。
るｌワードのビット数に関連して決定できるが、効率上
両者のビット数を一致させるのが好ましい。
本発明は上記の如く、２値の読取りデータが多数ビット
連続して同一値をとるとき、そのビット数を計数し、計
数値をメモリへ書き込む方式としたから、２値変化の少
ない読取りデータの場合、読取りデータをそのままメモ
リへ格納する方式と比較して、メモリの記憶負担を著し
く軽減できる等、発明目的を達成した優れた効果を奏す
る。
連続して同一値をとるとき、そのビット数を計数し、計
数値をメモリへ書き込む方式としたから、２値変化の少
ない読取りデータの場合、読取りデータをそのままメモ
リへ格納する方式と比較して、メモリの記憶負担を著し
く軽減できる等、発明目的を達成した優れた効果を奏す
る。
第１図は本発明の方式を実施するための回路構成例を示
すブロック図、第２図は変化検出（ロ）路の電気回路図
、第３図は第１図における回路各部の波形を示す説明図
である。 ■・・・・・・イメージ・センサ ５・・・・・・変化
検出回路６・・・・・・データカウンタ ７・・・・・
・メモリＣ・・・・・・２値信号 ｄ・・・・・
・変化信号特許出願人 立石電機株式会社
すブロック図、第２図は変化検出（ロ）路の電気回路図
、第３図は第１図における回路各部の波形を示す説明図
である。 ■・・・・・・イメージ・センサ ５・・・・・・変化
検出回路６・・・・・・データカウンタ ７・・・・・
・メモリＣ・・・・・・２値信号 ｄ・・・・・
・変化信号特許出願人 立石電機株式会社
Claims (1)
- 【特許請求の範囲】 ■ 読取手段で読み取られた多数ビットの２値データを
メモリへ格納する方式であって、前記２値データの各ビ
ットが連続して同一のデータ値をとるとき、同一のデー
タ値にかかるビット数を計数し、データ値が他の値へ変
化する毎に、ビット計数値を順次メモリへ書き込むこと
を特徴とする読取りデータのメモリ格納方式。 ■ 読取手段はイメージ・センサであ・る特許請求の範
囲第１項記載の読取りデータのメモリ格納方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134731A JPS5835672A (ja) | 1981-08-26 | 1981-08-26 | 読取りデ−タのメモリ格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134731A JPS5835672A (ja) | 1981-08-26 | 1981-08-26 | 読取りデ−タのメモリ格納方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835672A true JPS5835672A (ja) | 1983-03-02 |
Family
ID=15135270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134731A Pending JPS5835672A (ja) | 1981-08-26 | 1981-08-26 | 読取りデ−タのメモリ格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286183A (ja) * | 1986-06-05 | 1987-12-12 | Casio Comput Co Ltd | 表示デ−タ処理装置 |
-
1981
- 1981-08-26 JP JP56134731A patent/JPS5835672A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62286183A (ja) * | 1986-06-05 | 1987-12-12 | Casio Comput Co Ltd | 表示デ−タ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1512713A (en) | Data processing system | |
| US3898689A (en) | Code converter | |
| US4342054A (en) | Information read device | |
| JPS5835672A (ja) | 読取りデ−タのメモリ格納方式 | |
| US3159840A (en) | Pattern sensitivity compensation in high pulse density recording | |
| JPH0652497B2 (ja) | 信号記憶方法 | |
| KR0122104B1 (ko) | 콘스턴트-덴시티 기록형태의 자기 디스크 장치에서 데이타섹터펄스 발생회로 | |
| US3434131A (en) | Pulse width sensitive magnetic head with associated binary identification circuit | |
| JP2744949B2 (ja) | ドロップアウト測定器 | |
| JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
| JPH07105183A (ja) | 相関検出器 | |
| JPS5674658A (en) | Waveform recorder | |
| JPS62159052A (ja) | 波形記憶装置 | |
| US3609725A (en) | Variable phase clock for recovery of data | |
| SU765881A1 (ru) | Аналоговое запоминающее устройство | |
| SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
| SU567174A1 (ru) | Устройство дл сжати информации | |
| SU1140153A2 (ru) | Способ магнитной записи и воспроизведени телеметрической цифровой информации | |
| SU1012230A1 (ru) | Устройство дл сбора и предварительной обработки информации | |
| SU1352525A1 (ru) | Устройство воспроизведени цифровой информации | |
| SU1471223A1 (ru) | Цифровое устройство задержки | |
| SU633064A1 (ru) | Устройство дл воспроизведени с носител магнитной записи фазомодулированного сигнала | |
| JPS588069B2 (ja) | デ−タブロツク検出方式 | |
| SU1509870A1 (ru) | Устройство сравнени чисел с допусками | |
| SU1070566A1 (ru) | Устройство дл адаптивной дискретизации |