JPH07105183A - 相関検出器 - Google Patents
相関検出器Info
- Publication number
- JPH07105183A JPH07105183A JP5265700A JP26570093A JPH07105183A JP H07105183 A JPH07105183 A JP H07105183A JP 5265700 A JP5265700 A JP 5265700A JP 26570093 A JP26570093 A JP 26570093A JP H07105183 A JPH07105183 A JP H07105183A
- Authority
- JP
- Japan
- Prior art keywords
- period
- output
- autocorrelation
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】より正確且つ自然な値が得られる相関検出器を
提供する。 【構成】あるタイミング以前に自己相関のあるデータが
連続して存在する数ｒと、このタイミング以後に自己相
関のあるデータが連続して存在する数ｒａとの和（ｒ＋
ｒａ）に基づいた自己相関を表わす量を相関値として出
力する。
提供する。 【構成】あるタイミング以前に自己相関のあるデータが
連続して存在する数ｒと、このタイミング以後に自己相
関のあるデータが連続して存在する数ｒａとの和（ｒ＋
ｒａ）に基づいた自己相関を表わす量を相関値として出
力する。
Description
【０００１】
【産業上の利用分野】本発明は相関検出器に関し、入力
信号の自己相関の度合いを出力する相関検出器に関す
る。
信号の自己相関の度合いを出力する相関検出器に関す
る。
【０００２】
【従来の技術】入力信号自身の相関の度合いを検出する
相関検出器としては、図７に示す構成回路が一般的であ
る。入力信号は、周波数Ｆのサンプリングパルスによっ
てサンプリングされ、入力信号のあるタイミングのデー
タと、その直前のタイミングのデータとの自己相関の有
無が自己相関検出回路１により検出される。この検出結
果に基づいて、自己相関量カウンタ２では、入力信号の
あるタイミングにおいて、そのタイミング以前に自己相
関のあるデータが連続して存在する数ｒがカウントされ
出力される。この自己相関量カウンタ２の出力ｒに対応
する値Ｄ０が、エンコーダ５から相関値として出力され
る。
相関検出器としては、図７に示す構成回路が一般的であ
る。入力信号は、周波数Ｆのサンプリングパルスによっ
てサンプリングされ、入力信号のあるタイミングのデー
タと、その直前のタイミングのデータとの自己相関の有
無が自己相関検出回路１により検出される。この検出結
果に基づいて、自己相関量カウンタ２では、入力信号の
あるタイミングにおいて、そのタイミング以前に自己相
関のあるデータが連続して存在する数ｒがカウントされ
出力される。この自己相関量カウンタ２の出力ｒに対応
する値Ｄ０が、エンコーダ５から相関値として出力され
る。
【０００３】図７に示す従来の相関検出器の動作を説明
する自己相関検出回路（ＳＲＥＬ）１には、クロックｃ
ｋでサンプリングされた、図６に示すような入力信号Ｉ
Ｎが入力され、あるタイミングのデータと、その直前の
データとの自己相関の有無が検出され、検出結果が相関
有無信号ｆとして出力される。この信号ｆは、自己相関
量カウンタ２に入力され、信号ｆのＨレベルの長さがカ
ウント信号ｒとして出力される。自己相関量カウンタ２
の出力信号ｒは、エンコーダ５に入力され、０≦ｒ≦１
のときＤ０＝０、２≦ｒ≦４のときＤ０＝１、５≦ｒの
ときＤ０＝２とする出力信号Ｄ０が出力される。
する自己相関検出回路（ＳＲＥＬ）１には、クロックｃ
ｋでサンプリングされた、図６に示すような入力信号Ｉ
Ｎが入力され、あるタイミングのデータと、その直前の
データとの自己相関の有無が検出され、検出結果が相関
有無信号ｆとして出力される。この信号ｆは、自己相関
量カウンタ２に入力され、信号ｆのＨレベルの長さがカ
ウント信号ｒとして出力される。自己相関量カウンタ２
の出力信号ｒは、エンコーダ５に入力され、０≦ｒ≦１
のときＤ０＝０、２≦ｒ≦４のときＤ０＝１、５≦ｒの
ときＤ０＝２とする出力信号Ｄ０が出力される。
【０００４】ここで、Ｄ０が出力されるまでは１クロッ
クの遅延があるため、入力信号ｉｎを１クロック遅延
し、遅延入力信号ＩＮＤと信号Ｄ０とを比較する。信号
ＩＮＤにおけるタイミングα１ではα１以前に自己相関
のあるデータが３個連続して現れており、α１において
ｒ＝３である。また、タイミングα２ではα２以前に自
己相関のあるデータが６個連続して現れている。つま
り、α２においてｒ＝６である。信号ｒは、エンコーダ
５に入力され、ｒに対応した値がエンコーダ５から出力
される。この場合、α１において出力Ｄ０＝１であり、
α２において出力Ｄ０＝２となる。
クの遅延があるため、入力信号ｉｎを１クロック遅延
し、遅延入力信号ＩＮＤと信号Ｄ０とを比較する。信号
ＩＮＤにおけるタイミングα１ではα１以前に自己相関
のあるデータが３個連続して現れており、α１において
ｒ＝３である。また、タイミングα２ではα２以前に自
己相関のあるデータが６個連続して現れている。つま
り、α２においてｒ＝６である。信号ｒは、エンコーダ
５に入力され、ｒに対応した値がエンコーダ５から出力
される。この場合、α１において出力Ｄ０＝１であり、
α２において出力Ｄ０＝２となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来の相関検出器の出力Ｄ０は、入力信号のある一点に
おいて、ある一点以前に自己相関のあるデータが連続し
て存在する数ｒに対応する値であり、ある一点以後に自
己相関のあるデータが連続して存在するｒａに関しては
無関係な値である。したがって、従来の相関検出器で得
られる相関値は感覚的に自然なものとはいえない。
従来の相関検出器の出力Ｄ０は、入力信号のある一点に
おいて、ある一点以前に自己相関のあるデータが連続し
て存在する数ｒに対応する値であり、ある一点以後に自
己相関のあるデータが連続して存在するｒａに関しては
無関係な値である。したがって、従来の相関検出器で得
られる相関値は感覚的に自然なものとはいえない。
【０００６】そこで本発明の目的は、より正確且つ自然
な値が得られる相関検出器を提供することにある。
な値が得られる相関検出器を提供することにある。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
め、本発明による相関検出器は、あるタイミング以前に
自己相関のあるデータが連続して存在する数ｒと、この
タイミング以後に自己相関のあるデータが連続して存在
する数ｒａとの和（ｒ＋ｒａ）に基づいて自己相関を表
わす相関値として出力するように構成されている。また
本発明の他の態様による相関検出器は、周波数Ｆのサン
プリングパルスによってサンプリングされた信号を入力
とし、入力信号のあるタイミング点のデータと、その直
前のタイミングのデータとの自己相関の有無を出力する
自己相関検出回路と、該自己相関検出回路の出力を入力
とし、前記入力信号のあるタイミング点以前に自己相関
のあるデータが連続して存在する数ｒをカウントして出
力する自己相関量カウンタと、該自己相関量カウンタの
出力を入力とし、前記数ｒに対応して定められた値Ｄ０
を出力するエンコーダと、前記自己相関量カウンタの出
力を入力とし、前記数ｒと予め設定された値ｒ１，ｒ２
・・・ｒｎとを比較し、前記数ｒが前記値ｒ１，ｒ２・
・・ｒｎと等しくなったタイミングを表わす信号ｅ１，
ｅ２・・・ｅｎを出力するｎ個のコンパレータと、該コ
ンパレータの出力を入力とし、前記信号ｅ１，ｅ２・・
・ｅｎによってカウントを開始し、前記信号ｅ１，ｅ２
・・・ｅｎに対応して定められた所定期間Ｔ１，Ｔ２・
・・Ｔｎでカウントを終了し、カウントが行われている
期間を表わす信号ｃ１，ｃ２・・・ｃｎを出力するｎ個
のタイムカウンタと、該ｎ個のタイムカウンタの出力を
入力とし、１／Ｆの期間を（ｎ＋２）個以上の期間に分
割し、各分割された期間をｔ０，ｔ１，ｔ２・・・ｔ
ｎ，ｔ（ｎ＋１）とし、前記期間ｔ０は常に書き込み期
間とし、前記期間ｔ１，ｔ２・・・ｔｎは、それぞれ前
記信号ｃ１，ｃ２・・・ｃｎが発生したときのみ書き込
み期間とし、前記期間ｔ（ｎ＋１）は常に読み出し期間
とすべく書き込みゲート信号ＮＷを出力するメモリ読出
／書込コントロール回路と、前記エンコーダの出力を入
力とし、１／Ｆの期間を（ｎ＋２）個以上の期間に分割
し、各分割された期間をｔ０，ｔ１，ｔ２・・・ｔｎ，
ｔ（ｎ＋１）とし、前記期間ｔ０は前記値Ｄ０を出力
し、前記期間ｔ１，ｔ２・・・ｔｎはそれぞれ予め設定
された値Ｄ１，Ｄ２・・・Ｄｎを出力するメモリデータ
コントロール回路と、周波数Ｆのクロックをカウントし
たカウント値Ａｃを出力するアドレスカウンタと、該ア
ドレスカウンタの出力を入力とし、１／Ｆの期間を（ｎ
＋２）個以上の期間に分割し、各分割された期間をｔ
０，ｔ１，ｔ２・・・ｔｎ，ｔ（ｎ＋１）とし、それぞ
れの期間、予め設定された値Ａ０，Ａ１，Ａ２・・・Ａ
ｎ，Ａ（ｎ＋１）に前記値Ａｃを加算した値Ａｃ＋Ａ
０，Ａｃ＋Ａ１，Ａｃ＋Ａ２・・・Ａｃ＋Ａｎ，Ａｃ＋
Ａ（ｎ＋１）を出力するメモリアドレスコントロール回
路と、該メモリ読出／書込コントロール回路の出力と、
前記メモリデータコントロール回路の出力と、前記メモ
リアドレスコントロール回路の出力によって読出／書込
がコントロールされるメモリと、該メモリの読み出し期
間に前記メモリの出力をサンプリングして出力するサン
プラと、を備えて構成される。
め、本発明による相関検出器は、あるタイミング以前に
自己相関のあるデータが連続して存在する数ｒと、この
タイミング以後に自己相関のあるデータが連続して存在
する数ｒａとの和（ｒ＋ｒａ）に基づいて自己相関を表
わす相関値として出力するように構成されている。また
本発明の他の態様による相関検出器は、周波数Ｆのサン
プリングパルスによってサンプリングされた信号を入力
とし、入力信号のあるタイミング点のデータと、その直
前のタイミングのデータとの自己相関の有無を出力する
自己相関検出回路と、該自己相関検出回路の出力を入力
とし、前記入力信号のあるタイミング点以前に自己相関
のあるデータが連続して存在する数ｒをカウントして出
力する自己相関量カウンタと、該自己相関量カウンタの
出力を入力とし、前記数ｒに対応して定められた値Ｄ０
を出力するエンコーダと、前記自己相関量カウンタの出
力を入力とし、前記数ｒと予め設定された値ｒ１，ｒ２
・・・ｒｎとを比較し、前記数ｒが前記値ｒ１，ｒ２・
・・ｒｎと等しくなったタイミングを表わす信号ｅ１，
ｅ２・・・ｅｎを出力するｎ個のコンパレータと、該コ
ンパレータの出力を入力とし、前記信号ｅ１，ｅ２・・
・ｅｎによってカウントを開始し、前記信号ｅ１，ｅ２
・・・ｅｎに対応して定められた所定期間Ｔ１，Ｔ２・
・・Ｔｎでカウントを終了し、カウントが行われている
期間を表わす信号ｃ１，ｃ２・・・ｃｎを出力するｎ個
のタイムカウンタと、該ｎ個のタイムカウンタの出力を
入力とし、１／Ｆの期間を（ｎ＋２）個以上の期間に分
割し、各分割された期間をｔ０，ｔ１，ｔ２・・・ｔ
ｎ，ｔ（ｎ＋１）とし、前記期間ｔ０は常に書き込み期
間とし、前記期間ｔ１，ｔ２・・・ｔｎは、それぞれ前
記信号ｃ１，ｃ２・・・ｃｎが発生したときのみ書き込
み期間とし、前記期間ｔ（ｎ＋１）は常に読み出し期間
とすべく書き込みゲート信号ＮＷを出力するメモリ読出
／書込コントロール回路と、前記エンコーダの出力を入
力とし、１／Ｆの期間を（ｎ＋２）個以上の期間に分割
し、各分割された期間をｔ０，ｔ１，ｔ２・・・ｔｎ，
ｔ（ｎ＋１）とし、前記期間ｔ０は前記値Ｄ０を出力
し、前記期間ｔ１，ｔ２・・・ｔｎはそれぞれ予め設定
された値Ｄ１，Ｄ２・・・Ｄｎを出力するメモリデータ
コントロール回路と、周波数Ｆのクロックをカウントし
たカウント値Ａｃを出力するアドレスカウンタと、該ア
ドレスカウンタの出力を入力とし、１／Ｆの期間を（ｎ
＋２）個以上の期間に分割し、各分割された期間をｔ
０，ｔ１，ｔ２・・・ｔｎ，ｔ（ｎ＋１）とし、それぞ
れの期間、予め設定された値Ａ０，Ａ１，Ａ２・・・Ａ
ｎ，Ａ（ｎ＋１）に前記値Ａｃを加算した値Ａｃ＋Ａ
０，Ａｃ＋Ａ１，Ａｃ＋Ａ２・・・Ａｃ＋Ａｎ，Ａｃ＋
Ａ（ｎ＋１）を出力するメモリアドレスコントロール回
路と、該メモリ読出／書込コントロール回路の出力と、
前記メモリデータコントロール回路の出力と、前記メモ
リアドレスコントロール回路の出力によって読出／書込
がコントロールされるメモリと、該メモリの読み出し期
間に前記メモリの出力をサンプリングして出力するサン
プラと、を備えて構成される。
【０００８】
【作用】本発明は、あるタイミング以前に自己相関のあ
るデータが連続して存在する数ｒと、このタイミング以
後に自己相関のあるデータが連続して存在する数ｒａと
の和（ｒ＋ｒａ）に基づいた自己相関を表わす量を相関
値として出力する相関検出器である。例えば、図６にお
いて、αの期間には連続して８個の自己相関のあるデー
タが並んでおり、α１とα２は共に同じグループに属し
ている。本発明は、本来、自己相関の度合いを表す場
合、あるタイミング以前に自己相関のあるデータが連続
して存在する数ｒに基づくよりも、そのタイミング以前
及び以後に自己相関のあるデータが連続して存在する数
ｒ＋ｒａに基づく方が感覚的に自然であることを利用し
ている。
るデータが連続して存在する数ｒと、このタイミング以
後に自己相関のあるデータが連続して存在する数ｒａと
の和（ｒ＋ｒａ）に基づいた自己相関を表わす量を相関
値として出力する相関検出器である。例えば、図６にお
いて、αの期間には連続して８個の自己相関のあるデー
タが並んでおり、α１とα２は共に同じグループに属し
ている。本発明は、本来、自己相関の度合いを表す場
合、あるタイミング以前に自己相関のあるデータが連続
して存在する数ｒに基づくよりも、そのタイミング以前
及び以後に自己相関のあるデータが連続して存在する数
ｒ＋ｒａに基づく方が感覚的に自然であることを利用し
ている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は本発明による相関検出器の一実
施例を示す構成ブロック図である。図１に示す相関検出
器の動作を、図２と図３のタイミングチャートを用いて
説明する。尚、以下の説明は、Ｎ＝２としている。アド
レスカウンタ６には、周波数Ｆのクロックｃｋが入力さ
れ、カウント値Ａｃが出力される。また、自己相関検出
回路１には、入力信号ＩＮが入力され、あるタイミング
のデータと、その直前のタイミングのデータとの自己相
関の有無が信号ｆとして出力される。この信号ｆは、自
己相関量カウンタ２に入力され、該信号ｆのＨレベルの
長さがカウントされ、カウント信号ｒとして出力され
る。
ながら説明する。図１は本発明による相関検出器の一実
施例を示す構成ブロック図である。図１に示す相関検出
器の動作を、図２と図３のタイミングチャートを用いて
説明する。尚、以下の説明は、Ｎ＝２としている。アド
レスカウンタ６には、周波数Ｆのクロックｃｋが入力さ
れ、カウント値Ａｃが出力される。また、自己相関検出
回路１には、入力信号ＩＮが入力され、あるタイミング
のデータと、その直前のタイミングのデータとの自己相
関の有無が信号ｆとして出力される。この信号ｆは、自
己相関量カウンタ２に入力され、該信号ｆのＨレベルの
長さがカウントされ、カウント信号ｒとして出力され
る。
【００１０】自己相関量カウンタ２のカウント出力ｒ
は、コンパレータ（ＣＯＭＰ）３Ａに入力され、カウン
ト値ｒがｒ＝ｒ１（＝２）のときのみＬレベルの信号ｅ
１が出力される。信号ｅ１は、タイムカウンタ４Ａに入
力され、信号ｅ１の立ち上がりからＴ１（＝２／Ｆ）の
期間のみＨレベルの信号ｃ１が出力される。信号ｒは、
また、コンパレータ３Ｂに入力され、ｒ＝ｒ２（＝５）
のときのみＬレベルの信号ｅ２が出力される。信号ｅ２
は、タイムカウンタ４Ｂに入力され、信号ｅ２の立ち上
がりからＴ２（＝５／Ｆ）の期間のみＨレベルの信号ｃ
２が出力される。
は、コンパレータ（ＣＯＭＰ）３Ａに入力され、カウン
ト値ｒがｒ＝ｒ１（＝２）のときのみＬレベルの信号ｅ
１が出力される。信号ｅ１は、タイムカウンタ４Ａに入
力され、信号ｅ１の立ち上がりからＴ１（＝２／Ｆ）の
期間のみＨレベルの信号ｃ１が出力される。信号ｒは、
また、コンパレータ３Ｂに入力され、ｒ＝ｒ２（＝５）
のときのみＬレベルの信号ｅ２が出力される。信号ｅ２
は、タイムカウンタ４Ｂに入力され、信号ｅ２の立ち上
がりからＴ２（＝５／Ｆ）の期間のみＨレベルの信号ｃ
２が出力される。
【００１１】タイムカウンタ４Ａと４Ｂの出力信号ｃ１
とｃ２は、メモリ読出／書込コントロール回路７に入力
され、信号ｃ１がＨレベルの時は１／Ｆの期間の中のｔ
１の期間がＬレベルとなり、信号ｃ２がＨレベルの時は
１／Ｆの期間の中のｔ２の期間がＬレベルとなる。１／
Ｆの期間の中のｔ０の期間は、信号ｃ１，ｃ２に関わら
ず常にＬとなる。その結果、メモリ読出／書込コントロ
ール回路７の出力は、信号ＮＷのようになる。信号ＮＷ
のｐの部分を拡大すると、図３のＮＷＬのようにｔ０と
ｔ２の期間がＬレベルになっていることがわかる。
とｃ２は、メモリ読出／書込コントロール回路７に入力
され、信号ｃ１がＨレベルの時は１／Ｆの期間の中のｔ
１の期間がＬレベルとなり、信号ｃ２がＨレベルの時は
１／Ｆの期間の中のｔ２の期間がＬレベルとなる。１／
Ｆの期間の中のｔ０の期間は、信号ｃ１，ｃ２に関わら
ず常にＬとなる。その結果、メモリ読出／書込コントロ
ール回路７の出力は、信号ＮＷのようになる。信号ＮＷ
のｐの部分を拡大すると、図３のＮＷＬのようにｔ０と
ｔ２の期間がＬレベルになっていることがわかる。
【００１２】また、自己相関量カウンタ２の出力ｒは、
エンコーダ５に入力され、出力信号Ｄ０は、Ｏ≦ｒ≦１
のときＤ０＝０、２≦ｒ≦４のときＤ０＝１、５≦ｒの
ときＤ０＝２として出力される。信号Ｄ０はメモリデー
タコントロール回路８に入力され、１／Ｆの期間の中の
ｔ０の期間は“０、１、２のいずれか”（Ｄ０）が出力
され、１／Ｆの期間の中のｔ１の期間はＤ０の値に関わ
らず常に“１”（Ｄ１）が出力され、１／Ｆの期間の中
のｔ２の期間はＤ０の値に関わらず常に“２”（Ｄ２）
が出力される。その結果、メモリデータコントロール回
路８の出力Ｄは図示のようになる。信号Ｄのｐの部分を
拡大すると、図３のＤＬのように、ｔ０の期間は“２”
（Ｄ０）が出力され、ｔ１の期間は“１”（Ｄ１）が出
力され、ｔ２の期間は“２”（Ｄ２）が出力されている
ことがわかる。
エンコーダ５に入力され、出力信号Ｄ０は、Ｏ≦ｒ≦１
のときＤ０＝０、２≦ｒ≦４のときＤ０＝１、５≦ｒの
ときＤ０＝２として出力される。信号Ｄ０はメモリデー
タコントロール回路８に入力され、１／Ｆの期間の中の
ｔ０の期間は“０、１、２のいずれか”（Ｄ０）が出力
され、１／Ｆの期間の中のｔ１の期間はＤ０の値に関わ
らず常に“１”（Ｄ１）が出力され、１／Ｆの期間の中
のｔ２の期間はＤ０の値に関わらず常に“２”（Ｄ２）
が出力される。その結果、メモリデータコントロール回
路８の出力Ｄは図示のようになる。信号Ｄのｐの部分を
拡大すると、図３のＤＬのように、ｔ０の期間は“２”
（Ｄ０）が出力され、ｔ１の期間は“１”（Ｄ１）が出
力され、ｔ２の期間は“２”（Ｄ２）が出力されている
ことがわかる。
【００１３】また、アドレスカウンタ６の出力Ａｃは、
メモリアドレスコントロール回路９に入力され、１／Ｆ
の期間の中のｔ０の期間は“Ａｃ−１”（Ａｃ＋Ａ０）
が出力され、１／Ｆの期間の中のｔ１の期間は“Ａｃ−
４”（Ａｃ＋Ａ１）が出力され、１／Ｆの期間の中のｔ
２の期間は“Ａｃ−７”（Ａｃ＋Ａ２）が出力され、１
／Ｆの期間の中のｔ３の期間は“Ａｃ−１０”（Ａｃ＋
Ａ３）が、メモリアドレスコントロール回路９から出力
信号Ａとして出力される。信号Ａのｐ部分を拡大すると
ＡＬのように、Ａｃ＝１４であるからｔ０の期間は“１
３”（Ａｃ＋Ａ０）が出力され、ｔ１の部分は“１０”
（Ａｃ＋Ａ１）が出力され、ｔ２の部分は“７”（Ａｃ
＋Ａ２）が出力され、ｔ３の部分は“４”（Ａｃ＋Ａ
３）が出力される。
メモリアドレスコントロール回路９に入力され、１／Ｆ
の期間の中のｔ０の期間は“Ａｃ−１”（Ａｃ＋Ａ０）
が出力され、１／Ｆの期間の中のｔ１の期間は“Ａｃ−
４”（Ａｃ＋Ａ１）が出力され、１／Ｆの期間の中のｔ
２の期間は“Ａｃ−７”（Ａｃ＋Ａ２）が出力され、１
／Ｆの期間の中のｔ３の期間は“Ａｃ−１０”（Ａｃ＋
Ａ３）が、メモリアドレスコントロール回路９から出力
信号Ａとして出力される。信号Ａのｐ部分を拡大すると
ＡＬのように、Ａｃ＝１４であるからｔ０の期間は“１
３”（Ａｃ＋Ａ０）が出力され、ｔ１の部分は“１０”
（Ａｃ＋Ａ１）が出力され、ｔ２の部分は“７”（Ａｃ
＋Ａ２）が出力され、ｔ３の部分は“４”（Ａｃ＋Ａ
３）が出力される。
【００１４】メモリ読出／書込コントロール回路７の出
力と、メモリデータコントロール回路８の出力と、メモ
リアドレスコントロール回路９の出力は、メモリに入力
され、書き込みと読み出し動作が行われる。
力と、メモリデータコントロール回路８の出力と、メモ
リアドレスコントロール回路９の出力は、メモリに入力
され、書き込みと読み出し動作が行われる。
【００１５】そしてメモリの読み出し期間ｔ３にメモリ
の出力をサンプリングすることにより相関検出器におけ
る出力が得られる。
の出力をサンプリングすることにより相関検出器におけ
る出力が得られる。
【００１６】さて、入力データのあるタイミング以前に
自己相関のあるデータがｒ個存在し、また、そのタイミ
ング以後に自己相関のあるデータがｒａ個存在する場
合、上述の操作によって得られる相関検出器の出力はｒ
＋ｒａに対応する値となる理由を以下に説明する。
自己相関のあるデータがｒ個存在し、また、そのタイミ
ング以後に自己相関のあるデータがｒａ個存在する場
合、上述の操作によって得られる相関検出器の出力はｒ
＋ｒａに対応する値となる理由を以下に説明する。
【００１７】アドレスカウンタの出力Ａｃと入力信号Ｉ
Ｎを、図３に示すように対応させた場合、メモリアドレ
スをＡｍ＝Ａｃとすると、メモリアドレスＡｍとメモリ
データＤｍは、同図に示すようになる。
Ｎを、図３に示すように対応させた場合、メモリアドレ
スをＡｍ＝Ａｃとすると、メモリアドレスＡｍとメモリ
データＤｍは、同図に示すようになる。
【００１８】エンコーダ５の出力Ｄ０を１／Ｆの期間の
中のｔ０に書き込んだ場合、メモリアドレスＡｍとメモ
リデータＤｍ’との対応は、同図に示されている。この
状態は従来の相関検出器と同等である。
中のｔ０に書き込んだ場合、メモリアドレスＡｍとメモ
リデータＤｍ’との対応は、同図に示されている。この
状態は従来の相関検出器と同等である。
【００１９】同図のメモリデータＤｍとメモリデータＤ
ｍ’とを比較すればわかるように、メモリアドレスＡｍ
＝“２”、“３”でのメモリデータはＤｍ＝“１”でな
ければならない。同様に、メモリアドレスＡｍ＝
“６”、“７”、“８”、“９”、“１０”でのメモリ
データはＤｍ＝“２”でなければならない。
ｍ’とを比較すればわかるように、メモリアドレスＡｍ
＝“２”、“３”でのメモリデータはＤｍ＝“１”でな
ければならない。同様に、メモリアドレスＡｍ＝
“６”、“７”、“８”、“９”、“１０”でのメモリ
データはＤｍ＝“２”でなければならない。
【００２０】これらの不都合を補うために、本発明では
１／Ｆの期間の中のｔ１、ｔ２を用いて再度メモリを書
き直す操作を行なっている。
１／Ｆの期間の中のｔ１、ｔ２を用いて再度メモリを書
き直す操作を行なっている。
【００２１】Ａｃ＝６、７の期間、タイムカウンタ４Ａ
の出力ｃ１によって、１／Ｆの期間の中のｔ１にメモリ
アドレスＡｍ＝“２”、“３”にメモリデータＤｍ＝
“１”が書き込まれる。また、Ａｃ＝１０、１１の期
間、Ａｍ＝“６”、“７”にＤｍ＝“１”が書き込まれ
る。
の出力ｃ１によって、１／Ｆの期間の中のｔ１にメモリ
アドレスＡｍ＝“２”、“３”にメモリデータＤｍ＝
“１”が書き込まれる。また、Ａｃ＝１０、１１の期
間、Ａｍ＝“６”、“７”にＤｍ＝“１”が書き込まれ
る。
【００２２】同様に、Ａｃ＝“１３”、“１４”、“１
５”、“１６”、“１７”の期間、タイムカウンタ４Ｂ
の出力ｃ２によって１／Ｆの期間の中のｔ２にメモリア
ドレスＡｍ＝“６”、“７”、“８”、“９”、“１
０”にＤｍ＝“２”が書き込まれる。
５”、“１６”、“１７”の期間、タイムカウンタ４Ｂ
の出力ｃ２によって１／Ｆの期間の中のｔ２にメモリア
ドレスＡｍ＝“６”、“７”、“８”、“９”、“１
０”にＤｍ＝“２”が書き込まれる。
【００２３】また、メモリデータＤｍを読み出す場合に
は、書き直しのためにメモリアドレスＡｍをさかのぼる
最大値（この場合は“７”アドレス）以上にメモリアド
レスＡｍをさかのぼって読み出せばよい。ここでは“１
０”アドレスさかのぼることにしている。“１０”アド
レスさかのぼったアドレスのデータは二度と書き直され
ることがないので、ＡｍとＤｍとの対応は、図示の如
く、期待通りの相関量に対応する値が読み出せることが
わかる。
は、書き直しのためにメモリアドレスＡｍをさかのぼる
最大値（この場合は“７”アドレス）以上にメモリアド
レスＡｍをさかのぼって読み出せばよい。ここでは“１
０”アドレスさかのぼることにしている。“１０”アド
レスさかのぼったアドレスのデータは二度と書き直され
ることがないので、ＡｍとＤｍとの対応は、図示の如
く、期待通りの相関量に対応する値が読み出せることが
わかる。
【００２４】しかるに、上記のように自己相関量カウン
タの出力ｒと、予め設定された値ｒ１（＝２）、ｒ２
（＝５）とを２個のコンパレータにて比較し、等しくな
った時刻を表す信号ｅ１、ｅ２を出力し、２個のコンパ
レータの出力信号ｅ１、ｅ２を２個のタイムカウンタに
入力し、信号ｅ１、ｅ２が表わす時刻からそれぞれ予め
設定された期間Ｔ１（＝２／Ｆ）、Ｔ２（＝５／Ｆ）ま
でを表わす信号を表す信号ｃ１、ｃ２を出力し、信号ｃ
１、ｃ２が表わす期間においては予め設定されたＡ１
（−４）、Ａ２（−７）だけメモリアドレスをさかのぼ
り、信号ｃ１に対しては予め設定されたデータＤ１（＝
１）をメモリに書き込み、信号ｃ２に対しては予め設定
されたデータＤ２（＝２）をメモリに書き込むことによ
り、入力信号のあるタイミングにおいて、そのタイミン
グ以前に自己相関のあるデータがｒ個存在し、そのタイ
ミング以後に自己相関のあるデータがｒａ個存在した場
合、ｒ＋ｒａに対応する相関量が得られる。
タの出力ｒと、予め設定された値ｒ１（＝２）、ｒ２
（＝５）とを２個のコンパレータにて比較し、等しくな
った時刻を表す信号ｅ１、ｅ２を出力し、２個のコンパ
レータの出力信号ｅ１、ｅ２を２個のタイムカウンタに
入力し、信号ｅ１、ｅ２が表わす時刻からそれぞれ予め
設定された期間Ｔ１（＝２／Ｆ）、Ｔ２（＝５／Ｆ）ま
でを表わす信号を表す信号ｃ１、ｃ２を出力し、信号ｃ
１、ｃ２が表わす期間においては予め設定されたＡ１
（−４）、Ａ２（−７）だけメモリアドレスをさかのぼ
り、信号ｃ１に対しては予め設定されたデータＤ１（＝
１）をメモリに書き込み、信号ｃ２に対しては予め設定
されたデータＤ２（＝２）をメモリに書き込むことによ
り、入力信号のあるタイミングにおいて、そのタイミン
グ以前に自己相関のあるデータがｒ個存在し、そのタイ
ミング以後に自己相関のあるデータがｒａ個存在した場
合、ｒ＋ｒａに対応する相関量が得られる。
【００２５】図４は本発明の応用例を示す構成ブロック
図である。本例は、量子化誤差除去回路であり、図１に
示す構成をもつ相関検出器（ＲＥＬ）１００、ローパス
フィルタ（ＬＰＦ）１０１〜１０３及びセレクタ（ＳＥ
Ｌ）１０４から構成されている。
図である。本例は、量子化誤差除去回路であり、図１に
示す構成をもつ相関検出器（ＲＥＬ）１００、ローパス
フィルタ（ＬＰＦ）１０１〜１０３及びセレクタ（ＳＥ
Ｌ）１０４から構成されている。
【００２６】本例の動作を図５のタイミングチャートを
参照しながら説明する。入力信号Ａは、相関検出器１０
０に入力され、相関値が信号Ｂとして得られる。この信
号Ｂは、上記フィルタの遅延時間Ｔｄを補償するため一
定の時間Ｔｄだけ遅延されて信号Ｃとして出力される。
また、入力信号Ａは、３個のローパスフィルタ１０１、
１０２、１０３のそれぞれに入力され、フィルタリング
出力される。ローパスフィルタ１０１はカットオフ周波
数なしのスルーフィルタ、ローパスフィルタ１０２はカ
ットオフ周波数１０ｋＨｚのローパスフィルタ、ローパ
スフィルタ１０３はカットオフ周波数１ｋＨｚのローパ
スフィルタである。
参照しながら説明する。入力信号Ａは、相関検出器１０
０に入力され、相関値が信号Ｂとして得られる。この信
号Ｂは、上記フィルタの遅延時間Ｔｄを補償するため一
定の時間Ｔｄだけ遅延されて信号Ｃとして出力される。
また、入力信号Ａは、３個のローパスフィルタ１０１、
１０２、１０３のそれぞれに入力され、フィルタリング
出力される。ローパスフィルタ１０１はカットオフ周波
数なしのスルーフィルタ、ローパスフィルタ１０２はカ
ットオフ周波数１０ｋＨｚのローパスフィルタ、ローパ
スフィルタ１０３はカットオフ周波数１ｋＨｚのローパ
スフィルタである。
【００２７】ローパスフィルタ１０１、１０２、１０３
の出力は、それぞれ信号Ｄ、Ｅ及びＦとなり、セレクタ
１０４に入力される。セレクタ１０４の入力は、相関検
出器１００の出力信号Ｃによって切り換え出力される。
その結果得られる出力は、同図のＧに示す如く、平坦な
部分の長さに適応したフィルタリングがなされることが
わかる。すなわち、平坦な部分が長いほど量子化歪みが
大きいと判断されるので、相関値が”０”のときはフィ
ルタ１０１のスルー出力を、相関値が”１”のときはフ
ィルタ１０２のフィルタ出力を、相関値が”２”のとき
はフィルタ１０３のフィルタ出力を切り換え出力してい
る。
の出力は、それぞれ信号Ｄ、Ｅ及びＦとなり、セレクタ
１０４に入力される。セレクタ１０４の入力は、相関検
出器１００の出力信号Ｃによって切り換え出力される。
その結果得られる出力は、同図のＧに示す如く、平坦な
部分の長さに適応したフィルタリングがなされることが
わかる。すなわち、平坦な部分が長いほど量子化歪みが
大きいと判断されるので、相関値が”０”のときはフィ
ルタ１０１のスルー出力を、相関値が”１”のときはフ
ィルタ１０２のフィルタ出力を、相関値が”２”のとき
はフィルタ１０３のフィルタ出力を切り換え出力してい
る。
【００２８】以上説明した如く、本実施例の相関検出器
では、自己相関量カウンタの出力ｒと予め設定された値
ｒ１、ｒ２・・・ｒｎとをｎ個のコンパレータにて比較
し、等しくなった時刻を表す信号ｅ１、ｅ２・・・ｅｎ
を出力し、ｎ個のコンパレータの出力ｅ１、ｅ２・・・
ｅｎをｎ個のタイムカウンタに入力しｅ１、ｅ２・・・
ｅｎが表す時刻からそれぞれ、予め設定された期間Ｔ
１、Ｔ２・・・Ｔｎまでを表わす信号ｃ１、ｃ２・・・
ｃｎを出力し、ｃ１、ｃ２・・・ｃｎが表わす期間にお
いては予め設定されたＡ１、Ａ２・・・Ａｎだけメモリ
アドレスをさかのぼり、ｃ１、ｃ２・・・ｃｎに対して
予め設定されたデータＤ１、Ｄ２・・・Ｄｎをメモリに
書き込むことにより、入力信号のある一点において、こ
の一点以前に自己相関のあるデータがｒ個存在し、この
一点以後に自己相関のあるデータがｒａ個存在した場
合、ｒ＋ｒａに対応する相関量が得られる。
では、自己相関量カウンタの出力ｒと予め設定された値
ｒ１、ｒ２・・・ｒｎとをｎ個のコンパレータにて比較
し、等しくなった時刻を表す信号ｅ１、ｅ２・・・ｅｎ
を出力し、ｎ個のコンパレータの出力ｅ１、ｅ２・・・
ｅｎをｎ個のタイムカウンタに入力しｅ１、ｅ２・・・
ｅｎが表す時刻からそれぞれ、予め設定された期間Ｔ
１、Ｔ２・・・Ｔｎまでを表わす信号ｃ１、ｃ２・・・
ｃｎを出力し、ｃ１、ｃ２・・・ｃｎが表わす期間にお
いては予め設定されたＡ１、Ａ２・・・Ａｎだけメモリ
アドレスをさかのぼり、ｃ１、ｃ２・・・ｃｎに対して
予め設定されたデータＤ１、Ｄ２・・・Ｄｎをメモリに
書き込むことにより、入力信号のある一点において、こ
の一点以前に自己相関のあるデータがｒ個存在し、この
一点以後に自己相関のあるデータがｒａ個存在した場
合、ｒ＋ｒａに対応する相関量が得られる。
【００２９】
【発明の効果】以上説明したように、本発明による相関
検出器によれば、より自然性が高く、高精度な相関値が
得られる。
検出器によれば、より自然性が高く、高精度な相関値が
得られる。
【図１】本発明による相関検出器の一実施例を示す構成
ブロック図である。
ブロック図である。
【図２】図１に示す相関検出器の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図３】図１に示す相関検出器の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図４】本発明の応用例を示す構成ブロック図である。
【図５】図４の動作を説明するためのタイミングチャー
トである。
トである。
【図６】従来の相関検出器の動作を説明するためのタイ
ミングチャートである。
ミングチャートである。
【図７】入力信号自身の相関の度合いを検出する従来の
相関検出器の構成ブロック図である。
相関検出器の構成ブロック図である。
１ 自己相関検出回路 ２ 自己相関量カウンタ ３Ａ〜３Ｎ コンパレータ ４Ａ〜４Ｎ タイムカウンタ ５ エンコーダ ６ アドレスカウンタ ７ メモリ読出／書込コントロール回路 ８ メモリデータコントロール回路 ９ メモリアドレスコントロール回路 １０ メモリ １１ サンプラ １００ 相関検出器 １０１〜１０３ ローパスフィルタ １０４ セレクタ
Claims (2)
- 【請求項１】あるタイミング以前に自己相関のあるデー
タが連続して存在する数ｒと、このタイミング以後に自
己相関のあるデータが連続して存在する数ｒａとの和
（ｒ＋ｒａ）に基づいて自己相関を表わす相関値として
出力することを特徴とする相関検出器。 - 【請求項２】周波数Ｆのサンプリングパルスによってサ
ンプリングされた信号を入力とし、入力信号のあるタイ
ミング点のデータと、その直前のタイミングのデータと
の自己相関の有無を出力する自己相関検出回路と、 該自己相関検出回路の出力を入力とし、前記入力信号の
あるタイミング点以前に自己相関のあるデータが連続し
て存在する数ｒをカウントして出力する自己相関量カウ
ンタと、 該自己相関量カウンタの出力を入力とし、前記数ｒに対
応して定められた値Ｄ０を出力するエンコーダと、 前記自己相関量カウンタの出力を入力とし、前記数ｒと
予め設定された値ｒ１，ｒ２・・・ｒｎとを比較し、前
記数ｒが前記値ｒ１，ｒ２・・・ｒｎと等しくなったタ
イミングを表わす信号ｅ１，ｅ２・・・ｅｎを出力する
ｎ個のコンパレータと、 該コンパレータの出力を入力とし、前記信号ｅ１，ｅ２
・・・ｅｎによってカウントを開始し、前記信号ｅ１，
ｅ２・・・ｅｎに対応して定められた所定期間Ｔ１，Ｔ
２・・・Ｔｎでカウントを終了し、カウントが行われて
いる期間を表わす信号ｃ１，ｃ２・・・ｃｎを出力する
ｎ個のタイムカウンタと、 該ｎ個のタイムカウンタの出力を入力とし、１／Ｆの期
間を（ｎ＋２）個以上の期間に分割し、各分割された期
間をｔ０，ｔ１，ｔ２・・・ｔｎ，ｔ（ｎ＋１）とし、
前記期間ｔ０は常に書き込み期間とし、前記期間ｔ１，
ｔ２・・・ｔｎは、それぞれ前記信号ｃ１，ｃ２・・・
ｃｎが発生したときのみを書き込み期間とし、前記期間
ｔ（ｎ＋１）は常に読み出し期間とすべく書き込みゲー
ト信号ＮＷを出力するメモリ読出／書込コントロール回
路と、 前記エンコーダの出力を入力とし、１／Ｆの期間を（ｎ
＋２）個以上の期間に分割し、各分割された期間をｔ
０，ｔ１，ｔ２・・・ｔｎ，ｔ（ｎ＋１）とし、前記期
間ｔ０は前記値Ｄ０を出力し、前記期間ｔ１，ｔ２・・
・ｔｎはそれぞれ予め設定された値Ｄ１，Ｄ２・・・Ｄ
ｎを出力するメモリデータコントロール回路と、 周波数Ｆのクロックをカウントしたカウント値Ａｃを出
力するアドレスカウンタと、 該アドレスカウンタの出力を入力とし、１／Ｆの期間を
（ｎ＋２）個以上の期間に分割し、各分割された期間を
ｔ０，ｔ１，ｔ２・・・ｔｎ，ｔ（ｎ＋１）とし、それ
ぞれの期間、予め設定された値Ａ０，Ａ１，Ａ２・・・
Ａｎ，Ａ（ｎ＋１）に前記値Ａｃを加算した値Ａｃ＋Ａ
０，Ａｃ＋Ａ１，Ａｃ＋Ａ２・・・Ａｃ＋Ａｎ，Ａｃ＋
Ａ（ｎ＋１）を出力するメモリアドレスコントロール回
路と、 該メモリ読出／書込コントロール回路の出力と、前記メ
モリデータコントロール回路の出力と、前記メモリアド
レスコントロール回路の出力によって読出／書込がコン
トロールされるメモリと、 該メモリの読み出し期間に前記メモリの出力をサンプリ
ングして出力するサンプラと、を備えて成ることを特徴
とする相関検出器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265700A JP3102734B2 (ja) | 1993-09-29 | 1993-09-29 | 相関検出器 |
| US08/306,945 US5629883A (en) | 1993-09-29 | 1994-09-16 | Correlation detector |
| EP94114960A EP0645719B1 (en) | 1993-09-29 | 1994-09-22 | Correlation detector |
| DE0973102T DE973102T1 (de) | 1993-09-29 | 1994-09-22 | Korrelationsdetektor |
| EP99121067A EP0973102A3 (en) | 1993-09-29 | 1994-09-22 | Correlation detector |
| DE0645719T DE645719T1 (de) | 1993-09-29 | 1994-09-22 | Korrelationsdetektor. |
| DE69427259T DE69427259T2 (de) | 1993-09-29 | 1994-09-22 | Korrelationsdetektor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265700A JP3102734B2 (ja) | 1993-09-29 | 1993-09-29 | 相関検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07105183A true JPH07105183A (ja) | 1995-04-21 |
| JP3102734B2 JP3102734B2 (ja) | 2000-10-23 |
Family
ID=17420800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05265700A Expired - Fee Related JP3102734B2 (ja) | 1993-09-29 | 1993-09-29 | 相関検出器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5629883A (ja) |
| EP (2) | EP0973102A3 (ja) |
| JP (1) | JP3102734B2 (ja) |
| DE (3) | DE973102T1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3268624B2 (ja) * | 1995-09-29 | 2002-03-25 | 株式会社ケンウッド | 量子化歪低減装置 |
| FI990316A0 (fi) * | 1999-02-16 | 1999-02-16 | Jyrki Johannes Joutsensalo | Synkronointi korrelaatiomenetelmällä hajaspektrijärjestelmässä |
| US7320014B2 (en) | 2003-12-12 | 2008-01-15 | Tektronix, Inc. | Method and apparatus for identifying similar events in long data records |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404645A (en) * | 1980-08-18 | 1983-09-13 | Elings Virgil B | Correlator |
| US4486900A (en) * | 1982-03-30 | 1984-12-04 | At&T Bell Laboratories | Real time pitch detection by stream processing |
| FR2586312B1 (fr) * | 1985-08-13 | 1989-07-28 | Trt Telecom Radio Electr | Dispositif d'autocorrelation |
| DE3633769A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Digitaler korrelator |
| FR2655439B1 (fr) * | 1989-12-01 | 1992-05-15 | Bertin & Cie | Procede et dispositif de comparaison de deux signaux analogiques variables. |
| JPH06244678A (ja) * | 1993-02-12 | 1994-09-02 | Kenwood Corp | デジタルフィルタ回路 |
| JPH06303101A (ja) * | 1993-04-09 | 1994-10-28 | Kenwood Corp | デジタルフィルタ |
| US5404320A (en) * | 1993-09-29 | 1995-04-04 | Loral Infrared & Imaging Systems, Inc. | Autocorrelation processing method and apparatus |
-
1993
- 1993-09-29 JP JP05265700A patent/JP3102734B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-16 US US08/306,945 patent/US5629883A/en not_active Expired - Lifetime
- 1994-09-22 DE DE0973102T patent/DE973102T1/de active Pending
- 1994-09-22 DE DE69427259T patent/DE69427259T2/de not_active Expired - Fee Related
- 1994-09-22 EP EP99121067A patent/EP0973102A3/en not_active Withdrawn
- 1994-09-22 EP EP94114960A patent/EP0645719B1/en not_active Expired - Lifetime
- 1994-09-22 DE DE0645719T patent/DE645719T1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5629883A (en) | 1997-05-13 |
| EP0973102A2 (en) | 2000-01-19 |
| DE645719T1 (de) | 1995-11-09 |
| EP0645719A1 (en) | 1995-03-29 |
| DE973102T1 (de) | 2000-09-14 |
| DE69427259T2 (de) | 2001-09-20 |
| DE69427259D1 (de) | 2001-06-28 |
| EP0645719B1 (en) | 2001-05-23 |
| JP3102734B2 (ja) | 2000-10-23 |
| EP0973102A3 (en) | 2000-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873666A (en) | Message FIFO buffer controller | |
| US5365468A (en) | Sampling frequency converter | |
| US6297760B1 (en) | Data acquisition system comprising real-time analysis and storing means | |
| US4873667A (en) | FIFO buffer controller | |
| KR950010770B1 (ko) | 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로 | |
| JPH07105183A (ja) | 相関検出器 | |
| US4953034A (en) | Signal regeneration processor with function of dropout correction | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| KR0122104B1 (ko) | 콘스턴트-덴시티 기록형태의 자기 디스크 장치에서 데이타섹터펄스 발생회로 | |
| SU1720028A1 (ru) | Многоканальный фазометр | |
| JPS6332303B2 (ja) | ||
| SU1471223A1 (ru) | Цифровое устройство задержки | |
| SU983748A1 (ru) | Устройство дл регистрации информации | |
| JPH07250101A (ja) | エラスティックストア回路 | |
| JPS5835672A (ja) | 読取りデ−タのメモリ格納方式 | |
| SU1612269A1 (ru) | Устройство регистрации информации с координатной камеры | |
| SU1619410A1 (ru) | Преобразователь кодов | |
| SU1606972A1 (ru) | Устройство дл сортировки информации | |
| SU567174A1 (ru) | Устройство дл сжати информации | |
| SU1291989A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| RU1795442C (ru) | Устройство дл задержки информации с контролем | |
| JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
| SU1441426A1 (ru) | Устройство дл селекции элементов контура изображений объектов | |
| SU1672527A1 (ru) | Буферное запоминающее устройство | |
| SU991412A1 (ru) | Устройство дл определени экстремумов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |