SU1352525A1 - Устройство воспроизведени цифровой информации - Google Patents

Устройство воспроизведени цифровой информации Download PDF

Info

Publication number
SU1352525A1
SU1352525A1 SU864022497A SU4022497A SU1352525A1 SU 1352525 A1 SU1352525 A1 SU 1352525A1 SU 864022497 A SU864022497 A SU 864022497A SU 4022497 A SU4022497 A SU 4022497A SU 1352525 A1 SU1352525 A1 SU 1352525A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
bus
crystal oscillator
Prior art date
Application number
SU864022497A
Other languages
English (en)
Inventor
Владимир Андреевич Шелестов
Александр Сергеевич Беляков
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU864022497A priority Critical patent/SU1352525A1/ru
Application granted granted Critical
Publication of SU1352525A1 publication Critical patent/SU1352525A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Изобретение относитс  к устройствам синхронного воспроизведени  цифровой информации. Синхросигнал кварцевого генератора 5 поступает на вход фазового компаратора 11, где происходит сравнение частоты воспроизводимого синхросигнала и частоты синхросигнала кварцевого генератора 5. Пр моугольный сигнал,  вл ющийс  результатом сравнени , поступает на вход фильтра 12, где вьщел етс  плавно измен юща с  низкочастотна  составл юща  сигнала ошибки, поступающа  на вход сумматора 10. С выхода последнего через выход устр-ва сигнал управлени  скоростью поступает в схему-тактового регулировани  двигател . 1 ил. J6 i (Л

Description

Изобретение относитс  к приборостроению , в частности к магнитной записи с высокой плотностью, а именно к устройствам синхронного воспроизведени  цифровой информации.
Цель изобретени  - повышение достоверности воспроизведени  информации .
На чертеже приведена блок-схема устройства воспроизведени  цифровой информации.
Устройство содержит последовательно соединенные входной блок 1, буфер ный запоминающий блок 2 и выходной блок 3, состо щий из буферного регистра и магистрального усилител , а также блок 4 адресации и кварцевый генератор 5, выход которого соединен с синхронизирующим входом выходного блока 3 и с первым счетным входом блока 4 адресации, первый и второй адресные выходы которого соединены с соответствующими адресными входами буферного запоминающего блока 2, блок сравнени  адресов, состо щий из последовательно соединенного сч етчи- ка 6 сравнени  адресов, регистра 7 сравнени  адресов, цифроаналогового преобразовател  8 и компаратора 9, а также аналоговый сумматор 10, фазовый компаратор 11 цифрового- типа, построенный по схеме ИСКЛЮЧАЮЩЕЕ ИЛИ выход которого через фильтр 12, .представл ющий собой активный фильтр нижних частот, выполненный на операционном усилителе с обратной св зью, подключен к второму входу аналоговог сумматора 10, выход кварцевого генератора 5,  вл ющийс  выходом синхронизации устройства, подключен к первому входу фазового компаратора 11, второй вход которого соединен со счетным входом счетчика 6 сравнени  адресов и с вторым счетным входом блока 4 адресации, выходы блока 4 адресации Пуск и Стоп соединены с соответствующими входами счетчика 6 начальной расстановки адресов. Бло 4 адресации содержит счетчик 13 адресов записи и счетчик 14 адресов чтени , адресные выходы счетчиков 13 и 14  вл ютс  адресными выходами блока 4 адресации,, выходы Пуск и Стоп счетчиков 13 и 14  вл ютс  выходами Пуск и Стоп блока 4 адресации, а счетные входы счетчиков 13 и 14  вл ютс  счетными входами блока 4 ад
10
0
25
0
5
g
0
5
0
5
ресации. Кроме того, устройство содержит входную тину 15, выходную шину 16, шину 17 синхронизации и шину 18 управлени  двигателем.
Устройство работает следующим образом.
Воспроизводима  информаци  с входа информации устройства через входной блок 1 поступает на вход буферного запоминающего блока 2. Сопровождающие воспроизводимую информацию синхроимпульсы с входа 15 синхронизации устройства поступают на вход счетчика 13 адресов записи блока 4 адресации , тем самым производ  запись информации в буферный запоминающий блок 2, на счетный вход счетчика 6 сравнени  адресов и на второй вход фазового компаратора 11. С выхода кварцевого генератора 5 высокостабильный синхросигнал поступает на счетный вход счетчика 14 адресов чтени  блока 4 адресации, на синхронизирующий вход выходного блока 3 и на выход синхронизации устройства, осуществл   при этом считывание записанной ранее в буферное запоминающее устройство 2 информации, котора  через выходной блок 3 поступает с частотой стабильности кварцевого генератора 5 на выход информации устройства. Кроме того, синхросигнал кварцевого генератора 5 поступает на первый вход фазового компаратора II. В фазовом компараторе 1 1 цифрового типа происходит сравнение частоты воспроизводимого синхросигнала и частоты синхросигнала кварцевого генератора -5. Пр моугольный сигнал,  вл ющийс  результатом сравнени , име  длительность, пропорциональную фазбвому сдвигу двух синхросигналов , с выхода фазового компаратора 1I поступает на вход фильтра 12, где вьщел етс  плавно измен юща с  низкочастотна  составл юща  сигнала ошибки, поступающа  на второй вход аналогового сумматора 10. С выхода аналогового сумматора через выход устройства сигнал управлени  скоростью поступает в схему токового регулировани  двигател .
До выравнивани  частот воспроизводимого сигнала и кварцевого генератора 5 счетчик 6 сравнени  адресов определ ет значение номера адреса записи информации в буферное запоминающее устройство 2 при нулевом значении адреса чтени , в среднем оно долж
но равн тьс  общего числа  чеек буферного запоминающего устройства 2, которое переноситс  каждый цикл счета адресов чтени  в регистр 7 сравнени  адресов. После преобразовани  в цифроаналоговом преобразователе 8 значение разности адресов записи и чтени  в виде измен ющегос  напр жени  поступает на вход компарато ра 9. Это пороговое устройство служит индикатором выхода измен ющегос  напр жени  из установленных точных пределов, соответствующих минимально и максимально возможным значени м ад ресов записи в буферное запоминающее устройство 2. Б случае превьшени  одного из опорных напр жений выход двойного .компаратора 9 переключаетс  из нул  в положительное состо ние,  вл  сь дополнительным сигналом дл  увеличени  скорости с целью начального разнесени  адресов записи и чте- ни ,
Дальнейшее управление скоростью определ етс  сигналом, снимаемым через фильтр 12 с фазового компаратора 11, в этом случае отсутствует накопление ощибки в разнице адресов записи и чтени  информации, так как отклонение фазы воспроизводимого сигнала от фазы синхросигнала кварцевого генератора 5 в виде плавно мен ющегос  сигнала посто нно поступает через аналоговый сумматор 10 и шину 18 управлени  скоростью двигател  в схему токовог . регулировани  двигател , исключа  возможность выхода частоты воспроиз- -водимого сигнала из полосы захвата устройства синхронизации, а также исключа  возможность нарушени  ста
Редактор М.Андрушенко Заказ 5568/50
Составитель С.Егоров
Техред Л.Олийнык Корректор Г.Решетник
Тираж 588 Подписное ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035,- Москва, Ж-35, Раущска  наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
0
5
5
0
5
бильности работы сервомеханизма аппарата высокоплотной магнитной записи.

Claims (1)

  1. Формула изобретени  Устройство воспроизведени  цифровой информации, содержащее последовательно соединенные входной блок, подключенный входом к входной шине, буферный запоминающий блок и выходной блок , выход которого подключен к выходной щине, а также шину управлени  двигателем и кварцевый генератор , выход которого подключен к синхронизирующему входу выходного блока и первому входу блока адресации, второй вход которого подключен к щине синхронизации, а первый и второй, а также третий и четвертый выходы подключены соответственно к адреснь м входам буферного запоминающего блока и к входам блока сравнени , отличающеес  тем, что, с целью повьш1ени  достоверности воспроизведени  информации, в него введены последовательно соединенные фазовый компаратор , первый вход которого подключен к шине синхронизации, а второй - к выходу кварцевого генератора. Фильтр и аналоговый сумматор, первым входом подключенный к выходу фильтра, а выходом - к шине управлени  двигателем , а также блок сравнени , состо щий из последовательно соединенных счетчика сравнени  адресов, счетным входом подключенного к щине синхронизации , регистра сравнени  адресов, цифроаналогового преобразовател  и компаратора, выход которого подключен к второму входу аналогового сумматора .
SU864022497A 1986-02-14 1986-02-14 Устройство воспроизведени цифровой информации SU1352525A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864022497A SU1352525A1 (ru) 1986-02-14 1986-02-14 Устройство воспроизведени цифровой информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864022497A SU1352525A1 (ru) 1986-02-14 1986-02-14 Устройство воспроизведени цифровой информации

Publications (1)

Publication Number Publication Date
SU1352525A1 true SU1352525A1 (ru) 1987-11-15

Family

ID=21221720

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864022497A SU1352525A1 (ru) 1986-02-14 1986-02-14 Устройство воспроизведени цифровой информации

Country Status (1)

Country Link
SU (1) SU1352525A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 699551, кл. G 11 В 5/09, 1977. Авторское свидетельство СССР № 1153347, кл. G 11 Б 5/09, 1984. *

Similar Documents

Publication Publication Date Title
US3263031A (en) High-low frequency homing
US4234896A (en) PCM Recording and reproducing system
US3736581A (en) High density digital recording
SU1352525A1 (ru) Устройство воспроизведени цифровой информации
KR850007174A (ko) 디지탈 아날로그 콘버터
US4561083A (en) Memory circuit write-in system
JP3096798B2 (ja) ディジタル信号再生装置
JPS6058539B2 (ja) 磁気テ−プ読取装置の初期同期デ−タ読取装置
SU1529292A1 (ru) Аналоговое запоминающее устройство
RU1795518C (ru) Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи
SU765881A1 (ru) Аналоговое запоминающее устройство
JP2667702B2 (ja) ポインタリセット方式
SU1278933A1 (ru) Способ магнитной записи и воспроизведени сигналов цифровой информации
SU1016829A1 (ru) Устройство дл контрол верности записи-воспроизведени цифровой информации
SU1539837A2 (ru) Устройство дл контрол ошибок магнитной записи-воспроизведени цифровой информации
SU1658208A1 (ru) Устройство стабилизации скорости движени носител магнитной записи
SU1582199A2 (ru) Устройство стабилизации скорости движени носител магнитной записи
JPH08124311A (ja) 磁気記録媒体書き込み方法およびその装置
SU1610488A1 (ru) Устройство магнитной записи-воспроизведени цифровой информации
SU942161A1 (ru) Устройство дл контрол дисков блоков пам ти
US4953043A (en) Magnetic recording or reproducing apparatus with erasing capability
SU834402A1 (ru) Устройство дл измерени времени пускаМАгНиТНОгО НОСиТЕл
SU1037300A1 (ru) Устройство дл регистрации информации
SU1305776A1 (ru) Запоминающее устройство с последовательной записью и считыванием
SU712811A1 (ru) Устройство дл измерени времени пуска магнитного носител