JPS588069B2 - デ−タブロツク検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は磁気テープを記憶媒体とした記憶装置において
、所望のデータブロックを高速アクセスできるデータブ
ロック検出方式にある。

従来この種のデータブロックの検出としては磁気テープ
始端より早送りして信号の有無すなわちデータブロック
の数をカウントすることによって第何番目のデータブロ
ックであるかを検出していた。

従って常にテープ始端よりアクセスする為アクセスタイ
ムが長くなる欠点を有していた。

又読出しスピードの状態でデータブロックの始端に該ブ
ロックの番号又は名称等を示すマーク（ＢＮＯ）を検出
するものもあるか、カセットテープ等のように低速のも
のにあってはＢＮＯのアクセスタイムが極端に長くなり
、用途が制限されていた。

本発明はかかる点に鑑み読出し時テープスピードの数十
倍のテープスピードでＢＮＯ信号をサーチし、あらかじ
めキーボードｅｔｃより入力し設定されている信号との
一致をとることによって、目的のＢＮＯを検出し、その
データブロックを読出すことによって、高速アクセスを
実現するものである。

又テープの途中からでもアクセスすることができるため
、より平均的なアクセスタイムを低減することができる
ものである。

以下図面に従って説明するに、第１図はカセット磁気テ
ープ上のデータブロックの説明図、第２図は第１図中の
１つのブロックについての詳細説明図、第３図は本発明
によるＢＮＯの一例を示す図、第４図は本発明の方式を
実現するための主要回路構成を示すブロック図、第５図
はデータ部とＢＮＯ部の記録密度を説明するための図で
ある。

まず第２図に於いて、これはカセット磁気テープ上のデ
ータブロックの構成を示し、従来の構成はＩ Ｂ Ｇ
（ Ｉｎｔｅｒ Ｂｌｏｃｋ Ｇａｐ）の次にプリアン
プルＩ−０１０１０１０１Ｊ １バイト、続いてデータ
が２〜２５６バイト、Ｃ ＲＣ Ｃ （ Ｃｙｃｌ ｉ
ｃＲｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ Ｃｈａｒａｃｔ
ｅｒ）２バイト、ポストアンプル「０１０１０１０１」
１バイトでデータブロックが構成されていた。

そしてこのデークブロックがＩＢＧをはさんでつらなっ
ていた。

又、記録方式はＰＥ （ Ｐｈａｓｅ Ｅｎｃｏｄｅｄ
）方式が標準となっているのは周知の通りである。

従って、早送り又は巻戻しを行なうと原理的にはこれら
のデータブロック部ではテープスピードの増加の割合に
比例した周波数のデータが検出されることになるが、こ
の中にはＢＮＯデータは含まれていないために、先に述
べた如くテープ始端より該データブロック数のカウント
によって第伺番目のデータブロックであるかを判定する
しかない。

又仮りにデータ中にＢＮＯデータを含んでいても高速で
高い周波数となったデータを読み出す場合、テープスピ
ードの変動等の為に、正確なデータを読み出すことは困
難である。

本発明は上記従来の欠点を除去するものであり、第２図
に示す如くデータブロックの始端に該ブロックの番号又
は名称等を示すマーク（ＢＮＯ）を設けてなり、ＢＮＧ
（Ｂｌｏｃｋ Ｎｕｍｂｅｒ Ｇａｐ）はＢＮＯとデー
タブロックとの間の空白部である．第１図は第２図に示
すＢＮＯの記録形式となした磁気テープの説明図であり
、１は第２図のデータブロックと同一の第ｎ番目のデー
タブロック、１′は第ｎ＋１番目のデータブロック、１
”は第ｎ−１番目のデータブロックを示す。

２は第ｎ番目のＢＮＯデータ、２′は第ｎ＋１番目のＢ
ＮＯデータ、３及び３′はＩＢＧ（ Ｉｎｔｅｒ Ｂｌ
ｏｃｋＧａｐ）、４及び４′はＢＮＧ （ Ｂｌｏｃｋ
ＮｕｍｂｅｒＧａｐ）でＢＮＯデータとデータブロッ
ク間のギャップを示す。

次にＢＮＯデータの記録について述べると、第３図に例
を示す如く、仮りにテープ始端より各データブロックに
連続のブロック番号を附す場合で、且つ一つのテープに
収容するブロック数が２５６種（８ビット）以内の場合
、ＢＮＯデークを２バイト（１６ビット）で構成し、は
じめの１バイトを連続のブロック番号に対応させ、２バ
イト目は前言己１バイト目のＭＳＢ（Ｍｏｓｔ Ｓｉｇ
ｎｉｆｉｃａｎｔＢ ｌｏｃｋ）をＬＳ Ｂ （ Ｌｅ
ａｓｔ Ｓｉｇｎｉｆ ｉｃａｎｔＢ１ｏｃｋ）に、Ｌ
ＳＢをＭＳＢになるように順序を反転させたもので例示
の如く構成する。

こうすることによってテープ走行方向が正転及び逆転時
に於いても同一ＢＮＯデータとなるようにすることがで
きる。

次にがかるＢＮＯデークはデータブロック部のデータ記
録密度よりも低い密度で記録する。

すなわち、 とする。

従って、データ部が８ ０ ０ ｂｐｉであって読出時
と早送、巻戻時のテープスピードの比が１／２０であれ
ば、ＢＮＯ部は４０ｂｐｉで記録される。

この関係の一例として「１０１０１０・・・」の信号の
比較を第５図に示している。

次に第４図について動作を説明する。

まず書込みについてのべる。

データはＣＰＵ等（図示せず）より例えば８ビット並列
で、バツファ１１に入力されシフトレジスタ１２で並一
直列変換し、Ｐ−Ｅコンバータ１３に加えられてＰｈａ
ｓｅ Ｅｎｃｏｄｅｄ（Ｐ−Ｅ ）される。

その出力は波形変換回路１４でｆと２ｆの正弦波信号に
変換され記録に必要な信号レベルに増幅器１５にて増幅
され、バイアス発振回路１６より供給されるバイアスで
もって磁気テープ１９に記録される。

１７はＣＲＣＣジエネレータであってブリアンプル、ポ
ストアンプル等を除いた真のデータ部分のみについてＣ
ＲＣＣを発生する。

１８は書込制御回路で書込時のコントロールを行う。

すなわち、データを書込むにはまずＢＮＯデータが入力
されシフトレジスタ１２より直列データとして送出され
るが、この時のシフトスピードは前記の例の如＜１７２
０のスピードで送り出され、そしてＰ−Ｅされてテープ
１９上に記録される。

この場合、ＣＲＣＣは発生しない。

ＢＮＯが終了するとＢＮＧを作るためデータは送られな
いがデータブロック部のはじめのプリアンプルがシフト
レジスタ１２にセットされている。

ＢＮＧの時間経過と共に通常のシフトスピードでプリア
ンプルが転送され記録される。

引き続き真のデータ部が入力されテープに書き込まれて
ゆくが、このデータ部でＣＲＣＣが作成され、データ部
終了と共に引き続きＣＲＣＣがＰ−Ｅコンバータ１３を
経てテープ１９に書き込まれる。

ＣＲＣＣの２バイトが終了すると共にあらかじめシフト
レジスタ１２に入力されていたポストアンプルが転送さ
れ同様に記録される。

以上の様にして第１図に示した如きテープ上への記録が
なされる。

以上は書込みテープスピードにて行われる。次に読出し
について述べる。

磁電変換された信号は増幅器２０で増幅されバンドパス
フィルター２１（少くともｆ及２ｆをパスするもの）を
介してデータ検出回路２２に加える。

ここでは読出データより正系列のピーク点信号及負系列
のピーク点信号等を検出する。

次にフエーズデコーダー回路２３にてフエーズビットを
除去しデータを再生する。

そしてフエーズデコーダー回路２３の出力はシフトレジ
スタ（直−並列変換）２４及び一致検出回路２６に入力
される。

シフトレジスタ２４の出力はバツファ２５を経てＣＰＵ
ｅｔｃへ伝達される。

又、一致検出回路２６へはＣＰＵ等からの検出しようと
するＢＮＯデータが入力され、読出したＢＮＯとの一致
を取り一致した時検出信号を出力してテープ走行を停止
させる。

２７は読出制御回路である。

前記したデータがテープに記録されているとすると、ま
ずＢＮＯが検出されるがｆ又は２ｆの１／２０の周波数
であるからバンドパスフィルター２１でカットされデー
タとして検出されない。

次にプリアンプルが検出され、「０１０１０１０１」の
データが再生され、シフトレジスターバツファを経て出
力される。

続いてデータ、ＣＲＣＣ１ポストアンプルと読出されて
ゆく。

又図示していないが、シフトレジスタ部にてＣＲＣチェ
ックをデータ部について行なう。

以上の如く読出時にはＢＮＯは読出されず、又、一致検
出回路２６も動作しない。

次にＢＮＯ検出方法について述べる。

まず早送りモードになりテープは２０倍のスピードで早
送りされる。

この場合ＢＮＯデータ以外のデータは当然ｆ又は２ｆの
２０倍の周波数となり、バンドパスフィルター２１にて
カットされＢＮＯデータのみが検出され、一致検出回路
２６にセットされる。

この時前もって検出しようとするＢＮＯがキーボード等
の外部操作手段より一致検出回路２６に入力されており
、このデーターと読出したデーターと比較し、読出しＢ
ＮＯが小さい時は更に継続し、一致した時走行を停止す
る。

逆に大きい時は直ちに巻戻しに転じ同様に一致検出を行
ない、一致点で停止する。

先のＩＢＧ及びＢＮＧは停止に要するテープのオーバラ
ンをも考慮した無信号領域である。

以上の如くなして、テープのどの位置からでもＢＮＯの
検出が開始でき且つＢＮＯ検出時には他のデータはマス
クされるので確実なＢＮＯ検出を行ない得るものである
。

以上の如く本発明の方式はデイジタルデータ信号をＰｈ
ａｓｅ Ｅｎｃｏｄｅｄし、ｆ及び２ｆの周波数の正弦
波に変換して磁気テープに記録し、読出時には、ｆ及び
２ｆの周波数をパスするバンドパスフィルターを通して
ＢＮＯ信号をカットし、また早送、巻戻し時はＢＮＯ信
号のみがパスできるような記録密度にてＢＮＯ信号を記
録し、キーボードｅｔｃよりの設定ＢＮＯデーターとの
一致を検出することによってデータブロックを検出する
ものであり、ＢＮＯ信号の構成は前記した如く偶数ビッ
トより構成し前半と後半を対称にし、正及び逆転時とも
同一データとして検出し得るようにしたものである。

なお、ＢＮＯデータ長は必要に応じて決めることができ
例示した２バイトに限らない。

又ブリアンプルに続くデータ部分にＢＮＯ信号等をヘッ
ディングとして記録しておくことも必要に応じて行なえ
る。

第４図の例では、プリアンプル、ポストアンプル等はデ
ータとしてＣＰＵ等より転送されてくるようにしている
が、もちろん当ユニット（又は装置）側にて発生させた
りして処理し、真のデーターのみを入出力してもよい。

なお、また第３図に例示した如くＢＮＯは前半分と後半
分のデータが反転しているので片半分（例えば１バイト
）のみの読み出しでＢＮＯは判別し得るので、一致検出
回路２６ではキーボードｅｔｃより前半分のデーターを
一致検出回路にセットしＢＮＯ読出信号は片半分の読出
にて判定してもよい。

上述から明らかな様に、本発明のデータブロック方式に
あっては磁気テープを記憶媒体とした記憶装置において
、所望のデータブロックを高速アクセスできる極めて優
れたものである。

【図面の簡単な説明】

第１図は本発明に係る磁気テープ上のデータブロックの
説明図、第２図は第１図における１ブロックについての
詳細説明図、第３図は本発明に係るＢＮＯの一例を示す
図、第４図は本発明方式に係る回路構成を示すブロック
図、第５図はデータ部とＢＮＯ部の記録密度を説明する
図である。 １，１′及び１”……データブロック、２及び２′……
ＢＮ０，３及び３′……ＩＢＧ，４及び４′……ＢＮＧ
，１１……バツファ、１２……シフトレジスタ、１３…
…Ｐ−Ｅコンバータ、１４……波形変換回路、１５……
増幅器、１６……バイアス発振回路、１７……ＣＲＣＣ
ジエネレータ、１８……書込制御回路、１９……磁気テ
ープ、２０……増幅器、２１……バンドパスフィルター
、２２……データ検出回路、２３……フエーズデコータ
回路、２４……シフトレジスタ、２５……バツファ、２
６……一致検出回路、２７……読出制御回路。

Claims (1)

【特許請求の範囲】
1. １ 磁気テープを記憶媒体として複数ブロックのデータ
   を記憶するものにおいて、各データブロックの始端に該
   ブロックの番号又は名称等を示すマーク（ＢＮＯデーク
   ）を、早送り時又は巻戻し時に、前記データブロック部
   の再生時の周波数帯域と同じ周波数帯域であるようデー
   タブロック部の記録密度より低い記録密度で記録し、再
   生装置のバンドパスフィルターにより、再生時のデータ
   ブロック部信号及び早送り時又は巻戻し時のＢＮＯ信号
   を通過させ、再生時のＢＮＯ信号及び早送り時又は巻戻
   し時のデータブロック部信号をカットするようにしたこ
   とを特徴とするデータブロック検出方式。