JPS5841690B2 - 周波数弁別方法 - Google Patents

Description

【発明の詳細な説明】 本発明はすべての構成要素を完全にディジタル化して構
成した周波数弁別器に適用し得る周波数弁別方法に関す
るものである。

昨今、画像情報磁気記録再生装置（ＶＴＲ）による放送
は放送時間の７０％以上を占めるようになった。

従って、ＶＴＲの安定性を向上させ、再調整を不要にす
ることは、放送業務を円滑に遂行するために要望されて
いる。

このような要求を満たすために、本発明者はＶＴＲ等に
用いるサーボ系について、その安定性と信頼度を向上さ
せるための研究を行ない、従来の制御方法（アナログ制
御方式）では解決困難であった欠点を、じゅうぶんに補
い得る全く新規なディジタル制御方式の開発に成功した
。

本発明はこの種ディジタル制御方式に用いて好適な周波
数弁別器に係るものであり、よって、以下では、周波数
弁別器を構成するに適用し得る本発明周波数弁別方法を
、ＶＴＲにおける同期電動機の回転制御系に適用する場
合を例にとって詳細に述べることにする。

しかし、本発明周波数弁別方法は、ＶＴＲのみならず、
電子ビーム録画機（ＥＶＲ）のサーボ系あるいは同期モ
ーターを採用する各種サーボ系にも応用できること勿論
である。

第１図は、いわゆるＰ（比例）、Ｉ（積分）、Ｄ（微分
）のすべての制御系を含んで、ＶＴＲに必要なヘッドド
ラムサーボ系の基本構成を示すブロック図である。

一般にサーボ系を構成するには、位相差を検出する位相
比較器１、周波数差を検出する周波数弁別器２、周波数
変調器３、位相変調器４および利得調整器５，６，７の
構成要素が必要である。

従来のサーボ系ではこれら要素がすべてアナログ形式で
構成されている。

すなわち同期電動機の回転に関連する速度信号、例えば
ＶＴＲのヘッドドラム回転位相信号を基準信号に位相同
期させるようにした従来のサーボ装置では、ＴＡＣＨＯ
ＭＥＴＥＲ（制御の対象とする時間誤差信号、以下ＴＡ
ＣＨと略称する）ヘッド８で検出し、更に時間誤差検出
器９を経て取り出した時間誤差信号を位相比較器１およ
び周波数弁別器２に供給して得られた誤差電圧をサンプ
リング周期に相当する期間だけコンデンサーに保持し、
直流増幅器と可変抵抗器とで利得調整して変調器の変調
入力とする。

なお、第１図において、利得調整器５，６．７はそれぞ
れ■、Ｐ、Ｄ制御用のものであり、更に図において位相
変調器４からの出力をモーター駆動増幅器１０に供給し
た後に同期電動機１１を制御する。

また、ＰＩＤ制御はそれらのすべてを行なう６要はなく
、■のみあるいはＩ −Ｄのみの制御を行なってもよい
。

かかる構成による従来のサーボ装置には次のような欠点
がある。

（１） 周波数変調器を構成する可変周波数発振器の
自励発振周波数が温度などにより変動するので、基準信
号、側割すべき速度信号間にそのための位相誤差を生ず
る。

（２）位相比較器、周波数弁別器にはサンプルホールド
回路を用いるが、次段の入力インピーダンスを十分大き
くとれないので、サンプル周期が長い場合にホールドが
不完全になる。

（３）上記サンプルホールド回路の次段には高入力イン
ピーダンスの直流増幅器を用いるが、この直流増幅器は
動作点の温度ドリフトが太きい。

（４）アナログ回路であるので、各部の利得が変動しや
すい。

（５）マルチバイブレータなどに用いる犬！コンデンサ
はＩＣ化できないので小形化が困難である。

本発明の目的は、上述した従来のアナログサーボ装置の
欠点を除去するため、装置の全部もしくは少なくとも周
波数弁別器をディジタル化し、各部利得変動およびサン
プリングホールドの不完全さ等の不安定要因を除去して
装置の高信頼化を図ることにある。

また、本発明の他の目的は周波数弁別器を構成するカウ
ンタ段数を少なくし、かつその測定精度を向上させるこ
とにある。

すなわち、本発明周波数弁別方法は、被測定信号の繰返
し周波数を、その繰返し周波数に対応した周期長を２進
カウンタにより計数して弁別する周波数弁別方法におい
て、前記周期長の基準値に対する最大偏差の幅にほぼ対
応した計数範囲を有する２進カウンタによる計数を反復
することにより前記周期長を計数するとともに、前記基
準値を有する前記周期長の計数が前記計数範囲のほぼ中
央にて終了するように初期値を設定して前記２進カウン
タによる前記周期長の反復計数を開始するようにしたこ
とを特徴とするものである。

とくに装置の全部をディジタル化した場合には、まず、
制御偏差の測定は、これに比例した時間差をクロックパ
ルスで量子化することにより２進数に変換し、これによ
り得た２進数（ディジタル誤差情報）をサンプリング周
期に相当する期間だけフリップフロップに記憶した後、
ディジタル演算（２進数演算）によって利得調整したデ
ィジタル誤差情報をアナログ量に変換せずに変調入力と
する。

ここに用いる変調器はすべて回路構成を工夫した特殊な
カウンターである。

すなわち、ディジタル誤差情報に応じて、逓降比が変わ
るカウンタを周波数変調器として用い、遅延時間が変わ
るパルス遅延器として働くカウンタを位相変調器に利用
する。

したがってこの場合、制御偏差をディジタル量（２進数
）に変換するので、次のような特徴を持っている。

（１）直流増幅器、可変周波数発振器、大容量のコンデ
ンサーなどは不要である。

（２）従って、電源電圧の変動や周囲温度の変化によっ
て動作点や利得は変動しない。

（３）制御偏差の検出や変調方法は水晶発振器を信号源
とする安定度の高いクロックパルスを媒介にできるので
、発振周波数が安定しているのはもちろん、ドリフトも
大幅に軽減される。

（４）ディジタル情報を取り扱うので不要信号重畳の影
響は受は難い。

以上の理由によって、系としての動作は安定になり、周
囲環境の変化に応じた再調整が不要になる。

さらに、急速な発展を続けている半導体集積回路の使用
が容易であるから、使用素子数や種類も大幅に減少でき
る可能性を持っている。

従って、信頼度の向上、回路の小形化も期待できる。

なお、アナログ、ディジタル両方式の各回路の基本的作
動を比較して示すと、次の第１表のようになる。

ここで、本発明周波数弁別方法を適用して構成した周波
数弁別器を用いてＩ−Ｄ制御を行なうためのディジタル
サーボ系を第２図に示し、その動作の概要を第３図の動
作波形と関連づけて説明する。

なお、第３図ｄ ＋ ｅ ２ ｆ ＋ ｈ 、１ 、Ｊ
においては、便宜上カウンタやレジスタの計数値（ディ
ジタル量）をアナログ量に変換した形態で示すものとす
る。

（ａ） 時間誤差検出器９は各部のリセット、読み出
し、書き込みに必要なＴＡＣＨ遅延信号を形成する。

実際上は一種のパルスシフト回路を用いている。

（ｂ） 位相比較器１はカウンターｃＡとレジスター
ＲＡで構成している。

これは基準パルスと被比較パルスＴＡＣＴどの位相差に
対応する２進数を得るもので、バイアス計数値（位相差
の零に対応する数値）を適当に設定することにより正と
負の位相差を検知することができる。

これらの動作波形を第３図ｄ、ｅに示す。

（ｃ） 周波数弁別器２はカウンタＣｃとレジスター
ＲＢで構成しており、これは基準パルスとＴＡＣＨパル
スとの周波数差に対応する２進数を得るもので、ＴＡＣ
Ｈパルスの周期を計数した後、基準パルスの周期と比較
し、周期差をクロックパルスで量子化した２進数を得る
。

バイアス計数値（周波数差の零に対応する数値）を適切
に設定すれば正と負の周波数差を検知することができる
。

第３図り、ｉにこの動作波形を示す。

（ｄ） 周波数変調器３は一定計数値ごとに自己リセ
ットを行なうカウンターｃＢで構成し、計数途上の適切
なタイミングで位相差に対応する２進数を演算器からカ
ウンターＣＢに置数することにより、逓降比を変化させ
て出力パルスの繰り返し周波数を制御する。

第３図ｆ２ｇにこの動作波形を示す。

（ｅ） 位相変調器４は一定計数値で出力パルスを発
生させると同時にクロックゲートを閉じ、リセットされ
るカウンターｃＤで構成したもので、計数開始は前述の
周波数変調器の出力パルスで行ない、計数開始前のタイ
ミングで周波数差に対応する２進数をレジスターＲＢか
らカウンターｃＤに置数することにより、遅延時間を変
化させて出力パルスの位相を制御する。

この動作波形を第３図Ｊ、ｋに示す。

位相比較器１と周波数変調器３の系統■（積分ループ）
は、たとえばＴＡＣＨパルスの位相が基準パルスに対し
て遅れると、位相比較器１の出力数値がバイアス計数値
よりも増加するので、その増加分だけ周波数変調器３の
逓降比が小さくなって出力パルスの繰り返し周波数を高
くし、位相差を減少させる方向に動作する。

周波数弁別器２と位相変調器４の系統Ｄ（微分ループ）
は、たとえばＴＡＣＨパルスの周波数が基準周波数に対
して高くなると、周波数弁別器３の出力数値がバイアス
計数値よりも減少するので、その分だけ位相変調器４の
遅延時間が増加し、基準パルスとの周波数差を減少させ
る方向に動作する。

（ｆ） レジスターＲＡとＲＢはサンプリング周期の
間だけ、ディジタル誤差情報を蓄積しておくもので、ア
ナログ方式のコンデンサーに相当する。

なお、Ｐ−Ｉ−Ｄ制御をすべて行なう場合のディジタル
サーボ系の構成を第４図に示す。

この場合には第１図の場合に対応して演算器５，６．７
および加算器１２を設ける。

以上■−Ｄ制御およびＰ−Ｉ−Ｄ制御を行う場合のディ
ジタルサーボ系をその概要について説明したが、とくに
周波数弁別器について補足説明すれば、このデジタル方
式の周波数弁別器はアナログ方式の周波数弁別器を用い
て、基準パルスとＴＡＣＨパルスとの周波数差を電圧（
アナログ量）に変換した後、Ａ−Ｄ変換器でディジタル
量に変換するようにしてもよいが、この場合、回路構成
が複雑なＡ−Ｄ変換器を必要とする欠点の他にも、アナ
ログ方式の周波数弁別器には、 （１） 被測定信号を一定時間遅延するため単安定マル
チを用いているが、この遅延器は電源電圧の変化、周囲
温度の変化に対しその動作が不安定であるため、弁別中
心電圧が変動する。

（２）弁別電圧を容量の大きいコンデンサーに保持（ホ
ールトノしなげればならず、放電現象によってホールド
が不完全になる。

（３）入力インピーダンスの高い直流増幅器を必要とし
、これのドリフトが問題になり、かつ経年変化によって
比例係数が変化する。

などの欠点がある。

これに対し、以下に説明する本発明周波数弁別方法は、
周波数差を直接にディジタル量に変換するので、フリッ
プフロップ等の記憶素子に記憶できる。

従って情報のホールドは完全であり、Ａ−Ｄ変換器も必
要とせず、上記（１）〜（３）のような欠点は現われな
い。

また、ディジタル方式の周波数弁別器を実現する一方法
として、一般の周波数カウンタを用いる場合は、周波数
を測定した後に弁別周波数に対応する周波数を前記測定
値から差し引くために演算器を用いる必要があるが、本
発明周波数弁別方法を適用した周波数弁別器によればこ
のような欠点もない。

以下、本発明周波数弁別方法を図面を参照して詳細に説
明する。

まず、本発明周波数弁別方法の動作原理について述べる
と、基本的には被測定信号（パルス）の周波数変化を測
定する代わりにその周期変化を測定することによって行
ない、被測定パルス間にそれよりも十分短い周期のクロ
ックパルスが幾つ挿入できるかを知る方法によって被測
定パルスの周波数変化を検出する。

この場合、精度を向上させるにはその周期が十分短いク
ロックパルスを用いなげればならないから挿入し得るク
ロックパルス数が増加することになり、その個数を計数
するカウンタ段数も増加する欠点がある。

そこで、本発明においては、測定範囲の条件を定めるこ
とにより、使用カウンタ段数を少なくし、かつ、測定精
度を向上させている。

測定範囲を弁別中心周波数の周期ＴＲＣｓｅｃ ）に対
し士ＪＴ〔ｓｅｃ〕と定め、かつ、測定精度をδＴ Ｃ
ｓｅｃ ：１とすると、周期Ｔｃ （ｓｅｃ ）がδＴ
に等しいか、あるいはそれ以下であるクロックパルスを
用いることにより、必要とするカウンタ段数ｎはＡＴ／
Ｔ’Ｃ＜２ （ｎ−ｔ）の関係式から定まる。

第５図は本発明周波数弁別方法の原理的な動作説明図で
ある。

同図においてＴＲＣｓｅｃ 〕は基準パルスの周期であ
り、同図は被測定パルスの周期がたまたまこの基準パル
ス周期に等しい場合の周波数弁別動作を示している。

すなわち、まず、被測定パルスから成形したパルス、す
なわち、被測定パルスを一定時間遅延させて、そのパル
スに対し所定の位相関係を有するパルスが到来したとき
にカウンタをＮＳの値にセットし、その直後からこのＮ
ｓを初期値として計数を開始する。

ついで、その計数値が２ｎ−１に達すると、カウンタの
計数が一巡して０から再度計数を繰返す。

かかる計数を任意の正整数ｌにつき（１−１）回反復し
た後、１回目の計数中に被測定パルスから成形したパル
スが再度到来すると、その時点の計数値は被測定パルス
の周期に依存するので、被測定パルスの周期が基準周期
に対しどれだけずれているかをその計数値によって弁別
することができる。

前述したように、第５図示の例は被測定パルスの周期が
基準周期に一致している場合であるから、図中、右方に
示す被測定パルスから成形したパルスが再度到来した時
点ｔｉ＋１におけるカウンタの計数値がその最大計数値
２ｎ−１のほぼ２分の１に相当する２（ｎ−１）になる
ように前述した初期値Ｎｓを設定する。

なお、この時点ｔｉ−ｈ におけるカウンタの計数値を
弁別の結果として取り出すとともに、カウンタの前述し
た初期値Ｎｓを再度設定して次回の計数を直ちに開始す
ることはいうまでもない。

つぎに、カウンタの初期値ＮＳの求め方について説明す
ると、前述したように、基準周期ＴＲに等しい周期を有
する被測定パルスから成形したパルスを本発明弁別方法
によって弁別すると、その弁別結果は２（ｎ−１）
となるのであるから、まず、基準周期ＴＲ１すなわち、
弁別中心周波数ＦＨの逆数に対応するクロックパルスの
個数ＮＲから２（ｎ−１）と２ｎの整数倍、すなわち、
第５図における（１−１）倍とを差し引いた値を求め、
ついで、２ｎからその求めた値を差し引いた値に初期値
Ｎｓを設定する必要がある。

なお、このＮｓＯ値は、つぎのようにして求めることも
できる。

すなわち、２（ｎ−１） と２ｎの整数倍、すなわち
、第５図における１倍との和から、基準周期ＴＲに対応
するクロックパルスの個数ＮＲを差し引いて求めること
もできる。

さらに、この初期値Ｎｓは、基準周期ＴＲに対応するク
ロックパルスの個数ＮＲを用いないでも表わすことがで
き、その場合、初期値ＮＳは弁別中心周波数の周期と使
用するカウンタの段数とによって定まり、つぎのような
３つの条件によって、それぞれ定め方が異なる。

基準周期ＴＲに対応するクロックパルスの個数ＮＲは、
任意の正整数りとＮとを用いて次式のように展開するこ
とができる。

この（１）式におけるり、Ｎを用いて第５図中のＮｓお
よびｌを表わすと、Ｎと２（ｎ １） との大小関
係から、つぎのような（イ）〜←→の３つの場合に分か
れてセット数値Ｎｓと繰り返し回数ｌとが※※定まる。

（（）Ｎ＜２（ｎ−’） ならばＮ８＝２（ｎ−１）
Ｎ、１＝Ｌ （ロ） ２（ｎ−１）＜ＮならばＮＳ ＝ ３ Ｘ２
（ｎ−’ ）−Ｎ、 ｌ＝Ｌ＋１ ｅ ｊ Ｎ＝２ （ｎ −ｔ ） ならばＮ５＝０
．ｌ＝Ｌこの周波数弁別器の測定範囲ＪＦ（Ｈｚ）は、
基準周期Ｔ、ＲＣｓｅｅ ）からの偏差をＪＴＣｓｅｃ
：１とすると、Ｊ Ｔ ＜＜ Ｔ Ｒなる条件を満たす
ことにより、であるから、中心周波数をＦＲとしたとき
、第５図を参照してつぎのようになる。

本発明周波数弁別方法を適用した一例の周波数弁別器は
、第６図に示すように、タイミングパルス発生器２１と
ｎ段の主カウンタ２２およびｎ段のレジスター２３とに
より構成されている。

第７図はその具体例を示したものである。

同図において、ＪＫフリップフロップ２４〜２６により
構成されているのが主カウンタ２２であり、ＪＫフリッ
プフロップ２７〜２９で構成されているのがレジスター
２３である。

主カウンタ２２およびレジスター２３においては、それ
ぞれ、ＪＫフリップフロップ２４および２７が下位桁を
分担し、ＪＫフリップフロップ２６および２９が上位桁
を分担しており、また主カウンタ２２は３段の２進カウ
ンタとして構成され、このカウンタを駆動するたメノク
ロックパルスをＪＫフリップフロップ２４〜２６の各Ｔ
端子に供給しである。

したがって、最初のクロックパルスの到来でＪＫフリッ
プフロップ２４の出力が′Ｏ″から＋１１′に反転し、
次のクロックパルスが到来するとＪＫフリップフロップ
２５への桁上げが行なわれる。

ここで、タイミングパルス発生器２１は、主カウンタ２
２の動作を制御するために必要なセットパルスＦ、セッ
トパルスＦの生起時のみクロックパルスを欠落さセテ形
成したＦＤクロックパルスＧおよび主カウンタ２２の出
力をレジスター２３に書き込むために必要な書き込みパ
ルスＨを発生させるためのものである。

これら３種類のパルスと周波数弁別器全体の動作との対
応関係については、第９図を参照して後述するが、簡単
に述べれば、ＦＤクロックパルスＧは主カウンタ２２を
駆動するクロックパルスであり、セットパルスＦは、こ
のパルスが来たときのみカウンタ２２の出力を特定の値
に設定することができ、特に初期値設定に用いるもので
あり、また、書き込みパルスＨはカウンタ２２の出力を
レジスター２３に転送するタイミングを規定している。

なお、上述の説明においては、クロックパルスによりカ
ウンタ２２を駆動するという表現は被測定パルスの周期
内に有限のクロックパルスが存在し、それらのパルスの
個数を計数することにより、被測定パルスの周波数変化
を２進数に変換するのと等価であることは明らかである
。

つぎに、第８図はタイミングパルス発生器２１の各部の
動作波形を示すものであり、第７図示のように論理回路
３０〜３４を組合せることにより上述の各信号Ｆ、Ｇ、
Ｈがそれぞれ論理式を満足するように構成する。

すなわち、ＪＫフリップフロップ３５〜３７の動作にお
いて被測定パルスすなわちＴＡＣＨパルスＢの立上りタ
イミングからフリップフロップ３５〜３７が動作し始め
、その後クロックパルスＡを４個計数すると、４個目の
動作でフリップフロップ３７の出力白が「０」に反転す
るので、これに接続されているフリップフロップ３５の
Ｊ−に端子が「０」となって、その後にくるクロックパ
ルスを被測定パルスＢが立下がる時点まで禁止する。

したがって被測定パルスＢの立上がり時点を基にして弁
別器用クロックパルスＧ、セットパルスＦ、おヨヒ書キ
込ミパルスＨなどが形成される。

第９図は、３段の２進カウンタにより構成した第７図示
の周波数弁別器に、基準周期ＴＲに等しい周期を有する
被測定パルスが印加された場合について、主カウンタ２
２とレジスター２３との動作を上記各パルスのタイミン
グ関係によって説明したものである。

すなわち、被測定パルスＢが周波数弁別器のタイミング
パルス発生器２１に加わると、これを基にクロックパル
スＡに同期したセットパルスＦ、すなわち、被測定パル
スから形成されて被測定パルスに対し所定の位相関係を
有するパルスが作られ、このパルスＦにより主カウンタ
２２の初期値をセットする。

本例においては、基準周期ＴＲに等しい被測定パルスの
周期に対応するクロックパルスの個数は３４であり、ま
た、計数最終値は、基準周期のパルスが印加されている
ことにより２（３−１）＝４となり、第５図に示した（
１−１）回の計数期間に対応するパルス数は２３×３＝
２４ である。

したがって、主カウンタ２２にセットすべき初期値は、
まず、 を求め、つぎに２３、すなわち２進カウンタの最大計数
値＋１からこの初期値６を差し引いて２を求める。

これはまた、前述のように と計算してもよい。

一方、第８図および第９図に示したように、主カウンタ
２２に供給するＦＤクロックパルスＧは、初期値セット
時にクロックパルスが１個抜き取られているので、この
間にカウンタの計数が進むおそれはなく、初期値セット
動作は安定に行なわれる。

また、このことはカウンタの計数値がつねに１だげ小さ
くなることを意味するのであるから、弁別器を構成する
実際のカウンタ、すなわち主カウンタ２２においては、
初期値を上述のＮＳに相当する計算結果から上述の抜き
取られたクロックパルスの数すなわち１だげ大きい値に
設定する。

第９図示の場合に、カウンタの初期値を、２とはせず、
これに１を加算した３としているのはこのためである。

つぎに、第７図示の構成における主カウンタ２２に、初
期値３をセットする方法について説明すると、カウンタ
２２の初期値を設定するパルスは、前述したように、セ
ットパルスＦであり、このセットパルスＦが生起したと
きにのみカウンタ２２の出力値を特定の初期値にセット
することができる。

第７図示の構成において、セットパルスＦの配線は、主
カウンタ２２中のＪＫフリップフロップ２４，２５，２
６のそれぞれＳ、Ｓ、Ｒ各端子に接続されており、した
がって、これらの配線にセットパルスＦが供給されると
、各ＪＫフリップフロップの出力は、最下位桁、中位桁
、最上位桁の順にそれぞれ′１”、ｔｌ Ｉ ＩＩ、Ｉ
Ｉ Ｏ”となり、１０進数の３を意味する。

このように、セットパルスＦの配線をＪＫフリップフロ
ップ２４〜２６の端子ＳもしくはＲに選択的に特定して
接続することにより、０〜（２”−１） の範囲の任
意の初期値を設定することができ、また、３段以上のカ
ウンタについても同様である。

以上のようにして、第７図示の構成における主カウンタ
２２には、初期値３がセットされ、次のＦＤクロックパ
ルスＧの印加に応じて計数が開示されることになる。

この計数は、計数値が最大計数値、すなわち本例におい
ては２３−１＝７ になるまで続けられて、さらに次の
ＦＤクロックパルスＧよりＯに復帰する。

すなわち、セットパルスＦが生起しない限り、最大カウ
ントの次には必ず０となる。

しかして、次のセットパルスＦにより主カウンタ２２に
初期値がセットされる時点の前に書き込みパルスＨによ
りレジスター２３に主カウンタ２２の出力を転送して記
憶する。

なお、第９図に示すように、主カウンタ２２の出力値は
４となっており、この値は ２（３−１）、一般には２
（ｎ−１）、であるから、被測定パルスの周期が基準周
期ＴＲに等しいことを示している。

したがって、レジスター２３からは、周波数弁別器出力
ＪとしてそれぞれＪＫフリップフロップ２７゜２８．２
９から、最下位桁、中位桁、最上位桁の順にそれぞれ°
０″、０ｔｔｅｒ１”となる２逆打号の形態にて１０進
数の４、すなわち基準周波数に対して偏差がないという
情報が取り出される。

以上の説明から明らかなように、本発明周波数弁別方法
によれば、 （１）被測定信号の周波数変化を測定した後、Ａ−Ｄ変
換せずにディジタル装置の入力情報として利用すること
ができる。

（２）周波数弁別情報を７リツプフロツプ素子またはデ
ィジタルメモリー素子に記憶することができるので、情
報のホールドは完全である。

（３）被測定信号を一定期間遅延する必要はないので、
単安定マルチを必要とせず、弁別中心動作点は変動しな
い。

（４）カウンタ段数は、クロックパルス周波数、セット
数値ＮＳなどを変えることにより容易に弁別範囲が変え
られる。

（５）直流増幅器を必要としないので弁別比例定数が安
定している。

（６）周波数弁別範囲を十分に満足する最小規模に周波
数弁別装置が構成されるので、必要素子数は少ない。

（７）以上の他、ディジタルＩＣを容易に使用できるの
で、さらに大規模な集積化が可能である。

などの利点が得られる。

【図面の簡単な説明】

第１図はＶＴＲに必要なヘッドドラムサーボ系の基本構
成を示すブロック線図、第２図および第４図はディジタ
ルサーボ系の構成を示すブロック線図、第３図ａ＝には
第２図の各部信号波形図、第５図は本発明周波数弁別方
法の原理的動作説明図、第６図は本発明周波数弁別方法
を適用した周波数弁別器の概略構成を示すブロック線図
、第７図はその具体例を示す論理回路図、第８図はその
タイミングパルス発生器の各部動作を示す波形図、第９
図は同じくカウンタとレジスターとの動作の説明用信号
波形図である。 １・・・・・・位相比較器、２・・・・・・周波数弁別
器、３・・・・・・周波数変調器、４・・・・・・位相
変調器、５，６，７・・・・・・利得調整器、８・・・
・・・ＴＡＣＨヘッド、９・・・・・・時間誤差検出器
、１０・・・・・・モーター駆動増幅器、１１・・・・
・・同期電動機、１２・・・・・・加算器、２１・・・
・・・タイミングパルス発生器、２２・・・・・・主カ
ウンタ、２３・・・・・・レジスター、２４〜２９・・
・・・・ＪＫフリップフロップ、３０〜３４・・・・・
・論理回路、３５〜３７°・・−ＪＫフリップフロップ
。

Claims (1)

【特許請求の範囲】
1. １ 被測定信号の繰返し周波数を、その繰返し周波数に
   対応した周期長を２進カウンタにより計数して弁別する
   周波数弁別方法において、前記周期長の基準値に対する
   最大偏差の幅にほぼ対応した計数範囲を有する２進カウ
   ンタによる計数を反復することにより前記周期長を計数
   するとともに、前記基準値を有する前記周期長の計数が
   前記計数範囲のほぼ中央にて終了するように初期値を設
   定して前記２進カウンタによる前記周期長の反復計数を
   開始するようにしたことを特徴とする周波数弁別方法。