SU1332530A1 - Устройство дл измерени времени установлени выходного напр жени цифроаналоговых преобразователей - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано дл  технологического контрол  цифроаналоговых преобразователей (АЦП). Цель изобретени  - повышение точности. Устройство содержит блоки задани  кодов, коммутатор кодов, формирователь циклов измерени , счетчик импульсов, генератор импульсов, регистры ЦАП, аналоговый коммутатор, сумматор напр жений, компаратор напр жени , блок дешифрации и индикации , блок сравнени  кодов, группы элементов И-ИЛИ, входную информационную шину, шину Пуск, выходную информационную шину и выходную шину результата . В процессе измерени , состо щем из трех циклов, при мен ющихс  кодах на входах контролируемого ЦАП сначала отслеживаетс  установившеес  значение его выходного напр жени , а затем на первом входе компаратора напр жений выдел етс  составл юща  выходного напр жени  ЦАП, обусловленна  переходным процессом, котора  последовательно сравниваетс  компаратором с уровн ми напр жений -U и +Ua, задающими зону установлени  выходного напр жени  ЦАП. Циклы измерени  задаютс  формирователем. Повышение точности измерени  достигаетс  за счет уменьшени  погрешностей от задани  зоны установлени  выходного напр жени  ЦАП и от смещени  порогов срабатывани  компаратора напр жений . 1 з.п. ф-лы, 4 ил. (Л

Description

1

Изобретение относитс  к измерительной технике и может быть использовано VIЯ технологического контрол  цифроана:1оговьгх преобразователей

(ЦАП).

Цель изобретени  - повышение точности .

На фш . 1 приведена блок-схема устройства; на фиг. 2 - функциональна  схема формировател  циклов измерени ; на фиг. 3 и 4 - временные диаграммы работы устройства.

Устройство содержит блоки 1 и 2 задани  кодов, коммутатор 3 кодов, формирователь А циклов измерени , счетчик 5 импульсов, генератор 6 импульсов , регистры 7 и 8, цифроанало- говый преобразователь 9, аналоговый коммутатор 10, сумматор 11 напр жений , компаратор 12 напр жений, блок 13 дешифрации и индикации, блок 1А сравнени  кодов, группы 15 и 16 элементов И-ИЛИ, входную информационную шину 17, шину 18 Пуск, выходную информационную шину 19 и выходную шину 20 результата.

Устройство контролирует ЦЛП 21.

Формирователь 4 циклов измерени  содержит счетчик 22 импульсов, дешиф ратор 23, реверсивный счетчик 24, элементы И 25 и 26 и элемент 28 запрета .

Устройство работает следующим образом .

Измерение состоит из трех циклов, которые условно показаны временными интервалами Т1, Т2 и ТЗ (фиг. 3 е, ж,з).

Перед началом измерени  при помощи блоков 1 и 2 задани  кодов, выполненных , например, в виде набора клавишных переключателей, число которых равно числу разр дов контролируемого ПДП 21, задаютс  два кода № 1 и № 2, при смене которых измер етс  врем  установлени  выходного напр жени  ЦАП 21. По сигналу Пуск (фиг. 36) счетчики 5, 22 и 24 устанавливаютс  в нулевое состо ние. При этом по нулевому сигналу с выхода младшего разр да счетчика 22 ког-шутатор 3 подключает к входам контролируемого ЦАЛ код № 1 (фиг. Зд).

По окончании сигнала Пуск начи- пае-. С   заполнение счетчика 5 импуль- гами тактовой частоты с выхода генератора 6 (фиг. За). Период Т, импульсов тактовой частоты выбираетс  из

3325302

услови  обеспечени  требуемой разрешающей способности при измерении вре

5

0

5

0

5

0

мени установлени , а емкость N счетчика импульсов 5 определ етс  из соотношени 

М V -IlA i Jie- Т„

где - максимальное значение измер емого времени установлени .

При переполнении счетчика 5 его выходной импульс, воздейству  на счетный вход счетчика 22, измен ет его состо ние на единицу. С этого момента начинаетс  первый цикл измерени . По сигналу с выхода младшего разр да счетчика 22 коммутатор подключает к входу контролируемого ЦАП код N, сигнал с выхода 1 дешифратора через

0 аналоговый коммутатор 10 подключает к входу компаратора 12 шину ОВ нулевого потенциала и разрешает прохождение тактовых импульсов с выхода генератора 6 через элемент 25 на

5 счетный вход реверсивного счетчика 24, разреша  тем самым работу след щей замкнутой системе, включающей в себ  сумматор 11 напр жений, компаратор 12 напр жений, реверсивный счетчик 24 и ЦАП 9.

В зависимости от состо ни  компаратора 12, определ емого отношением напр жений на выходе контролируемого ЦАП 21 и ЦАП 9, а также погрешност ми сумматора 11 и компаратора 12, реверсивный счетчик 24 работает либо на сложение, либо на вычитание. Если напр жение на выходе ЦАП 9 меньше, чем на выходе ЦАП 21, то реверсивньш счетчик работает на сложение и его выходной код, воздейству  на входы ЦАП 9, увеличивает его выходное напр жение . В противном случае ревер- сивньй счетчик работает на вычитание и выходное напр жение ЦАП 9 уменьшаетс . При достижении равенства выходных напр жений ЦАП 9 и ЦАП 21 с учетом указанных погрешностей система переходит в автоколебательный режим, определ емый дискретностью обратной св зи (ЦАП 9). Таким образом, в конце первого такта работы на выходе ЦАП 9 устанавливаетс  напр жение

и,Ап и,П,(№)

ли + AUniuU n,

где ,, - установившеес  значение напр жени  на выходе ЦАП 21 при входном коде N2;

и

uUj., uU| - абсолютные погрешности преобразовани  соответственно сумматора напр жени  и компаратора напр жени ;

составл юща  выходного напр жени  ЦАП 9, отражающа  автоколебательный процесс в установившемс  режиме и рав- йа  единице младшего значащего разр да (кванту) ЦАП 9.

Значение кванта легко сделать сколь угодно малым простым наращиванием разр дности иДЛ 9, поскольку он находитс  в цепи обратной св зи и к нему не предъ вл ютс  высокие требовани  по линейности и долго-20 ет состо ние выхода (фиг. 4б), при- временной стабильности, поэтому в дальнейшем эта составл юща  выходного-напр жени  ЦАП.9 ие рассматриваетс .

чем, если исследуемый сигнал входит в зону, сигнал на выходе компаратора -например, переходит из нулевого в единичное состо ние. По этому перехо

Первый цикл измерени  заканчивает- 25 ду осуществл етс  запись текущего

с  при следующем переполнении счетчика 5, выходной сигнал которого вновь сосчитываетс  счетчиком 22. При этом прекращаетс  доступ импульсам тактовой частоты через элемент И 25 на вход реверсивного счетчика 24, фиксиру  тем самьм в нем код обратной св зи, пропорциональный установившемус  зиачению выходного напр жени  коитролируемого ЦАП, к входам которого через коммутатор 3 подключаетс  код № 1.

Второй цикл измерени  начинаетс  при очередном переполнении счетчика 5. Вновь на входе ЦАП 21 происходит смена кода N1 на N2, к входу компаратора 12 через аналоговый коммутатор 10 подключаетс  шина -Uj и На выходе элемента И 26 формируетс  сигнал записи в регистр 7.

При смене входных кодов выходной сигнал контролируемого ЦАП также измен ет свое значение, причем это изменение сопровождаетс  переходным процессом U(t), один из возможных вариантов которого приведен на фиг. 4а.

Выходное напр жение контролируемого ЦАП непрерывно в течение второго такта работы устройства сравниваетс  55 с напр жением

г - &UK -Ufl Ua.

ицМуСкг)

ли.

332530

где

и - значение половины зоны установлени  выходного напр жени  контролируемого ЦАП. g Из приведенного выражени  видно, что зона установлени  выходного напр жени  ЦАП задаетс  относительно установившегос  значени  его выходного напр жени , измеренного в первом 10 такте, следовательно, в нем отсутствует составл юща  погрешности, обусловленна  неточным заданием зоны. Кроме того, наличие в выражении дл  и,, составл ющих Д U,- и Д U свидетель- 15 ствует о компенсации этих составл ющих погрешности во втором такте работы устройства.

В момент равенства напр жени  U(t) и напр жени  -U, компаратор 12 мен ет состо ние выхода (фиг. 4б), при-

чем, если исследуемый сигнал входит в зону, сигнал на выходе компаратора, -например, переходит из нулевого в единичное состо ние. По этому перехо0

5

0

5

0

5

значени  кода из счетчика 5 в регистр 7 при каждом вхождении исследуемого сигнала в зону установившегос  значени . Поскольку смена кода N1 и N2 происходит при переполнении счетчика 5, то последний в момент подачи кода N2 на вход ЦАП 21 находитс  в нулевом состо нии. Следовательно, во втором такте Т. в счетчике 5 фиксируетс  код текущего времени с момента начала этого такта, а в регистр 7 при каждом срабатывании компаратора напр жени  Ьереписьшаетс  код, пропорциональный интервалу времени с момента подачи кода N2 на вход контролируемого ЦАП до момента вхождени  исследуемого сигнала в зону установившегос  значени . В момент t (фиг.46) компаратор 12 срабатывает последний раз и в регистре 7 записываетс  код, пропорциональный времени вхождени  выходного напр жени  ЦАП 21 в зону

LQ .

Третий цикл измерени  протекает аналогично второму, однако к входу компаратора 12 напр жений через коммутатор 10 подключаетс  шина 19 , а на выходе элемента 27 запрета формируетс  сигнал записи текущего времени из счетчика 5 в регистр 8, Элемент запрета использован дл  того, чтобы запись кода производилась по нулевому перепаду выходного напр жени  компаратора 12. По истечении тре51

тьего цикла p.,, в регистре 8 фиксируетс  irijT, проп трциональный време ни вхождени  выходного напр жени  НЛП 21 ,; ,-1,7 -П.. На этом нроцесс измерени  заканчинаетс . Блок 14 сравнивает коды, поступающие с выходов регистров 7 и 8, и через группы элементов И-ИЛИ 15 и б пропускает больши из этих КОДОВ, пропорциональ ный времени установлени  выходного напр жени  контролируемого ЦАП 21, па блок 13 дешифрации и индикации.

Форму ,;i а и ч о б р е т е и и  

Claims (2)

1 . Ус rj) ;jji,4 игзмерени  време ни усгачовлени  выходного напр жени  ци фоаналогопьгх преобразователей, со держсидск ко:- - угатор кодов, первые и вторые информационные входы которого соедш1сны соотиетственно с выходами первого и второго блоков задани  ко- доп, а вькоды  вл ютс  выходной ин- форм 1циопно11 шиной, счетчик импУль- гон, счетный нход которого подключен к ныходу генераюра ю-тульсов, а выходы соединены соответственно с ин- 11)Ормацион}1ь&1И входами первого регист Г), 1, 1:и(Ьроапалогоц,1Й преобразователь, компаратор напр жени; И блок дешиф- рпцчп и индикагиш, которого  nлмlrJтc  кыходно/ ип1ной результата, о т л и ч а 10 щ е е с   тем, что, с тюлыо повышени  точности, в него вве ,чены аналоговый коммутатор, блок сравнени  кодов, две группы элементов Н-ИЛИ и сумматор напр женки, пер- вьй вход которого  вл етс  входной информационной шиной, второй вход подключен к выходу цифроаналогового преобразовател , а выход - к первому входу компаратора папр жений, второй вход которого подключен к выходу аналогового коммутатора, а выход под- ключе к первому входу формировател  циклов измерени , второй вход которого  вл етс  шиной Пуск и подключен к входу сброса сче-1 Ч1жа, выходы кото- pV.ro соединены соответственно с ин- фирмационны .1И входами второго регистра , третий и че гп р Г111Й входы формировател  циклов ичме)эени  подключены к вьс .оду переполнени  счетчика импульсов и к генератора импульсов соответственно, первый и второй выходы П Г/ .ьJf:oi;(i(;i к управл ющим входам iicpiiOTO и рторого регистров соответ- , выходы которых соединены со

325306

ответственно с первыми и вторыми входами блока сравнени  кодов и с первыми входами элементов И-ИЛИ первой и второй групп соответственно, вторые входы элементов И-ИЛИ каждой из которых объединены и подключены к первому и второму выходам блока сравнени  кодов соответственно, а выходы соеди- 10 йены соответственно с входами блока дешифрации и индикации, третий выход формировател  циклов измерени  соединен с управл ющим входом коммутатора кодов, четвертые выходы соединены

15 соответственно с входами цифроаналогового преобразовател , а п тый, щес- той и седьмой выходы соединены с пер- .вым, вторым и третьим управл ющими входами аналогового коммутатора, пер20 вый, второй и третий информационные входы которого подключены к шине нулевого потенциала, к шинам напр жени  отрицательной и положительной пол рностей соответственно.

25

2. Устройство по п. 1, отличающеес  тем, что формирователь циклов изменени  выполнен на реверсивном счетчике, дешифраторе, двух элементах И, элементе запрета и

30 счетчике импульсов, первый счетный вход которого  вл етс  третьим входом формировател , второй счетный вход соединен с первым выходом дешифратора , вход сброса объединен с входом сброса реверсивного счетчика и  вл етс  вторым входом формировател , а выходы соединены соответственно с входами дешифратора, второй, третий и четвертый выходы которого  вл ютс 

д соответственно п тым, шестым и седьмым выходами формировател  и соединены с первыми входами первого, второго элементов И и информационным входом элемента запрета соответственно, выходы второго элемента И и элемента запрета  вл ютс  соответственно вторым и первым выходами формировател , второй вход второго элемента И объединен с управл ющими входами реверсивного счетчика и элемента запрета и  вл етс  первым входом формировател , второй вход первого элемента И  вл етс  четвертым входом формировател , а выход соединен со счетным входом реверсивного счетчика, выходы которого  вл ютс  четвертыми выходами формировател , выход младшего раз- р да счетчика импульсов  вл етс  тоетьим выходом формировател .

35

45

50

55

CPU г. г

gllilHliiliHIIIIHiHilllllllillinilllllllinillililllillllllilll

D

6 ППППППППППППППППППППППППППППППП

г I I-I

(Pi/г.з

Редактор H.HHKOjiapiqyK

Составитель З.Моисеенко

Техред Л.Сердюкова Корректор С.Шекмар

Заказ 3848/55

Тираж . Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

фиг4