JPS6331750B2 - - Google Patents
Info
- Publication number
- JPS6331750B2 JPS6331750B2 JP54169456A JP16945679A JPS6331750B2 JP S6331750 B2 JPS6331750 B2 JP S6331750B2 JP 54169456 A JP54169456 A JP 54169456A JP 16945679 A JP16945679 A JP 16945679A JP S6331750 B2 JPS6331750 B2 JP S6331750B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- digital
- signal
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はＡ／Ｄ変換器等によつて、アナログ信
号を等時間クロツクでサンプリングし変換された
デジタル信号列から所望の二点間の時間幅を測定
する装置に関するものである。
号を等時間クロツクでサンプリングし変換された
デジタル信号列から所望の二点間の時間幅を測定
する装置に関するものである。
（従来技術とその問題点）
従来のこの種の装置には、アナログ入力信号を
アナログコンパレータを使用して実時間で時間幅
測定を行うエレクトロニツクカウンタ装置で行う
方式があるが、入力信号が複雑な波形の場合、時
間幅測定が困難になるという欠点があつた。一
方、デジタルメモリ装置等のＡ／Ｄ変換器と記憶
装置を有する装置では、トリガレベル、スロープ
等を指定することによる時間幅測定は行われてい
ない。
アナログコンパレータを使用して実時間で時間幅
測定を行うエレクトロニツクカウンタ装置で行う
方式があるが、入力信号が複雑な波形の場合、時
間幅測定が困難になるという欠点があつた。一
方、デジタルメモリ装置等のＡ／Ｄ変換器と記憶
装置を有する装置では、トリガレベル、スロープ
等を指定することによる時間幅測定は行われてい
ない。
デジタルメモリ装置、デジタルサンプリングオ
シロスコープ、デジタルオシロスコープ、トラン
ジエントスコープ等の装置においては、アナログ
入力信号をアナログデジタル変換手段によつてあ
る等時間間隔でデジタル値列に変換し、メモリに
波形を記憶することが行われている。前記装置に
限らず、一旦デジタル値に変換された信号波形の
解析手段では、フーリエ変換等の周波数解析ある
いは電圧測定とともに信号の時間幅測定も重要な
解析項目である。デジタル値列に変換された信号
をＤ／Ａ変換器でアナログ信号に戻して測定する
方法があるが、トリガレベルのデジタル設定にも
Ｄ／Ａ変換器を必要とし、又付加されたアナログ
処理回路等の調整、ノイズ、温度等の外乱対策を
必要とし、構成が複雑なものになつてしまうとい
う欠点がある。又、上記装置においてエレクトロ
ニツクカウンタ等を合わせて持つことも構成を複
雑にするという欠点がある。
シロスコープ、デジタルオシロスコープ、トラン
ジエントスコープ等の装置においては、アナログ
入力信号をアナログデジタル変換手段によつてあ
る等時間間隔でデジタル値列に変換し、メモリに
波形を記憶することが行われている。前記装置に
限らず、一旦デジタル値に変換された信号波形の
解析手段では、フーリエ変換等の周波数解析ある
いは電圧測定とともに信号の時間幅測定も重要な
解析項目である。デジタル値列に変換された信号
をＤ／Ａ変換器でアナログ信号に戻して測定する
方法があるが、トリガレベルのデジタル設定にも
Ｄ／Ａ変換器を必要とし、又付加されたアナログ
処理回路等の調整、ノイズ、温度等の外乱対策を
必要とし、構成が複雑なものになつてしまうとい
う欠点がある。又、上記装置においてエレクトロ
ニツクカウンタ等を合わせて持つことも構成を複
雑にするという欠点がある。
又、マイクロプロセツサ、ミニコンピユータ等
の制御装置によつて、記憶されたデジタル信号列
をソフトウエア処理の中で次々と読み出し、処理
を行うことも可能ではあるが、非常に多くの時間
を必要とするという欠点がある。
の制御装置によつて、記憶されたデジタル信号列
をソフトウエア処理の中で次々と読み出し、処理
を行うことも可能ではあるが、非常に多くの時間
を必要とするという欠点がある。
（発明の目的）
本発明の目的は、等時間サンプリングされたデ
ジタル信号列を高速で処理できかつ全てデジタル
回路で構成し得る時間幅測定装置を提供すること
にある。
ジタル信号列を高速で処理できかつ全てデジタル
回路で構成し得る時間幅測定装置を提供すること
にある。
（発明の構成）
以下図面により本発明を詳細に説明する。
第１図は本発明の実施例を示すもので、１は外
部でアナログデジタル変換された10ビツトデータ
列が入力される入力データバス、２は入力データ
バス１上のデータをゲータをゲートするための10
ビツト入力ゲート回路、３は入力ゲート回路２の
出力及び後述の第１メモリ４及びデジタル比較手
段５に共通に接読され書き込み時に入力ゲート回
路２から第１メモリ４へまた読み出し時には第１
メモリ４からデジタル比較手段５へそれぞれ時分
割で流れるデータの方向が異なる10ビツト双方向
データバス、４は入力データバス１から入力され
る10ビツトデータ列を順次一連の記憶アドレス上
に格納し読み出し可能な10ビツト1024語のランダ
ムアクセス型メモリで構成される第１メモリ、５
は第１メモリ４はら順次読み出されたデータ列と
後述の第２メモリ６に記憶されたスレツシヨルド
値を比較し大小判別信号を出力する10ビツトデジ
タル比較手段、６はデジタル比較手段５で第１メ
モリ４のデータと比較するスレツシヨルド値を格
納するための10ビツトレジスタで構成される第２
メモリ、７は第１メモリ４に格納されるか又は格
納された10ビツトデータの記憶位置を指定する10
ビツトアドレスカウンタ、８は第１メモリ４にデ
ータを書き込むか又は読み出す信号を発生し同時
にアドレスカウンタ７のアドレスを順次進めるた
めのクロツク信号等の数本の制御線を有する第１
メモリ４の読み出し及び書き込み制御手段、９は
入力データバス１のデータを第１メモリ４に書き
込む場合入力ゲート回路２を開くための入力ゲー
ト制御信号、１０は第１メモリ４の読み出し書き
込み制御信号、１１は書き込み読み出し時にアド
レスカウンタ７の計数値を“０”にプリセツトす
るためのプリセツト信号、１２はアドレスカウン
タ７の計数値を「１」ずつ進めるために制御手段
８から出力されるクロツク信号、１３はアドレス
カウンタ７の10ビツト出力信号、１４はデジタル
比較手段５の大小比較出力信号、１５は第２図に
具体的回路例を示す波形弁別装置、１６は制御手
段８から出力されクロツク信号１２と同期した波
形弁別装置１５に入力される波形弁別クロツク信
号、１７は波形弁別すなわち測定条件を第２メモ
リ６と波形弁別装置１５に設定するためのレジス
タ、１８は第２メモリ６にスレツシヨルド値を後
述の書き込み制御信号２７の制御に従つて書き込
み設定するための10ビツトデータバス、１９は第
１メモリ４から読み出されたデータが波形弁別に
おける前記スレツシヨルド値をよぎる時の極性
（＋又は−）を設定するための極性設定信号、２
０は第１メモリ４から読み出された一連の値が前
記スレツシヨルド値をよぎる時前記極性設定信号
１９で指定された極性のよぎる回数を設定するた
めの極性回数信号、２１は波形弁別装置１５の波
形弁別時に弁別の分解能を指定するための分解能
設定信号、２２は第１メモリ４から記憶データを
読み出し前記スレツシヨルド値、極性、極性回数
と一致したデータが読み出された時波形弁別装置
１５から出力される一致信号、２３は全体のシー
ケンスの制御弁別時にアドレスカウンタ７の出力
を読み取り時間演算を行い表示装置２４に出力す
る等の機能を有する例えばマイクロプロセツサの
如き制御演算装置、２４は時間データ等を表示す
るための表示装置、２５は制御演算装置２３と制
御手段８、レジスタ１７を接続する共通制御バ
ス、２６は第２のメモリ６からの常時読み出し出
力をデジタル比較手段５に供給するデータバス、
２７は制御手段８から第２メモリ６に供給される
書き込み制御信号である。
部でアナログデジタル変換された10ビツトデータ
列が入力される入力データバス、２は入力データ
バス１上のデータをゲータをゲートするための10
ビツト入力ゲート回路、３は入力ゲート回路２の
出力及び後述の第１メモリ４及びデジタル比較手
段５に共通に接読され書き込み時に入力ゲート回
路２から第１メモリ４へまた読み出し時には第１
メモリ４からデジタル比較手段５へそれぞれ時分
割で流れるデータの方向が異なる10ビツト双方向
データバス、４は入力データバス１から入力され
る10ビツトデータ列を順次一連の記憶アドレス上
に格納し読み出し可能な10ビツト1024語のランダ
ムアクセス型メモリで構成される第１メモリ、５
は第１メモリ４はら順次読み出されたデータ列と
後述の第２メモリ６に記憶されたスレツシヨルド
値を比較し大小判別信号を出力する10ビツトデジ
タル比較手段、６はデジタル比較手段５で第１メ
モリ４のデータと比較するスレツシヨルド値を格
納するための10ビツトレジスタで構成される第２
メモリ、７は第１メモリ４に格納されるか又は格
納された10ビツトデータの記憶位置を指定する10
ビツトアドレスカウンタ、８は第１メモリ４にデ
ータを書き込むか又は読み出す信号を発生し同時
にアドレスカウンタ７のアドレスを順次進めるた
めのクロツク信号等の数本の制御線を有する第１
メモリ４の読み出し及び書き込み制御手段、９は
入力データバス１のデータを第１メモリ４に書き
込む場合入力ゲート回路２を開くための入力ゲー
ト制御信号、１０は第１メモリ４の読み出し書き
込み制御信号、１１は書き込み読み出し時にアド
レスカウンタ７の計数値を“０”にプリセツトす
るためのプリセツト信号、１２はアドレスカウン
タ７の計数値を「１」ずつ進めるために制御手段
８から出力されるクロツク信号、１３はアドレス
カウンタ７の10ビツト出力信号、１４はデジタル
比較手段５の大小比較出力信号、１５は第２図に
具体的回路例を示す波形弁別装置、１６は制御手
段８から出力されクロツク信号１２と同期した波
形弁別装置１５に入力される波形弁別クロツク信
号、１７は波形弁別すなわち測定条件を第２メモ
リ６と波形弁別装置１５に設定するためのレジス
タ、１８は第２メモリ６にスレツシヨルド値を後
述の書き込み制御信号２７の制御に従つて書き込
み設定するための10ビツトデータバス、１９は第
１メモリ４から読み出されたデータが波形弁別に
おける前記スレツシヨルド値をよぎる時の極性
（＋又は−）を設定するための極性設定信号、２
０は第１メモリ４から読み出された一連の値が前
記スレツシヨルド値をよぎる時前記極性設定信号
１９で指定された極性のよぎる回数を設定するた
めの極性回数信号、２１は波形弁別装置１５の波
形弁別時に弁別の分解能を指定するための分解能
設定信号、２２は第１メモリ４から記憶データを
読み出し前記スレツシヨルド値、極性、極性回数
と一致したデータが読み出された時波形弁別装置
１５から出力される一致信号、２３は全体のシー
ケンスの制御弁別時にアドレスカウンタ７の出力
を読み取り時間演算を行い表示装置２４に出力す
る等の機能を有する例えばマイクロプロセツサの
如き制御演算装置、２４は時間データ等を表示す
るための表示装置、２５は制御演算装置２３と制
御手段８、レジスタ１７を接続する共通制御バ
ス、２６は第２のメモリ６からの常時読み出し出
力をデジタル比較手段５に供給するデータバス、
２７は制御手段８から第２メモリ６に供給される
書き込み制御信号である。
第２図は波形弁別装置１５の１例を示すもの
で、１０１，１０２，１０３はそれぞれカスケー
ド接続されたＤ型フリツプフロツプ、１０４，１
０５は２入力NANDゲートであり初期設定時に
極性設定信号１９で決まる極性にプリセツト信号
１１によつてフリツプフロツプ１０１，１０２，
１０３のそれぞれの出力を設定するためのゲート
である。１０６，１０７は２入力排他的論理和ゲ
ート、１０８，１０９は負入力ANDゲート、１
１０はフリツプフロツプ１０１の出力信号、１１
１はフリツプフロツプ１０２の出力信号、１１２
はフリツプフロツプ１０３の出力信号、１１３は
分解能設定信号２１によつて信号１１０，１１
１，１１２のいずれか１つを選択し出力するデー
タ選択回路、１１４はデータ選択回路１１３で選
択された１１０，１１１，１１２のいずれかの信
号、１１５は信号１９により信号１１４の論理極
性を制御するための２入力排他的論理和ゲート、
１１６は排他的論理和ゲート１１５で極性変換さ
れた信号、１１７は排他的論理和ゲート１１５の
出力信号１１６の正のエツジでパルスを発生する
パルス発生器、１１８はプリセツト信号１１で初
期設定される信号２０の値から前記パルスの負の
エツジ毎に１カウント減数し、“φ”になつた時
信号２２を発生するカウンタ、１１９，１２０は
論理反転回路である。
で、１０１，１０２，１０３はそれぞれカスケー
ド接続されたＤ型フリツプフロツプ、１０４，１
０５は２入力NANDゲートであり初期設定時に
極性設定信号１９で決まる極性にプリセツト信号
１１によつてフリツプフロツプ１０１，１０２，
１０３のそれぞれの出力を設定するためのゲート
である。１０６，１０７は２入力排他的論理和ゲ
ート、１０８，１０９は負入力ANDゲート、１
１０はフリツプフロツプ１０１の出力信号、１１
１はフリツプフロツプ１０２の出力信号、１１２
はフリツプフロツプ１０３の出力信号、１１３は
分解能設定信号２１によつて信号１１０，１１
１，１１２のいずれか１つを選択し出力するデー
タ選択回路、１１４はデータ選択回路１１３で選
択された１１０，１１１，１１２のいずれかの信
号、１１５は信号１９により信号１１４の論理極
性を制御するための２入力排他的論理和ゲート、
１１６は排他的論理和ゲート１１５で極性変換さ
れた信号、１１７は排他的論理和ゲート１１５の
出力信号１１６の正のエツジでパルスを発生する
パルス発生器、１１８はプリセツト信号１１で初
期設定される信号２０の値から前記パルスの負の
エツジ毎に１カウント減数し、“φ”になつた時
信号２２を発生するカウンタ、１１９，１２０は
論理反転回路である。
デジタルメモリ装置において、アナログ入力信
号はある一定の時間間隔でデジタル信号に変換さ
れる。本発明はこれらの装置において、変換され
たデジタル信号列又はすでに変換されてメモリ
（第１メモリ）の記憶されたデジタル信号列にお
ける任意に設定可能な前記スレツシヨルド値、極
性、極性回数で表される測定条件（又は波形弁別
条件）を２種類（スタート点条件及びストツプ点
条件）設定することによつて、デジタル信号列中
の条件に一致するサンプル点をさがし出し、その
さがし出されたスタート点、ストツプ点（すなわ
ち二点）のアドレスの差から二点間の時間幅を測
定する装置である。
号はある一定の時間間隔でデジタル信号に変換さ
れる。本発明はこれらの装置において、変換され
たデジタル信号列又はすでに変換されてメモリ
（第１メモリ）の記憶されたデジタル信号列にお
ける任意に設定可能な前記スレツシヨルド値、極
性、極性回数で表される測定条件（又は波形弁別
条件）を２種類（スタート点条件及びストツプ点
条件）設定することによつて、デジタル信号列中
の条件に一致するサンプル点をさがし出し、その
さがし出されたスタート点、ストツプ点（すなわ
ち二点）のアドレスの差から二点間の時間幅を測
定する装置である。
例えば、被測定信号のある電圧をよぎる立上り
部分から立下り部分での時間幅を測定する場合に
ついて説明する。
部分から立下り部分での時間幅を測定する場合に
ついて説明する。
まず、一定周期Ｔでサンプリングされた10ビツ
トデジタル値をサンプリングされた順に入力デー
タバス１から入力ゲート回路２を経由しデータバ
ス３上を通し第１メモリ４への信号１３の10ビツ
トの値で示されるアドレスに制御手段８の制御の
もとに書き込む。この場合、データバス１上のデ
ータはすでに変換され外部メモリに記憶されたデ
ータでも良いし、又制御手段８の制御による書き
込みの直前に変換されたデータでも良い。後者の
場合、第１メモリ４は波形記憶メモリをも兼ねる
ことになる。書き込みはカウンタ７の出力が
“φ”から「1023」の値まで連続して行われる。
今、第３図に示す２００のようなデジタル信号列
が入力データバス１、入力ゲート回路２及びデー
タバス３を介して第１メモリ４に書き込まれたと
する。書き込み終了後、入力ゲート回路２は信号
９によつて閉じられ入力ゲート回路２の出力はハ
イインピーダンス状態になる。書き込まれたデー
タ列２００に対する時間幅測定は、本実施例では
第１メモリ４の２回の読み出し操作すなわちスタ
ート点決定のための読み出し、及びストツプ点決
定のための読み出しによつて行われる。
トデジタル値をサンプリングされた順に入力デー
タバス１から入力ゲート回路２を経由しデータバ
ス３上を通し第１メモリ４への信号１３の10ビツ
トの値で示されるアドレスに制御手段８の制御の
もとに書き込む。この場合、データバス１上のデ
ータはすでに変換され外部メモリに記憶されたデ
ータでも良いし、又制御手段８の制御による書き
込みの直前に変換されたデータでも良い。後者の
場合、第１メモリ４は波形記憶メモリをも兼ねる
ことになる。書き込みはカウンタ７の出力が
“φ”から「1023」の値まで連続して行われる。
今、第３図に示す２００のようなデジタル信号列
が入力データバス１、入力ゲート回路２及びデー
タバス３を介して第１メモリ４に書き込まれたと
する。書き込み終了後、入力ゲート回路２は信号
９によつて閉じられ入力ゲート回路２の出力はハ
イインピーダンス状態になる。書き込まれたデー
タ列２００に対する時間幅測定は、本実施例では
第１メモリ４の２回の読み出し操作すなわちスタ
ート点決定のための読み出し、及びストツプ点決
定のための読み出しによつて行われる。
スタート点決定のためのメモリ読み出しの前
に、レジスタ１７から10ビツトデータバス１８を
介して書き込み制御信号２７の制御のもとに第２
メモリ６にスレツシヨルド値を書き込む。さら
に、極性設定信号１９を論理“１”に極性を＋と
し、極性回数信号２０で極性回数を例えば“３”
と設定し、分解能設定信号２１で分解能を“３”
と設定すると、スタート点条件によりスレツシヨ
ルド値をよぎる３番目の立上り部分のサンプル点
を求めることになる。制御手段８から出力される
プリセツト信号１１でカウンタ７を“０”にして
波形弁別装置１５を初期化する。第３図におい
て、２０１は設定されたスレツシヨルド値を表
し、プリセツト信号１１とデータバス１８の信号
によつて、フリツプフロツプ１０１，１０２，１
０３の出力１１０，１１１，１１２は論理“１”
にセツトされる。クロツク信号１２によつてカウ
ンタ７の計数値を「１」ずつ進めると同時に書き
込み読み出し制御信号１０により第１メモリ４の
データをデータバス３上に読み出し、読み出しと
同期して波形弁別クロツク信号１６を波形弁別装
置１５に供給する。データバス３上のデータ２０
０と第２メモリ６のデータバス２６への出力すな
わちスレツシヨルド値２０１が比較され、その大
小比較結果１４が波形弁別装置１５に入力され
る。一連の読み出し動作においてフリツプフロツ
プ１０１，１０２，１０３の出力は第３図に示す
１１０，１１１，１１２のようになる。フリツプ
フロツプ１０３の出力１１２には、図上の部、
部が除去された大小判別信号が出力される。
又、信号１１１では部が除去された大小判別信
号が出力される。分解能設定信号２１が“３”の
場合、極性カウンタ１１８のカウント値は１２２
のように変化し、一致信号２２はそのカウント値
が“０”になつた時出力される。一致信号２２に
よつて、制御装置８はクロツク信号１２の出力を
停止し、同時に制御演算装置２３はその時のカウ
ンタ７の計数値Nsを読み取り記憶する。第３図
で、部はスレツシヨルド値２０１をよぎる１カ
ウント幅の微少変化、部はカウント幅の微小変
化であり、図でわかるようにこのようなスレツシ
ヨルド近傍の微少変化を極性回数としてカウント
せずに波形弁別が可能である。
に、レジスタ１７から10ビツトデータバス１８を
介して書き込み制御信号２７の制御のもとに第２
メモリ６にスレツシヨルド値を書き込む。さら
に、極性設定信号１９を論理“１”に極性を＋と
し、極性回数信号２０で極性回数を例えば“３”
と設定し、分解能設定信号２１で分解能を“３”
と設定すると、スタート点条件によりスレツシヨ
ルド値をよぎる３番目の立上り部分のサンプル点
を求めることになる。制御手段８から出力される
プリセツト信号１１でカウンタ７を“０”にして
波形弁別装置１５を初期化する。第３図におい
て、２０１は設定されたスレツシヨルド値を表
し、プリセツト信号１１とデータバス１８の信号
によつて、フリツプフロツプ１０１，１０２，１
０３の出力１１０，１１１，１１２は論理“１”
にセツトされる。クロツク信号１２によつてカウ
ンタ７の計数値を「１」ずつ進めると同時に書き
込み読み出し制御信号１０により第１メモリ４の
データをデータバス３上に読み出し、読み出しと
同期して波形弁別クロツク信号１６を波形弁別装
置１５に供給する。データバス３上のデータ２０
０と第２メモリ６のデータバス２６への出力すな
わちスレツシヨルド値２０１が比較され、その大
小比較結果１４が波形弁別装置１５に入力され
る。一連の読み出し動作においてフリツプフロツ
プ１０１，１０２，１０３の出力は第３図に示す
１１０，１１１，１１２のようになる。フリツプ
フロツプ１０３の出力１１２には、図上の部、
部が除去された大小判別信号が出力される。
又、信号１１１では部が除去された大小判別信
号が出力される。分解能設定信号２１が“３”の
場合、極性カウンタ１１８のカウント値は１２２
のように変化し、一致信号２２はそのカウント値
が“０”になつた時出力される。一致信号２２に
よつて、制御装置８はクロツク信号１２の出力を
停止し、同時に制御演算装置２３はその時のカウ
ンタ７の計数値Nsを読み取り記憶する。第３図
で、部はスレツシヨルド値２０１をよぎる１カ
ウント幅の微少変化、部はカウント幅の微小変
化であり、図でわかるようにこのようなスレツシ
ヨルド近傍の微少変化を極性回数としてカウント
せずに波形弁別が可能である。
一般に、アナログ回路においては前記微少変化
分を除去するために、比較器自身に電圧ヒステリ
シス特性を持たせることが可能であるが、デジタ
ル回路における比較器においてはヒステリシス特
性を持たせることは困難である。そこで、波形弁
別装置１５は分解能指定信号２１によつて、一種
の時間幅フイルターの機能を持たせることによつ
て前記微少変化分を除去するようにしたものであ
る。
分を除去するために、比較器自身に電圧ヒステリ
シス特性を持たせることが可能であるが、デジタ
ル回路における比較器においてはヒステリシス特
性を持たせることは困難である。そこで、波形弁
別装置１５は分解能指定信号２１によつて、一種
の時間幅フイルターの機能を持たせることによつ
て前記微少変化分を除去するようにしたものであ
る。
スタート点決定のためのメモリ読み出し後、ス
トツプ点を決定するためのメモリ読み出しの前
に、スタート点を同様にストツプ点を決めるため
の条件、すなわちスレツシヨルド値、極性回数を
指定する。スタート点を決めるメモリ読み出しと
同様にプリセツト信号１１でカウンタ７をリセツ
トし、一致信号２２が波形弁別装置１５から出力
されるまでカウンタ７にクロツク信号１２を入力
し続ける。一致信号２２が出たらクロツク信号１
２を停止し、カウンタ７の計数値NPを制御演算
装置２３で読み取る。カウンタ７の前記計数値
NSとNP及びクロツクパルス周期Ｔからスタート
点とストツプ点間の時間は（NP―NS）×Ｔで求ま
り、この演算を制御演算装置２３で行い、時間測
定値として表示装置２４に出力し表示する。入力
信号の状態によつて分解能指定信号２１を予め選
ぶことによつて、複雑な波形でもその大まかな変
動時間を測定できるものである。さらに、２信号
間の時間測定をする場合には、第１メモリ４を２
チヤンネルにし、読み出すチヤンネルを選択する
ことによつて容易に測定が可能である。
トツプ点を決定するためのメモリ読み出しの前
に、スタート点を同様にストツプ点を決めるため
の条件、すなわちスレツシヨルド値、極性回数を
指定する。スタート点を決めるメモリ読み出しと
同様にプリセツト信号１１でカウンタ７をリセツ
トし、一致信号２２が波形弁別装置１５から出力
されるまでカウンタ７にクロツク信号１２を入力
し続ける。一致信号２２が出たらクロツク信号１
２を停止し、カウンタ７の計数値NPを制御演算
装置２３で読み取る。カウンタ７の前記計数値
NSとNP及びクロツクパルス周期Ｔからスタート
点とストツプ点間の時間は（NP―NS）×Ｔで求ま
り、この演算を制御演算装置２３で行い、時間測
定値として表示装置２４に出力し表示する。入力
信号の状態によつて分解能指定信号２１を予め選
ぶことによつて、複雑な波形でもその大まかな変
動時間を測定できるものである。さらに、２信号
間の時間測定をする場合には、第１メモリ４を２
チヤンネルにし、読み出すチヤンネルを選択する
ことによつて容易に測定が可能である。
（発明の効果）
以上のように、本発明によれば、デジタル符号
列上の所望の二つの点間の時間幅を高速に測定す
ることができるので、波形解析その他の適用して
極めて有効である。
列上の所望の二つの点間の時間幅を高速に測定す
ることができるので、波形解析その他の適用して
極めて有効である。
第１図は本発明の実施例を示すブロツク図、第
２図は本発明に用いる波形弁別装置の具体例を示
すブロツク図、第３図は第２図の具体例の動作を
説明するためのタイムチヤートである。 １…入力データバス、２…入力データ回路、３
…双方向データバス、４…第１メモリ、５…デジ
タル比較手段、６…第２メモリ、７…アドレスカ
ウンタ、８…制御手段、９…入力ゲート制御信
号、１０…読み出し書き込み制御信号、１１…プ
リセツト信号、１２…クロツク信号、１３…10ビ
ツト出力信号、１４…大小比較出力信号、１５…
波形弁別装置、１６…波形弁別クロツク信号、１
７…レジスタ、１８…10ビツトデータバス、１９
…極性設定信号、２０…極性回数信号、２１…分
解能設定信号、２２…一致信号、２３…制御演算
装置、２４…表示装置、２５…共通制御バス、２
６…書き込制御信号、２７…読み出し用データバ
ス、１０１，１０２，１０３…Ｄ型フリツプフロ
ツプ、１０４，１０５…NANDゲート、１０６，
１０７…２入力排他的論理和ゲート、１０８，１
０９…負入力ANDゲート、１１０…フリツプフ
ロツプ１０１の出力信号、１１１…フリツプフロ
ツプ１０２の出力信号、１１２…フリツプフロツ
プ１０３の出力信号、１１３…データ選択回路、
１１４…データ選択回路１１３の出力信号、１１
５…２入力排他的論理和ゲート、１１６…２入力
排他的論理和ゲート１１５の出力信号、１１７…
パルス発生器、１１８…カウンタ、１１９，１２
０…論理反転回路。
２図は本発明に用いる波形弁別装置の具体例を示
すブロツク図、第３図は第２図の具体例の動作を
説明するためのタイムチヤートである。 １…入力データバス、２…入力データ回路、３
…双方向データバス、４…第１メモリ、５…デジ
タル比較手段、６…第２メモリ、７…アドレスカ
ウンタ、８…制御手段、９…入力ゲート制御信
号、１０…読み出し書き込み制御信号、１１…プ
リセツト信号、１２…クロツク信号、１３…10ビ
ツト出力信号、１４…大小比較出力信号、１５…
波形弁別装置、１６…波形弁別クロツク信号、１
７…レジスタ、１８…10ビツトデータバス、１９
…極性設定信号、２０…極性回数信号、２１…分
解能設定信号、２２…一致信号、２３…制御演算
装置、２４…表示装置、２５…共通制御バス、２
６…書き込制御信号、２７…読み出し用データバ
ス、１０１，１０２，１０３…Ｄ型フリツプフロ
ツプ、１０４，１０５…NANDゲート、１０６，
１０７…２入力排他的論理和ゲート、１０８，１
０９…負入力ANDゲート、１１０…フリツプフ
ロツプ１０１の出力信号、１１１…フリツプフロ
ツプ１０２の出力信号、１１２…フリツプフロツ
プ１０３の出力信号、１１３…データ選択回路、
１１４…データ選択回路１１３の出力信号、１１
５…２入力排他的論理和ゲート、１１６…２入力
排他的論理和ゲート１１５の出力信号、１１７…
パルス発生器、１１８…カウンタ、１１９，１２
０…論理反転回路。
Claims (1)
- 【特許請求の範囲】 １ Ｎビツトで表示される等時間サンプリングさ
れた一連のデジタル量が入力されるＮビツトの入
力端子と、前記Ｎビツトの入力端子に接続され前
記一連のデジタル量列の情報を記憶するための第
１メモリと、該第１メモリの出力とスレツシヨル
ドレベルをそれぞれ示す２つのデジタル量を比較
して一致したときに一致信号を出力するための少
なくとも１個のＮビツトのデジタル比較手段と、
前記一連のデジタル量を前記第１メモリに書き込
む手段と、前記第１メモリに書き込まれた一連の
デジタル量を読み出して前記デジタル比較手段に
印加する手段と、前記デジタル比較手段に接続さ
れた出力を持つＮビツトから成り前記スレツシヨ
ルド値を記憶するための第２メモリと、前記第２
メモリに前記スレツシヨルド値を書き込む手段
と、前記デジタル比較手段に接続された少なくと
も１つの波形弁別装置と、該波形弁別装置に設定
された条件で前記一致信号が得られたときに前記
第１メモリから読み出された２つの任意のデジタ
ル量間の前記サンプリングのクロツク数の差と該
サンプリングの周期との積から該２つのデジタル
量間の時間幅を高速に測定する演算手段とを備え
た時間幅測定装置。 ２ 前記波形弁別装置の中に少くとも１個の排他
的論理和ゲートと少くとも１つのカウンタを有す
ることを特徴とする特許請求の範囲第１項記載の
時間測装定装置。 ３ 前記第１メモリの読み出し手段の中に少くと
も１個のカウンタを有することを特徴とする特許
請求の範囲第１項記載の時間幅測定装置。 ４ 前記第２メモリに複数個のトリガレベル値が
書き込まれ、前記第１メモリに記憶されたデータ
と前記トリガレベル値とが前記デジタル比較手段
で比較されることを特徴とする特許請求の範囲第
１項記載の時間測装定装置。 ５ 前記トリガレベルをよぎる時の極性及びよぎ
る回数が任意に設定可能なように前記波形弁別装
置が構成されたことを特徴とする特許請求の範囲
第１項記載の時間幅測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16945679A JPS5693079A (en) | 1979-12-27 | 1979-12-27 | Measurement of time duration |
| US06/458,469 US4523289A (en) | 1979-12-27 | 1983-01-17 | Time interval measuring system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16945679A JPS5693079A (en) | 1979-12-27 | 1979-12-27 | Measurement of time duration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5693079A JPS5693079A (en) | 1981-07-28 |
| JPS6331750B2 true JPS6331750B2 (ja) | 1988-06-27 |
Family
ID=15886919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16945679A Granted JPS5693079A (en) | 1979-12-27 | 1979-12-27 | Measurement of time duration |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4523289A (ja) |
| JP (1) | JPS5693079A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3272860D1 (en) * | 1982-05-24 | 1986-10-02 | Ibm Deutschland | Logic analyzer |
| US4613950A (en) * | 1983-09-22 | 1986-09-23 | Tektronix, Inc. | Self-calibrating time interval meter |
| AU572593B2 (en) * | 1983-12-22 | 1988-05-12 | Alcatel N.V. | Signal recognition system |
| JPS6279379A (ja) * | 1985-10-02 | 1987-04-11 | Ando Electric Co Ltd | タイミング信号発生装置 |
| JPS62118272A (ja) * | 1985-11-19 | 1987-05-29 | Ando Electric Co Ltd | パタ−ン発生装置 |
| JPS62184373A (ja) * | 1986-02-07 | 1987-08-12 | Ando Electric Co Ltd | 試験信号発生回路 |
| JPS62261084A (ja) * | 1986-05-06 | 1987-11-13 | Ando Electric Co Ltd | タイミング信号発生装置 |
| US4761676A (en) * | 1986-08-22 | 1988-08-02 | Ati Systems Inc. | Fault detection and reset in surface reflectance meter |
| US4982350A (en) * | 1987-06-10 | 1991-01-01 | Odetics, Inc. | System for precise measurement of time intervals |
| US4764687A (en) * | 1987-06-30 | 1988-08-16 | Data General Corporation | Variable timing sequencer |
| US4870603A (en) * | 1988-02-16 | 1989-09-26 | Grumman Aerospace Corporation | System of improving signal-to-noise ratio of detected random pulses |
| US4985844A (en) * | 1989-05-08 | 1991-01-15 | Tektronix, Inc. | Statistical waveform profiler employing counter/timer |
| US5265037A (en) * | 1989-12-06 | 1993-11-23 | Nippondenso Co., Ltd. | Rotational speed detecting apparatus storing alternate information in two memories |
| US5150337A (en) * | 1990-02-21 | 1992-09-22 | Applied Magnetics Corporation | Method and apparatus for measuring time elapsed between events |
| US5325313A (en) * | 1990-07-20 | 1994-06-28 | H & S Technical Systems, Inc. | System for measuring timepiece beat interval accuracy |
| DE19517001A1 (de) * | 1995-05-09 | 1996-11-14 | Sick Optik Elektronik Erwin | Verfahren und Vorrichtung zur Bestimmung der Lichtlaufzeit über eine zwischen einer Meßvorrichtung und einem reflektierenden Objekt angeordnete Meßstrecke |
| US7058911B2 (en) * | 2001-12-18 | 2006-06-06 | Stmicroelectronics Pvt. Ltd. | Measurement of timing skew between two digital signals |
| US8265902B1 (en) * | 2009-08-20 | 2012-09-11 | Xilinx, Inc. | Circuit for measuring a time interval using a high-speed serial receiver |
| FR2980272B1 (fr) * | 2011-09-15 | 2013-10-11 | St Microelectronics Grenoble 2 | Caracterisation de la gigue d'un signal d'horloge |
| EP3388844B1 (en) * | 2017-04-14 | 2019-12-25 | Tektronix, Inc. | Analog transitional storage |
| CN115113512B (zh) * | 2022-05-26 | 2024-03-29 | 合肥综合性国家科学中心人工智能研究院(安徽省人工智能实验室) | 脉冲的采样方法、采样系统、装置及计算机可读存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4041288A (en) * | 1976-09-15 | 1977-08-09 | Dana Laboratories, Inc. | Voltage level display circuit |
| JPS6059553B2 (ja) * | 1976-12-01 | 1985-12-25 | カシオ計算機株式会社 | 計時装置 |
| DE2726981C2 (de) * | 1977-06-15 | 1984-11-22 | Fried. Krupp Gmbh, 4300 Essen | Vorrichtung zur Zeitmessung zwischen Impulsen |
| US4165459A (en) * | 1978-01-16 | 1979-08-21 | Rca Corporation | Time interval measurement |
| US4216463A (en) * | 1978-08-10 | 1980-08-05 | Motorola, Inc. | Programmable digital tone detector |
-
1979
- 1979-12-27 JP JP16945679A patent/JPS5693079A/ja active Granted
-
1983
- 1983-01-17 US US06/458,469 patent/US4523289A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5693079A (en) | 1981-07-28 |
| US4523289A (en) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6331750B2 (ja) | ||
| US4399512A (en) | Waveform searching system | |
| JPS5934164A (ja) | 波形取込装置 | |
| JPS58106464A (ja) | グリツチ検出測定器 | |
| US4053839A (en) | Method and apparatus for the frequency multiplication of composite waves | |
| US4578666A (en) | Method of comparing data with asynchronous timebases | |
| JPH0673227B2 (ja) | 磁気デイスク特性測定装置 | |
| JPH0541947B2 (ja) | ||
| JP2732419B2 (ja) | エイリアシング検出方法とその装置 | |
| SU1474839A1 (ru) | Устройство дл контрол динамических параметров аналого-цифровых преобразователей | |
| JPS6229965Y2 (ja) | ||
| JPS60194369A (ja) | 信号記憶装置 | |
| SU920568A1 (ru) | Устройство дл измерени времени переходных процессов | |
| JPH08279839A (ja) | 誤り検出器 | |
| McLeod | Dynamic testing of analogue to digital converters | |
| JPH0365821A (ja) | Ｄ／ａコンバータのグリッジ測定装置 | |
| US3538505A (en) | Waveform measuring system and method | |
| JPS62291572A (ja) | 信号記憶測定装置 | |
| SU900197A1 (ru) | Устройство регистрации формы периодических коротких сигналов | |
| JPS6129671B2 (ja) | ||
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| SU997245A1 (ru) | Измерительна система | |
| SU892705A1 (ru) | Устройство дл автоматического измерени динамических характеристик быстродействующих аналого-цифровых преобразователей | |
| JPH0646199B2 (ja) | 力率計 | |
| SU1290521A1 (ru) | Устройство дл измерени динамических характеристик аналого-цифровых преобразователей |