JPH0541947B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、入力信号の波形を観測するデジタ
ルオシロスコープに関し、特に波形の観測を容易
にするための改善に関するものである。

＜従来技術＞ デジタルオシロスコープは入力アナログ信号を
デジタル信号に変換して一旦格納し、この格納さ
れたデジタルデータに基づいてCRT等の表示器
に波形を表示するものである。このデジタルオシ
ロスコープの一例を第１０図に示す。この例は実
時間サンプリング方式のサンプリングオシロスコ
コープの例である。第１０図において、入力信号
はサンプリングゲート１に入力される。サンプリ
ングゲート１はフリーランパルス発生器８からの
サンプリングパルスに同期して入力信号をサンプ
リング、デジタル信号に変換してホールド回路２
に格納する。また、入力信号はトリガ回路４に入
力される。トリガ回路４は入力信号があらかじめ
設定された所定の値になると時間軸用のこぎり波
発生器５に信号を出力する。時間軸用のこぎり波
発生器５はこのトリガ回路４の出力に同期して時
間軸用のこぎり波を発生し、サンプリングゲート
６に出力する。サンプリングゲート６はフリーラ
ンパルス発生器８のサンプリングパルスにより時
間軸用のこぎり波をサンプリング、デジタル信号
に変換してホールド回路７に格納する。ホールド
回路２，７に格納されたデータは表示器３のＹ
軸、Ｘ軸に入力され、波形が表示される。すなわ
ち、入力信号のレベルがあらかじめ設定された所
定の値になつた点を常に表示器３の表示部の左端
に来るようにして、波形の観測を容易にしてい
る。なお、アンブランキング回路９は不必要な表
示を禁止する働きをしている。

＜発明が解決すべき問題点＞ しかしながらこの様なデジタルオシロスコープ
は、入力信号が不規則な波形の場合は次のような
問題点がある。第１１図Ａに表示する波形の一例
を示す。点線はトリガレベルであり、入力信号が
このレベルを低い方から高い方に向かつて横切つ
たとき、すなわち時点〜でトリガ信号が発生
し、この点が常に表示部の左端に来るように表示
される。入力信号が周期信号であるときは各表示
波形は完全に重なるので正常に表示されるが、Ａ
の場合は時点〜、〜、以降の波形はす
べて異なつているので、これらの波形が重なつて
同図Ｂのようになり、波形の観測が不可能になる
という欠点があつた。

＜発明の目的＞ この発明の目的は、不規則波形でも波形の重な
りが生じることがないデジタルオシロスコープを
提供する事にある。

＜問題点を解決するための手段＞ 前記問題点を解決するために、本発明では入力
アナログ信号をAD変換部でデジタル信号に変換
し、このデジタル信号を第１のカウンタでその書
込みアドレスを指定してメモリに格納する。また
このメモリの読みだしアドレスを第２のカウンタ
で指定してすでに書込まれたデータを読みだし、
この読みだしたデータがあらかじめ設定された値
の範囲にあるかをコンパレータで検出し、また前
記アナログ信号が所定値になつたことを検出部で
検出して、この検出部および前記コンパレータの
出力が両方ともオンになるとトリガ信号発生部で
トリガ信号を発生して、このトリガ信号により前
記メモリに格納されたデータを表示するようにし
たものである。

＜実施例＞ 本発明は入力信号がトリガレベルを通過し、か
つその時点から所定の時間前の入力信号のレベル
があらかじめ設定された範囲にあるときのみトリ
ガ信号を発生して波形を表示するようにしたもの
である。以下図面に沿つて本発明について説明す
る。第１図に本発明に係るデジタルオシロスコー
プの一実施例を示す。この図において、１０は
AD変換部であり、入力信号が入力され、クロツ
ク信号CLK２に同期してこの入力信号をデジタ
ル信号に変換する、１１はメモリであり、そのデ
ータバスにAD変換部１０で変換されたデジタル
信号が入力される。またCLK３、CLK４が書込
みクロツク、読みだしクロツクとしてそれぞれ
WR、RD端子に入力される。１２は第１のカウ
ンタであるカウンタであり、クロツク信号CLK
４によりカウントアツプされ、そのカウント出力
はメモリ１１のアドレスバスに入力される。カウ
ンタ１２はAD変換部１０の出力デジタルデータ
をメモリ１１に書込むときのアドレスを指定す
る。１３は第２のカウンタであるカウンタであ
り、クロツク信号CLK３によりカウントアツプ
され、そのカウント出力はメモリ１１のアドレス
バスに入力される。カウンタ１３はメモリ１１か
らデータを読みだすときのアドレスを指定する。
１４はカウンタであり、クロツク信号CLK３に
よりカウントアツプされ、そのフルカウント出力
はアンドゲート１５に入力される、１６，１７は
デジタルコンパレータであり、その入力Ａにはメ
モリ１１から読みだされデータが入力される。ま
た、その入力Ｂにはそれぞれ下限設定値、上限設
定値が入力される。デジタルコンパレータ１６，
１７は入力された２つのデジタルデータを比較し
てその結果を出力する。デジタルコンパレータ１
６は入力ＡがＢより大きいときに出力がアクテイ
ブになり、１７は入力ＡがＢより小さいときにそ
の出力がアクテイブになる。これらデジタルコン
パレータ１６，１７の出力はアンドゲート１５に
入力される。１８はフリツプフロツプであり、そ
のデータ端子Ｄにはアンドゲート１５の出力が入
力され、またそのクロツク端子にはCLK４が入
力される。１９は検出部として働くアナログコン
パレータであり、入力信号およびトリガレベルが
入力され、これらの入力を比較する。２０はフリ
ツプフロツプであり、そのクロツク端子にはアナ
ログコンパレータ１９の出力が入力される。また
そのデータ端子Ｄにはフリツプフロツプ１８の出
力Ｑが入力される。フリツプフロツプ１８，２０
はトリガ信号発生部として働く。２１は時間軸信
号発生部であり、フリツプフロツプ２０の出力Ｑ
が入力される。２２はスイツチであり、CLK１
により駆動され、メモリ１１のデータバスをAD
変換部１０およびデジタルコンパレータ１６，１
７に切替える。２３はスイツチであり、CLK１
により駆動され、カウンタ１２および１３のカウ
ント出力をメモリ１１のアドレスバスに切り換え
出力する。２４はスイツチであり、メモリ１１の
アドレスバスおよびデータバスを図示しないプロ
セツサに接続する。また、時間軸信号発生部２１
の出力もこのプロセツサに入力される。プロセツ
サはメモリ１１に格納されたデータおよび時間軸
信号発生部２１からの信号により図示しない表示
部に入力信号の波形を表示する。

次にこの実施例の動作を第２図タイムチヤート
に基づいて説明する。第２図において、Ａは
CLK１である。CLK１はスイツチ２２を駆動し、
低レベルのときはメモリ１１のデータバスをAD
変換部１０に、高レベルのときはデジタルコンパ
レータ１６，１７に接続する。またCLK１はス
イツチ２３をも駆動し、低レベルのときはカウン
タ１２の出力を、高レベルのときはカウンタ１３
の出力をメモリ１１のアドレスバスに接続する。
ＢはCLK２であり、CLK１の立ち上がりに同期
して細いパルスを出力する。AD変換部１０はこ
のCLK２により変換を開始する。ＣはCLK３で
あり、CLK１が低レベルである期間の後半に低
レベルにある。CLK１が低レベルのときはメモ
リ１１のデータバスはAD変換部１０に接続され
るので、CLK３の立ち上がりのタイミングでAD
変換部１０で変換されたデータがメモリ１１で格
納される。ＤはCLK４であり、CLK１が高レベ
ルである期間の後半に低レベルになる。そのた
め、メモリ１１に格納されたデータは読みださ
れ、デジタルコンパレータ１６，１７に入力され
る。CLK１〜CLK４の周期は同じである。Ｅは
カウンタ１２のカウント出力であり、ｌ−１〜ｌ
＋１は出力カウント値を表わす。カウンタ１２は
CLK４で１カウントずつカウントアツプされ、
かつCLK１が低レベルのときはスイツチ２３に
よりカウンタ１２の出力がメモリ１１のアドレス
バスに接続されるので、AD変換部１０で変換さ
れたデータは順番にメモリ１１に格納される。Ｆ
はカウンタ１３のカウント出力であり、０，１は
その出力値を表わす。カウンタ１３はカウンタ１
２に比べて常にｌだけ小さくなるようにその初期
値を設定する。カウンタ１３の出力はスイツチ２
３によりCLK１が高レベルになつたときにメモ
リ１１のアドレスバスに接続されるので、デジタ
ルコンパレータ１６，１７には常にｌクロツクだ
け以前に書込まれたデータが出力される。Ｆはカ
ウンタ１４のフルカウント出力である。カウンタ
１３によりデジタルコンパレータ１６，１７には
ｌクロツクだけ過去のデータが出力されるが、ｌ
個のデータがメモリ１１に蓄積されるまで正常に
動作しないので、この間はカウンタ１４の出力を
低レベルとし、アンドゲート１５によりデジタル
コンパレータ１６，１７の出力を阻止する。カウ
ンタ１４はｌクロツク入力されたときにフルカウ
ントになるように初期値を設定する。Ｇはフリツ
プフロツプ１８の出力である。デジタルコンパレ
ータ１６，１７はそれぞれのＡ側の入力が下限設
定値より大きくかつ上限設定値より小さいときに
高レベルの出力を出す。フリツプフロツプ１８は
CLK４の立ち上がりでアンドゲート１５の出力
をサンプリングするので、ｌクロツク過去のデー
タが上限設定値と下限設定値の間にあるときのみ
その出力が高レベルになる。アナログコンパレー
タ１９は入力信号がトリガレベルより大きくなる
とその出力が低レベルから高レベルに変化する。
フリツプフロツプ２０はこのタイミングでフリツ
プフロツプ１８の出力をサンプリングし、このフ
リツプフロツプ２０の出力の立ち上がりにより時
間軸信号発生部２１は時間軸信号を発生する。こ
の効果を第３図に示す。この図において、２２は
入力信号、２３はトリガレベル、２４はデジタル
コンパレータ１６，１７で検出する下限設定値と
上限設定の間すなわちウインドウである。Ｔは
CLK４のｌクロツクの時間に相当する。この実
施例ではメモリ１１は交互に書込みモードと読み
だしモードにされ、AD変換部１０の出力データ
をカウンタ１２で指定されるアドレスに格納する
と共にカウンタ１３で所定の時間過去のデータを
読みだし、このデータがウインドウ内にあること
をデジタルコンパレータ１６，１７で検出し、こ
の検出がなされかつ入力信号がトリガレベルを通
過したときのみ時間軸を発生するようにする。従
つてt₂区間のみの波形が表示されるので、重なつ
て観測しにくくなることはなくなる。カウンタ１
３，１４の設定、デジタルコンパレータ１６，１
７に入力する上限設定値、下限設定値は、表示し
たい波形に応じて適宜設定する。

第４図に本発明に係るデジタルオシロスコープ
の他の実施例を示す。なお、第１図と同じ要素に
は同一符号を付し、説明を省略する。この実施例
はAD変換部の出力を複数のメモリに順に格納す
る事によつて過去のデータの判定点を複数にし
て、より複雑な判定を行えるようにしたものであ
る。第４図において、２５はレートリデユーサで
あり、その内部に７つのレジスタ２６〜３２が含
まれている。AD変換部１０の出力はレジスタ２
６〜２８および２９に並列に入力される。また、
レジスタ２６〜２８の出力はそれぞれレジスタ３
０〜３２に入力される。レジスタ２６〜２８はそ
れぞれCLKc〜CLKaによつて、レジスタ２９〜
３２はCLKdによつて駆動される。３３〜３６は
メモリであり、CLK３の立ち上がりでデータを
書込み、CLK４の立上がりで読みだす。これら
のメモリは第１図のメモリ１１と同じ働きをす
る。すなわち、レートリデユーサ２４の出力を格
納し、また格納されたデータをデジタルコンパレ
ータ３７に出力する。これらの切り換えはスイツ
チ３８〜４１で行なわれる。スイツチ３８〜４１
はスイツチ２２と同じ働きをする。４２〜４５は
カウンタであり、CLK３によつてカウントアツ
プされその出力はそれぞれスイツチ４６〜４９を
介してメモリ３３〜３６のアドレスバスに入力さ
れる。カウンタ４２〜４５はメモリ３３〜３６に
格納された過去のデータを読みだすためのアドレ
スを指定するものであり、第１図のカウンタ１３
と同じ働きをする。カウンタ１２とカウンタ４２
〜４５の出力の切り換えはそれぞれスイツチ４６
〜４９で行う。スイツチ４６〜４９は第１図のス
イツチ２３と同じ働きをする。スイツチ３８〜４
１および４６〜４９はCLK１で駆動される。デ
ジタルコンパレータ３７には４つのウインドコン
パレータが含まれ、これらのウインドコンパレー
タにはそれぞれスイツチ３８〜４１で選択された
メモリ３３〜３６から読みだされたデータが入力
され、このデータがあらかじめ設定された上限設
定値、下限設定値の間にあるときに高レベルを出
力する。５０はシフトレジスタであり、CLK３
に同期してデジタルコンパレータ３７の出力を並
列に入力する。また、CLK２に同期して左方向
にデータを回転させる。シフトレジスタ５０の出
力は並列に取出され、セレクタ５１〜５４に入力
される。セレクタ５１〜５４は入力された４ビツ
トの並列出力のどの出力を取出すかを選択する。
セレクタ５１〜５４の出力はアンドゲート５５〜
５８に入力され、さらにその出力はアンドゲート
５９に入力される。アンドゲート５５〜５８には
またイネーブル信号が入力され、この信号により
ゲートの開閉を行う。アンドゲート５９の出力は
フリツプフロツプ１８のデータ端子Ｄに入力され
る。６０は分周器であり、CLK２が入力され、
これをそのまま、1/2、1/4に分周した出力を出力
する。６１はセレクタであり、分周器６０の出力
を選択する。セレクタ６１の出力はフリツプフロ
ツプ１８のクロツク端子に入力される。CLK１，
３，４の周期はCLK２の周期の４倍にように選
定する。なお、この実施例では省略しているが、
所定の数のデータが格納されるまでデジタルコン
パレータ３７の出力を禁止する、第１図のカウン
タ１４と同じ働きをするものを使用することも出
来る。

次にこの実施例の動作を説明する。最初にレー
トリデユーサ２５の動作について説明する。第５
図にCLK２およびCLKa〜CLKdのタイミングを
示す。CLKa〜CLKdはCLK２の４倍の周期を有
し、かつそれらの位相は互いに1/4周期ずつずれ
ている。CLKa〜CLKcはそれぞれその立ち上が
りのタイミングでAD変換部１０の出力をレジス
タ２６〜２８に格納する。また、CLKdの立ち上
がりでAD変換部１０およびレジスタ２６〜２８
の出力がそれぞれレジスタ２９〜３２に格納され
る。このレジスタ２９〜３２に格納されたデータ
はそれぞれメモリ３３〜３６に格納される。すな
わち、レートリデユーサ２５はAD変換部１０の
出力を順にメモリ３３〜３６に分配して格納する
働きをする。このようにする事によつて、メモリ
３３〜３６としてサイクルタイムの長いものを使
用することが出来、かつ複数の点の過去のデータ
でトリガすることが出来る。

次に全体の動作の説明を行う。最初に現在から
ｋ個前（CLK２のｋクロツク前）のデータを参
照する場合を説明する。この場合は ｋ＝4K−Ｍ （０≦Ｍ＜４） ……(1) とし、カウンタ４２〜４５のカウント値をカウン
タ１２のカウント値よりＫまたは（Ｋ＋１）過去
のアドレスを指定するように設定する。すなわち
Ｍの値により、カウンタ４２〜４５のカウント値
をこの順にＭ個だけ現在よりＫ過去のアドレスを
出力するようにし、残りを（Ｋ＋１）過去のアド
レスを指定するようにする。但しＭ＝０のときは
すべてＫ過去のアドレスを指定するようにする。
この様子を第６図Ａに示す。この図はＭ＝２の場
合を示す。現在のアドレスをｌとすると、カウン
タ１２のカウント値ｌに対してカウンタ４２，４
３はｌ−Ｋ、カウンタ４４，４５はｌ−Ｋ−１を
カウントするようにする。メモリ３３〜３６には
カウンタ１２で指定されるアドレスに現在のデー
タが書込まれ、またカウンタ４２〜４５で指定さ
れるアドレスのデータが読みだされるので、デジ
タルコンパレータ３７には現在からｋ〜ｋ−３ク
ロツク過去のデータが出力される。この様子を第
６図Ｂに示す。ｌは現在のデータが書込まれるア
ドレスであり、読みだしはこのアドレスｌから前
記(1)式で示されるＫまたはＫ＋１過去のアドレス
に対して行う。Ｍ＝２なので、メモリ３３，３４
はｌ−Ｋ−１、メモリ３５，３６はｌ−Ｋに設定
する。このデータはデジタルコンパレータ３７で
あらかじめ設定された所定の範囲と比較され、そ
の結果がCLK３の立ち上がりに同期してシフト
レジスタ５０に４ビツト並列に入力される。これ
をＣに示す。シフトレジスタ５０には左からメモ
リ３３〜３６のアドレスｌ−Ｋ−１，ｌ−Ｋのデ
ータが格納される。また、矢印のようにCLK２
で左側に回転される。そのため、４ビツト並列で
処理されていた判定結果が直列に変換される。こ
の判定結果はセレクタ５１〜５４に入力される。
セレクタは５１のみ、またイネーブル信号により
アンドゲート５５のみが選択されるように設定さ
れているので、判定結果はセレクタ５１、アンド
ゲート５５，５９を通り、フリツプフロツプ１８
のデータ端子Ｄに印加される。また、セレクタ６
１は分周器６０の1/1出力すなわち分周しない出
力が選択され、フリツプフロツプ１８のクロツク
端子に印加される。以後の動作は第１図実施例と
同じなので、説明を省略する。この実施例ではセ
レクタ５１のみを選択し、過去の１データのみを
参照するようにしたが、セレクタ５１〜５４を適
宜選択することにより連続する１〜４点を参照す
るようにすることが出来る。

次に過去のレベルを参照する点が離散した複数
点の場合を第７図により説明する。図において、
カウンタ１２およびカウンタ４２〜４５のタイミ
ングチヤートに示した数字はそれぞれのカウンタ
のカウント値を示す。また、CLK１〜CLK４の
タイミングは第６図と同じなので省略する。この
例において、複数の点をCLK２k₁，k₂，k₃クロ
ツク過去の３点とすると、Ｂに示すようにカウン
タ４２〜４４で指定されるアドレスをカウンタ１
２で指定されるアドレスに比べてそれぞれ K₁＝int（k₁／４） K₂＝int（k₂／４） K₃＝int（k₃／４） ……(2) で計算されるK₁〜K₃だけ過去のアドレスを指定
するように設定する。なお、上式でint（ ）は整
数部分をとることを表わす。またカウンタ４５は
使用しない。そのため、デジタルコンパレータ３
７にはそれぞれカウンタ４２〜４４で指定した過
去のデータが入力される。これらのデータがあら
かじめ設定されている範囲にあることをデジタル
コンパレータ３７で判定し、判定結果をＣに示す
ようにシフトレジスタ５０を介してセレクタ５１
〜５４に入力する。この場合はシフトレジスタ５
０はデータのシフトは行なわず、単なるバツフア
として使用する。セレクタ５１〜５４のうち５１
〜５３が選択され、カウンタ４２〜４４で指定し
た過去のデータがすべて所定の範囲内にあること
をアンドゲート５９で判定し、その結果をフリツ
プフロツプ１８のデータ端子Ｄに印加する。な
お、この例ではデジタルコンパレータ３７に入力
されるデータCLK２の周期の４倍の周期で更新
されるので、セレクタ６１により分周器６０で
CLK２を1/4分周したクロツクをフリツプフロツ
プ１８のクロツク端子に印加するようにする。そ
のため、現在から参照する過去の点までの時間は
CLK２の周期の４倍だけ不確定性を生じる。

第８図により参照する過去のデータ点が２点の
場合を説明する。この場合は参照する過去の点を
k₁，k₂クロツクとし、前記(2)式で示したように遅
らせるアドレスの値をK₁，K₂とすると、第８図
Ａのようにカウンタ４２，４４にK₁だけ遅れた
アドレスを、カウンタ４３，４５にK₂だけ遅れ
たアドレスを出力するようにする。すなわち、
K₁とK₂を交互に設定するようにする。この関係
をＢに示す。このようにすると、例えばＣに示す
ようにシフトレジスタ５０にはその左側から
CLK２の周期を基準にして４（ｌ−K₁）、４（ｌ−
K₂）、４（ｌ−K₁）＋２、４（ｌ−K₂）＋２クロツ
クだけ遅れた、デジタルコンパレータ３７による
判定結果が格納される。シフトレジスタ５０は
CLK２により矢印で示すように２クロツク単位
で左側にシフトされる。セレクタ６１により
CLK２を1/2分周したクロツクをフリツプフロツ
プ１８のクロツク端子に印加することにより、２
点の過去のデータでトリガすることが出来る。な
お、この実施例ではカウンタ４２〜４５に設定す
る値によりCLK２の周期の２倍の時間の不確定
性が生じる。

なお、第４図の実施例ではレートレデユーサ２
５により４つのメモリに順番に格納するようにし
たが、レートレデユーサ２５により、より多くの
メモリに分配するようにすれば、参照する過去の
点の数を任意に変えることが出来る。

また、これらの実施例では入力信号はCLK２
に同期してデジタル信号に変換されるので、アナ
ログコンパレータ１９の出力はCLK２に非同期
に発生するので、これらの信号の間にジツタが発
生する。従つて、CLK２の立ち上がりとアナロ
グコンパレータ１９の出力の立ち上がりの時間差
を測定して補正することにより、より高精度の測
定を行うことが出来、またこの時間差により表示
波形が静止しなくなることがなくなる。この様な
時間差を測定する回路の一例を第９図に示す。こ
の図において、６２は正弦波発振器であり、その
出力はコンパレータ６３に入力され、矩形波に変
換される。このコンパレータ６３の出力はCLK
２になる。また正弦波発振器６２の出力はAD変
換部６４およびバツフア６５を介して移相器６６
に入力される。移相器６６の出力はバツフア６７
を介してAD変換器６８に入力される。移相器６
６は例えば遅延素子等で構成され、入力信号の位
相を90度移相させる。またAD変換器６４，６８
はアナログコンパレータ１９の出力によつて変換
を開始する。このようにすると、AD変換器６
４，６８の出力Ｘ、Ｙおよび測定する時間差ｔの
間には Ｘ＝√（²＋²）sin（ωt） Ｙ＝−√（²＋²）cos（ωt） （ω：正弦波の角周波数） となり、時間差ｔを正確に求めることが出来る。

また、アンドゲート５９をオアゲートに変える
と、どれかの参照する過去の点でトリガされると
表示するようにすることもできる。

さらに、波形を表示する表示部に波形表示と同
時にデジタルコンパレータ３７に設定されている
設定値の範囲および参照する過去の点の不確定性
の範囲を表示するようにすると、より扱いを容易
にすることが出来る。この場合、最初に過去の参
照点を参照しないようにして表示させ、この表示
された波形を見ながら過去の参照点のトリガ範囲
を設定するようにすると、設定が簡単に出来る。

＜発明の効果＞ 以上実施例に基づいて具体的に説明したよう
に、この発明では入力信号をデジタル信号に変換
してメモリに格納し、現在の入力信号のレベルが
所定の値になり、かつ所定の時間過去のデータが
あらかじめ設定された範囲になつたときのみ波形
を表示するようにした。そのため、複雑な不規則
波形の特定の部分のみ表示させることが出来、波
形の観測が容易になる。例えば、第３図のような
波形ではt₂の部分のみ表示されるので、第１１図
Ｂに示したように波形が重なることがなくなり、
波形観測が容易にかつ正確に出来るという効果が
ある。

また、過去の参照点およびその範囲を的確に設
定することによつて例外的な事象でも部分だけを
抜出して正確に捕えることが可能になり、低レー
トの高速等価時間サンプリングにも有効である。

【図面の簡単な説明】

第１図は本発明に係るデジタルオシロスコープ
の一実施例を示すブロツク図、第２図はタイミン
グを示すタイムチヤート、第３図は波形図の例、
第４図は本発明の他の実施例を示すブロツク図、
第５図〜第８図はそのタイムチヤート、第９図は
時間差測定回路の構成図、第１０図は従来のデジ
タルオシロスコープの一実施例、第１１図は波形
の例である。 １０，６４，６８……AD変換部、１１，３３
〜３６……メモリ、１２〜１４，４２〜４５……
カウンタ、１５，５５〜５９……アンドゲート、
１６，１７，３７……デジタルコンパレータ、１
８，２０……フリツプフロツプ、１９……アナロ
グコンパレータ、２１……時間軸信号発生部、２
２〜２４，３８…４１，４６〜４９……スイツ
チ、２５……レートリデユーサ、２６〜３２……
レジスタ、５０……シフトレジスタ、５１〜５
４，６１……セレクタ、６０……分周器、６２…
…正弦波発振器、６６……移相器。

Claims (1)

【特許請求の範囲】
1. １ アナログ信号をデジタル信号に変換するAD
   変換部と、このAD変換部の出力が格納されるメ
   モリと、このメモリの書込みアドレスを指定する
   第１のカウンタと、前記メモリの読みだしアドレ
   スとして書込みアドレスより一定時間前のアドレ
   スを指定する第２のカウンタと、前記メモリから
   読みだしたデータがあらかじめ設定された値の範
   囲にあるかを検出するコンパレータと、前記アナ
   ログ信号が所定値になつたことを検出する検出部
   と、この検出部および前記コンパレータの出力に
   よりトリガ信号を発生するトリガ信号発生部とを
   有し、このトリガ信号により前記メモリに格納さ
   れたデータを表示するようにすることを特徴とす
   るデジタルオシロスコープ。