JPS6081632A - デ−タ収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はアナログ信号をディジタルデータにＡ／Ｉ）変
換し、これをメモリに順次格納することによってデータ
収集を行うトランジェントレコーダなどのデータ収集装
置に係シ、特にデータを収集した時刻を正確に判定でき
るデータ収集装置に関するものである。

〔゛発明の技術的背景とその問題点〕

種々の過渡現象を解析、究明する物理実験などの分野で
は実験中は入力するアナログ信号をディジタルデータに
Ａ／Ｄ　変換し、これを順次メモリに記憶するトランジ
ェント・レコーダの様なデータ収集装置が使用される。

メモリに記憶されたディジタルデータは実験休止期間に
計算機へ転送され必要な処理が行なわれる。

従来のトランジェントレコーダは一定周期でデータをサ
ンプルし、順次メモリに格納していた。第１図に従来方
式によるトランジェント・レコーダのブロック線図を示
す。

第１図においてＡ／Ｄ　変換器１は、入力したアナログ
信号をディジタル信号に変換する。

ＳＳにサンプル開始信号が入力するとＩＮに加えられて
いるアナログ信号をサンプル後Ａ／Ｄ変換を行ない、変
換が終了するとδＵＴにディジタルデータを出力すると
ともにＥＯＣに変換終了のステータス信号を出力する０
アドレスカウンタ２はＡ／ｌ）変換したデータをメモリ
３に書き込むアドレスを指定する。フリップフロップ回
路４は、スタート信号ＳＴＲの入力によシその出力ＦＯ
を’　Ｈ”　（Ｈｉｇｈ）とし、ストップ信号ＳＴＰが
入力するとＦＯを°Ｉ　１．　Ｉ＋　とすることにＬυ
、データ収集の開始／停止を行う。

基準クロック発生回路５は、この回路から発生するクロ
ック信号ＣＬＫを分周回路６に工り分周し、Ａ／Ｄ　変
換器１のサンプルクロック信号ＳＣＫとして使用する。

分周比制御パス８は外部から分周回路６０分周比をかえ
、サンプルクロック周波数を制御するための制御バスで
ある。ＡＮＤゲート７は、フリップフロップ回路４の出
力ＦｏがＨ″のときのみ分周回路６の出力をＡ／Ｄ　変
換器１に送り、データの収集を行なう。

第１図の動作のタイミングを第２図に示す。

基準クロック発生回路５の出力ＣＬＫは分周回路６で分
周され、サンプルクロック（ｎ号ＳＣＫとしてＡ／Ｄ変
換器１のサンプル開始８８に入力する。これによシ、Ａ
／Ｄ変換器１はステータス信号ＳＴをｔｔ　Ｈｕにして
Ａ／Ｄ　変換を開始する。ステータス信号ＳＴの立上シ
により、アドレスカウンタ２はカウントアツプされ、次
のデータの格納位置を指定する。Ａ／Ｄ　変換が終了す
ると、ＳＴの値は再び”　Ｉ、　”　（ＬτＷ）となり
メモリはこの立下りにより変換したデータＤをＡで指定
されるアドレス己格納する。このような従来方式のトラ
ンジェントレコーダでは、データ収集装置自体はデータ
をサンプルした時刻に関するデータをもっていないため
、このデータを処理する場合はフリップフロップ回路４
にデータ収集開始信号ＳＴＲを入力した時刻を何らかの
手段で記憶しておき、各データのサンプル時刻はそのデ
ータの相対アドレスにサンプル周期を乗じたものと上記
データ収集開始時刻の和として、間接的に算出していた
。一方、過渡現象の観測では現象が変化する速度に対応
してデータ収集の途中でサンプル速度を速くしたい或い
は遅くしたいといった要求があるが、上述の工うに従来
のトランジェントレコーダでは、途中でサンプル周期を
変更するとサンプル時刻を正確に決定することは事実上
不可能であシ、サンプル周期を途中で変えることはでき
なかった。従って、例えば全測定時間のうらの一部で現
象を高速に観測したい場合でも全測定時間に渡って高速
でデータを収集する必要があり、そのためには膨大なメ
モリ領域を必要としていた。

〔発明の目的〕

本発明の目的は、従来のデータ収集装置の上記欠点を解
決することにあシ、データ収集を任意の時刻に任意のサ
ンプル周期で行い、かつデータを収集した時刻を正確か
つ容易に判定できるデータ収集装置を提供することにあ
る。

〔発明の概要〕

本発明は上記目的を達成するためにアナログ信号をサン
プリングしてディジタルデータに変換するＡ／ｌ）　変
換器と、前記ディジクルデータを記憶するメモリと、前
記サンプリングの周期を決定するサンプリング回路を具
備したデータ収集装置において、前記サンプリングの時
刻を示す時刻データを得るラッチ回路と、前記デイジタ
ルデ二りと前記時刻データを前記メモリの同一番地の記
憶要素に格納する書込み回路を設け、任意の時刻に任意
のサンプリング周期で収集したデータから過渡現象等を
正確かつ容易）二判定できる様にしたデータ収集装置で
ある０〔発明の実施例〕 以下、本発明を第３図に左す一実施例につり）て説明す
る。第３図において、時刻カウンタ９は基準クロック発
生装置５の出力をカウントする。ラッチ回路１０はＡ／
Ｄ　変換器１がサンプル開始信号ＳＳの入力によりアナ
ログ入力信号をサンプルし、Ａ／Ｄ変換を開始する時点
の時刻カウンタ９の値ＴＣを保存する。外部トリが入力
ライン１ノは外部からのサンプル開始信号にニジ、アナ
ログ入力信号のＡ／Ｄ　変換を行なうためのもので切換
スイッチ１４を切換えて行うものである。

次に第３図の動作について説明する。第３図の動作のタ
イミングを第４図に示す。第４図はフリップフロップ回
路４にデータ収集開始信号Ｓ　Ｔ　Ｒが入力し、その出
力１゛６はＨ″の状態にあシ、データ収集を行なってい
る状態を示す。

サンプルクロック信号Ｓ　ＣＫの入力にょシ、Ａ／ｐ　
変換器１はアナログ入力信号をサンプルし、そのサンプ
ルのＡ／　ｐ　変換を開始し、ラッチ回路１０はこの時
点の時刻カウンタ９の値ＴＣを保存する。このときステ
ータス信号ＳＴが’　Ｈ”　（Ｈ５ｇｈ）になることに
＝っでアドレスカウンタ２がカクントデータＡをカウン
トアツプする。Ａ／Ｄ　変換が終了するとｓＴＯ値は”
　Ｌ　”　（Ｌ　ｏ　ｗ）となシ、反換したディジタル
データＤ及び、ラッチ回路１ｏのサンプルした時刻の時
刻データＴＤを同時にメモリ３に有する１ワードのメモ
リに記憶する。この構成にＬＤ第４図に示すようにデー
タ収集の途中で分周回路６の分局比を変え、サンプルク
ロック周期が変更された場合も第５図に示すように各サ
ンプルデータのサンプル時刻を同時に記憶することがで
きる。

以上説明したように、この実施例によれば、アナログ信
号をサンプルした時刻を、基準クロック信号からのクロ
ック周期を時間単位として、サンプル周期の変動にも左
右されることなく、正確に判定することができる。

尚、入力部をアナ目グ入力からパルス入力やディジタル
入力などに変更することに工り、種々の入力データの収
集にも応用することができる。

〔発明の効果〕

以上詳述したように本発明によれば、メモリに記憶され
ている各データのサンプル時刻を各々正確に判定できる
ため、データ収集の間にサンプルクロックの周波数を任
意に変えることが可能であシ、結果として、過渡現象の
よシ詳細な観測が可能となシ或いは使用するメモリの量
を低減できる。

【図面の簡単な説明】

第１図は従来方式のデータ収集装置の構成を示すブロッ
ク線図、第２図は第１図の動作タイミングを示す図、第
３図は本発明の一実施例によるデータ収集装置の構成を
示すブロック線図、第４図は第３図の動作タイミングを
示す図、第５図はディジタルデータ、時刻データを格納
するメモリの配列を示す図である。 １・・・Ａ／ｌ）変換器、２・・・アドレスカウンタ、
３・・・メモリ、４・・・フリップフロップ回路、５・
・基私クロック発生回路、６・・・分局回路、７・・・
ＡＮＤゲート、８・・・分周比制御パス、９・・時刻カ
ウンタ、１０・・・ラッチ、１１・・・外部トリガ入力
ライン。 代理人　弁理士　則　近　憲　佑　（線か１名）第１図 ３ ブ 第２図 アドンスＮに　７ＦレスＮすｌ　に テ゛−りＤＮ２イ各と＾　テークＯｕ＋１　シイ各さの
第３図 第４図 アドレスＮに　ア１し７Ｎすｌに テ゛−アＤＮ　チー７Ｄｕ＋／ ｕｕｒｒ間’ｔ　１１４之１１ｓ士５ 不＆ｅ丙　Σ早番と的

Claims (1)

【特許請求の範囲】
1. アナログ信号をサンプリングしてディジタルデータに変
   換するＡ／Ｄ　変換器と、前記ディジタルデータを記憶
   するメモリと、前記サンプリングの周期を決定するサン
   プリング回路を具備したデータ収集装置において、前記
   サンプリングの時刻を示す時刻データを得るラッチ回路
   と、前記ディジタルデータと前記時刻データを前記メモ
   リの同一番地の記憶要素に格納する書込み回路を設けた
   ことを特徴とするデータ収集装置。