JPS63121757A - 信号記憶再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｎ個のクロック信号に基づくデジタル信号群
を、相互の時間関係を保って記憶し、かつ再生する事が
できる信号記憶再生装置に関する。

〔従来の技術〕

従来の信号記憶再生装置では、単一の時間軸に基ついて
複数のデジタル信号を記憶し再生するものが知られてい
る。しかしながらこのようなものでは、複数のデジタル
信号がそれぞれのクロック信号に基づいて変化する場合
や、それぞれ固有のクロック信号に基づいて記憶する場
合、それぞれの時間軸に基づいてデジタル信号を記憶し
再生する事は出来ない。

また２つの異なるクロック信号によりそれぞれの時間軸
に基づいてデジタル信号を記憶し再生するものが知られ
ている。しかしながらこのようなものでは、２つの異な
るクロック信号としなけれはならず、外部から供給され
るクロック信号が同一りｐツク信号である場合の検出が
不可能であ〕。

もりと多くの時間軸に基ついてのデジタル信号の記憶及
び再生は出来ない。

また３つの時間軸によりデジタル信号を記憶し再生する
ものが知られている。しかしながらこのようなものでは
、１つのクロック信号には、あらかじめわかっている内
部クロックを使用し、そのクロック信号よシおそい外部
クロック信号をのこりの２つの時間軸にし、おそい外部
クロック信号を早い内部クロックにより記憶し再生して
、３つの時間軸を得ている。しかしながらこのようなも
のでは、必ず１つのクロック信号は他の２つのクロック
信号よシも早くて、あらかじめわかっているクロック信
号を使用しなければならず、時間軸の再生も、早いクロ
ックにより取シ込まれた外部クロック信号の記憶されて
いる間しか再生できず、クロックのスピードにも制限が
必要であシ、必要な時間軸を必要な記憶データ数に対し
て使用する事が出来ない。

従来、例えば第２０図に示すような信号記憶再生装置が
提案されている。

この装置では、２チヤンネルのデータＤａ　、　Ｄｂお
よびこのデータＤａ　、　Ｄｂに対応する外部クロック
Ｋｍ　、　Ｋｂをそれぞれプローブ１ｍ、１ｂ、２ｍ。

２ｂを介して取込む。なお各プローブ１　ｍ　、　１　
ｂ。

２　ｍ　、　２．ｂは比較電圧発生回路３から与えられ
る比較電圧ｔ−闇値として入力信号をロジック・レベル
に変換する。

そしてプローブ１ｍ、ｌｂで取シ込んだ信号は、データ
取得回路４ａ、４ｂへ入力する。またプローブ２＊、２
ｂで取シ込んだ外部クロックは、それぞれクロック選択
回路５ｍ、５ｂへ入力する。

クロック選択回路５ｇ、５ｂは、それぞれプロ一プ２＊
　、２ｂで取シ込んだ外部クロックＨａ　、Ｋｂ又はク
ロック発生回路６で発生した内部クロックの一方を選択
して対応するデータ取得回路１ｍ。

４ｂ及びトリガ回路７ｍ　、７ｂヘサンプリング・クロ
ック８ａ　、　Ｓｂとして与える。

一方データ取得回路４＊、４ｂＦｉ、上記サンプリング
・りｐツクＳｍ　、　８ｂによってサンプリング動作を
行ない、得られたデジタル信号を取得データＧａ　、　
Ｇｂとして、トリガ回路７　ｍ　＋　７　ｂおよびメモ
リ回路８ａ、ｌｌｂへ与える。

各メモリ回路８ｍ、８ｂは、複数チャンネルのルーフ状
のアドレス領域を有し、各トリガ回路７ｍ＋７ｂからの
書込クロックＣａ　、　Ｃｂに同期して上記取得データ
Ｇａ　、　Ｇｂ　ｔ−エンドレスに省き込み動作する。

上記トリガ回路７ｍ、７ｂは、ワード・リコグナイザと
クオリファイヤ回路とイベント・カウンタとディレィ・
カウンタと書き込みクロック発生回路とを、それぞれ少
なくとも１つ具備し、後述するプログラムの制御により
取得データの蓄積を制御する為に、特定のトリガおよび
蓄積制御信号を定義する。したがってトリガ回路７ｈ、
７ｂは、定義されたトリガ事象を生じると、トリガ信号
Ｔａ　、　Ｔｂ　ｔ−発生し、トリガ後データ信号とし
てこの信号もメモリ回路８＆　、８ｂへ与えられ、省き
込みクロックＣｍ　、　Ｃｂにより書き込みがなされる
。

またメそり回路ａｍ、８ｂには、後述する時間相互関係
信号発生回路から供給される時間相互関係信号を与え、
上記省き込みクロックＣａ　、　Ｃｂにより曹き込みを
行なう。

なお外部トリガ入力Ｅａ　、　Ｅｂ　ｔ　）リガ人・出
力回路９１に介して各トリガ回路７ｍ、Ｗｂへ入力する
ことにエヤ、定義゛した事象が生じなくても、トリガ事
象を成立させることができる。また第１および第２のト
リガ信号Ｔａ　、　Ｔｂはトリガ入・出力回路９を介し
て外部へ出力することができる。

そして時間関係発生回路１０は、第１および第２のトリ
ガ回路７ａ　ｊ７ｂから与えられる省き込みクロックＣ
ａ　、　Ｃｂにより、一方のクロック信号の現在のクロ
ック・エツジおよび直前のクロック・エツジの間に他方
のクロック信号のクロック・エツジが存在するか否かに
応じてロジック・レベルを決定される第１および第２の
時間相互関係信号Ｏａ　、　Ｏｂ　ｆ発生して上記メそ
り回路ｇ＊、８ｂに記憶させる。

また時間関係発生回路１０は、メモリ回路８ｍ。

８ｂのいずれに対して最終蓄積が行なわれたかに応じて
ロジック・レベルを決定される最終指示信号Ｂ＠を発生
する。

そして、各トリガ回路７ｍ　、７ｂ、各メモリ回路８ｍ
、８ｂは内部パス１１ａに接続し、この内部パス１１＊
ｆ介して次に述べるマイクロ・コンピュータとの間でデ
ータの授受を行なう、したがって上記内部パス１１＆に
は、ＣＰＵ　Ｊ　Ｊ　ｂ　、　ＲＯＭ１１　ｃ　、　Ｒ
ＡＭ　１１　ｄ　、キーが−ド１１ｅ、入Ｏ出カポート
１１ｆ１表示制御回路１１ｇおよび上述の各回路の動作
タイミング等を制御する制御回路１１ｈ等が接続され、
マイクロ・コンピュータを構成している。したがって上
記ＲＯＭ　１１　ｅには予めプログラムが記憶され、こ
のプログラムを実行することによりキーが−ド１１＠か
ら入力されたデータの取込み条件に応じて定義しタトリ
ガ条件をトリガ回路７＊、７ｂに設定して各メモリ回路
８＊、８ｂに対してデータの省き込みを行なう。

そして各メモリ回路８ｇ、８ｂに省き込まれたデータは
、内部パス１１ａ′ｔ−介して読み出され、キー＆−ド
１１・から入力されたデータの再生条件に応じて、所定
のデータ処理を行なった後に、表示制御回路１１＊ｆ介
して表示器１１にへ与えて表示する。

なお１２は、上記各回路へ動作電圧全供給する電源回路
である。

そしてＲＯＭ　１１　ｃには各処理を行なう為のプログ
ラムを記憶しているので、この内容に応じてＣＰＵ　Ｊ
　Ｊ　ｂは各部の動作を制御する。　ＲＡＭ　Ｊ　１　
ｄは各種のデータの記憶、読み出しを行なう為に使用す
る。

まｆＣ−ＣＰＵ１１ｂは、表示制御回路１１ｇを介して
表示器１１１へ情報および取得データを表示することが
できる。

さらにキーデート１１のによりブログラム情報の変更、
付加等を行なうことができる。なお入出力ポート１１ｆ
により、たとえはＩＥＥＥ−４８８パスに接続して、各
種の端末あるいはホストの計算機との間でデータの送受
、プログラム情報の変更、付加等を行なうことができる
。

制御回路１１ｂは、信号記憶回路全体の制御を行なう。

第２１図は上記時間関係発生回路１０の一例を示すプ四
ツク図である。すなわち、曹き込みクロックＣａ　、　
Ｃｂ　ｔ−フリップ・フロッグ２１　ｍ、２１ｂのクロ
ック端子へ与えると共に、バッファー２２ａ。

２ｊｌｂ″を介してアンドゲート２３＊、２３ｂの一方
の入力端子へ入力する。そして上記フリップ・クロック
２１＊、２１ｂのＱ出力を上記アントｒ−）　２３　＊
　、　２３　ｂの他方の入力端子へ与えると共に、第１
・第２の時間相互関係信号Ｏａ　、　Ｏｂとして出力す
る。

そして上記アンドゲート２３ｈ、２３ｂの出力をフリッ
プ・フロップ２４のセット入力およびクロック端子へ与
える。フリップ・フロｙ　ｆ　ｘ　４　ａのＱ出力をフ
リップ・フロップ２１ａのデータ端子へ与え、まｆｃＱ
出力をディレィ・ライン２５を介してフリップ・フロッ
プ２１ｂのデータ端子へ与える。そして、このフリップ
・フロップ２４のＱ出力を最終指示信号Ｂ・として出力
する。

第２２図は第２１図の回路による曹き込みクロック信号
をパルスにしなかった時の応答で、誤りた時間相互関係
信号を表わしている。これに対し、第２３図は第２２図
のクロックに対し必要な正しい時間相互関係信号を表わ
している。

〔発明が解決しようとする問題点〕

しかしながら、このようなものでは、第１の曹き込みク
ロックＣ凰が優先されるので、その″Ｈ＃レベルの間に
第２の省き込みクロックｃｂが存在すると正常な動作が
出来ない。この為、曹き込みクロックＣａ　、　Ｃｂは
極カッ４ルス幅を狭くする必振があり、前記省き込みク
ロックの“Ｈ＃レベルの間に、他の省き込みクロックが
来ても影替しない様に、ディレィライン２５の遅延量を
、上記省き込みクロックのパルス幅と一定の関係をもっ
て設定しなければならず調整が複雑になってしまう。

また、第１の省き込みクロックが優先されるので正確に
最終指示信号を得る事が出来ず、なおかつ、同一クロッ
クの判定は出来なくなっている。

また、従来の技術を使用して、多クロックによる長時間
軸の記憶再生を行なう方法は、前記の様に、あらかじめ
わかっているクロックにより、他のクロックを取シ込み
、再生する方法が考えられるが、この方法は、必ずあら
かじめわかっているクロックを１ケ使用しなければいけ
ない。なおかつ、他のクロックはあらかじめわかってい
るクロックよシも遅いクロックを使用しなけれはいけな
い。またあらかじめわかっているクロックにニジ遅いク
ロックを取シ込む場合遅いクロックの記憶データ数エク
多くの記憶データ数を早いクロックにエフ持几ないかぎ
シ全データ数の時間関係を再生する事は不可能である。

本発明は上記の事情に鑑みてなされたもので、１つのｖ
′＃込みクロック信号のもう１つの省き込みクロック信
号に対する時間相互関係信号と最終指示信号を基本にし
、書き込みクロック信号がｎ個の場合ｎＸ（ｎ−１）個
を具備し、ｎ個のクロックの同一の判定及び時間相互関
係信号の誤シｔもチェックでき、単純な方法により時間
軸の再生全行なえる再生手段を提供する事を目的とする
ものである。

〔問題点を解決するための手段と作用〕本発明は、第１
クロック信号および第２クロック信号よりなる２つのク
ロックのクロック幅に影！ｌ１１１′（ｉ−受けない、
第１クロック侶号の第２クロック信号に対する時間相互
関係信号および最終指示信号よりなる時間関係信号を発
生する基本の第１の手段と、ｎ個のクロック信号の各ク
ロック毎に他のクロックに対する時間関係信号を発生す
る上記第１の手段１ｎＸ（ｎ−１）個具備する第２の手
段と、ｎ個のクロック信号のｎ個以内のクロック信号に
よＪｎ個のデジタル信号群の蓄積動作を制御するための
ｎ個以内のトリガ信号を発生する第３の手段と、ｎ個の
クロック信号によりｎ個のデジタル信号群を蓄積すると
共に自分自身以外の（ｎ−１）個のクロック信号に対す
る時間関係信号の中の時間相互関係信号を蓄積するｎ個
の第４の手段と、ｎ個のクロック信号による蓄積動作ｔ
−ｎ個以内の上記第３の手段のトリガ信号により制御す
るｎ個以内の第５の手段と、ｎ個のクロック信号による
蓄積動作終了時のｎＸ（ｎ−１）個の時間関係信号中の
最終指示信号を読み出す第６の手段と、ｎ個以内の上記
第３の手段のトリガ信号発生後を表わすトリガ後データ
信号を、自分自身に対応するトリガ後データ信号のみを
蓄積するｎ個のクロック信号によるｎ個の第７の手段と
、ｎ個のクロックにより蓄積されたデータの個数を発生
するｎ個の第８の手段と、ｎ個のクロック信号による蓄
積動作終了時に上記ｎ個の第７の手段に蓄積されている
データ個数を読み出す第９の手段と、この第９の手段に
より読み出されたデータ個数全もとに上記第６の手段で
読み出され７ｔｎＸ（ｎ−１）個の最終指示信号と上記
第４の手段で蓄積されている（ｎ−１）個の時間相互関
係信号によりｎ個のクロック信号の時間関係全容易に再
生する第１０の手段と、この第１０の手段によ）再生さ
れたｎ個のクロック信号の時間関係に従ってｎ個の蓄積
手段に蓄積されたデータ群を上記第９の手段で読み出し
たデータ個数をもとに再生する第１１の手段と、上記第
７の手段によりｎ個のクロック信号によ）蓄積されたト
リガ後データ信号により一個のデータ群のトリガ位置を
再生する第１２の手段とを具備し、上記各手段にニジｎ
個のクロック信号により取シ込まれたデータ群ｆｎ個の
クロック信号の時間関係を維持しながら再生することが
できることを特徴とするものであり、１つの曹き込みク
ロック信号のもう１つの省き込みクロック信号に対する
時間相互関係信号と最終クロック指示信号を基本にし、
省き込みクロック信号がｎ個の場合ｎＸ（ｎ−１）個を
具備し、ｎ個のクロック信号の同一の判定及び時間相互
関係信号の誤り’（ｉ−もチェックでき、単純な方法に
よ９時間軸の再生を行える再生手段を与えるものである
。ここで、トリガ後データ信号とは、データの蓄積を制
御するトリガ信号の発生後であるか、発生前であるかを
表わす信号である。（たとえば、トリガ信号後をＨ”レ
ベル、トリガ信号前を″Ｌ＃レベルとする。） この信号は、トリガ信号により表わす事が出来れは、ト
リガ信号をトリガ後データ信号としても利用してよい。

〔実施例〕

以下本発明の一実施例を図面を参照して詳細に説明する
。本発明で特徴とする時間関係信号発生回路４１のブロ
ック図を第１図に示す。

図中、３１ｍ、３２１Ｌは、それぞれ前段および後段の
第１のフリップ・フロップ、ＪＪｂは、前段の第２のフ
リップ・フロップである。なおこのフリップ・フロップ
としては、クロック・エツジ形またはマスター・スレー
ブ形のものを用いている。

そして第１の各フリップ・フロップ３１＊、３２ＩＬの
クロック端子には第１の省き込みクロックＣａが与えら
れる。また第２のフリップ・フロップ３１ｂのクロック
端子には第２の書き込みクロックｃｂが与えられる。

また各フリッゾｅフロッゾ３１ｇ、Ｊｉｂ、３２＊のリ
セット端子ＲＫはリセット信号Ｒが与えられる。

そして前段のフリップ・フロップ３１纂のＱ出力を、対
応する後段のフリップ・フロップ３２ａのデータ入力へ
与える。そしてフリップ・フロップ３１＊、３１ｂのＱ
、Ｑ出力を、それぞれ対応するイクスクルーシプオア回
路３３の一方の入力へ与えると共にイクスクルーシプオ
ア回路３４へ与えてこのイクスクルーシプオア回路３４
の出力金弟１の省き込みクロック信号Ｃａの第２０簀き
込みクロック信号Ｃｂに対する最終指示信号Ｂａｂとし
て出力する。また、フリップ・フロップ３１ａ。

３１ｂのＱ、Ｑ出力をそれぞれフリップ・フロップ３１
ｂ、３１＊のデータ人力りへ与える。

さらにフリップ・フロップ３２ａのＱ出力を対応スるイ
クスクルーシプオア回路３３の他方の入力へ与える。そ
してこのイクスクルーシプオア回路３３の出力を、第１
の省き込みクロック信号Ｃ＆の第２の書き込みクロック
信号ｃｂに対する時間相互関係信号Ｏａｂとして出力す
る。

このような構成に於ける、時間相互関係信号発生回路の
動作を第２図に示すタイミング図を参照して詳細に説明
する。

先ず、データ入力Ｄａ　、　Ｄｂの記録の開始前の時間
Ｔｌ前で、リセット信号Ｒにより時間相互関係信号発生
回路の各フリップ・フロップ３１１１゜３１ｂ、３２＊
をリセットする。

そして、第１の省き込みクロック信号Ｃａの立ち上がシ
エッジ間に、第２の省き込みクロック信号ｃｂの立ち上
がシエッジが存在すれば時間相互関係信号Ｏａｂ　ｆ″
′Ｈ＃とし、存在しなけれは時間相互関係信号Ｏａｂを
“Ｌ＃とする。

最終クロック指示信号Ｂａｂは第１・第２の書き込みク
ロック信号Ｃａ　、　Ｃｂのどちらが存在したかによっ
てロジック・レベルを決定し、第１の査き込みクロック
信号ＣａでＨ″、第２の省き込みクロック信号ｃｂで′
Ｌ”とする。

これに対して、第２１図に示す様な従来の時間関係信号
発生回路では、第２２図に示すタイミング図の様に、第
２図と同じ書き込みクロック信号Ｃａ　、　Ｃｂに対し
て、誤動作の為に、第２図とは異なる第１．第２の時間
相互関係信号Ｏａ　、　Ｏｂおよび最終指示信号Ｂ・が
発生している。

第３図は２つのクロック信号に対する本発明の時間相互
関係信号発生回路の基本ブロックの構成を示し、第４図
は省き込みクロック信号が異なる場合のタイミング図、
第５図は省き込みクロック信号が同一クロックの場合の
タイミング図を示す。

第３図〜第５図中、４１ｍ、４１ｂはそれぞれ第１図と
同一構成の時間関係信号発生回路であシ、この時間関係
信号発生回路４１ｍ、４１ｂは並列接続される。また、
Ｏｂａは第２の省き込みクロック信号ｃｂの第１の１き
込みクロック信号Ｃａに対する時間相互関係信号であシ
、Ｂｂａは第２の書き込みクロック信号Ｃｂの第１の書
き込みクロック信号に対する最終指示信号である。す彦
わち、２つの省き込みクロック信号Ｃａ　、　Ｃｂの場
合は２つの曹き込みクロック信号Ｃａ　、　Ｃｂ間にそ
れぞれ時間相互関係信号Ｏａｂ　＋　Ｏｂａと最終指示
信号Ｂａｂ　、　Ｂｂａの時間関係信号の発生手段の基
本回路を２個有した構成の時間関係信号発生手段となシ
、２つの省き込みクロック信号Ｃａ　、　Ｃｂの最終指
示信号ＢａｂｅＢｂａが互いに等しい時は２つの書き込
みクロック信号が同一のクロック信号であることを検出
できる。

第６図は第３図の時間関係信号発生回路４１１゜４Ｊｂ
’ｉ第２０図の時間関係発生回路１０に用いた信号記憶
再生装置である。第６図中、第２０図と同一部分は同一
符号を付してその説明を省略する。

次に、第６図を参照して、メモリ回路８ａ。

８ｂに記録した取得データＧａ　、　Ｇｂおよび上記各
時間相互関係信号Ｏａｂ　、　Ｏｂａと各トリガ信号Ｔ
ａ。

ＴｂからＣＰＵＩＪｂ’ｉ含むデータ処理手段により、
取得データＧａ　、　Ｇｂ　ｆ時間関係信号ちつつ再生
する動作について説明する。

すなわちメモリ回路８ｈ、８ｂのアドレス・カウンタか
らの取得データ数と、最終指示信号Ｂａｂ。

Ｂｂａと、上記メモリ回路Ｊａ、８ｂに記録された各時
間相互関係信号Ｏａｂ　、　Ｏｂａおよび各トリガ後デ
ータ信号としての各トリガ信号Ｔａ　、　Ｔｂを用いる
。そして、最終指示信号Ｂａｂ　、　Ｂｂａにより、第
１および第２の記憶部分のいずれが最後に記録動作を行
なったかを判断し、最後に記録データから再生を始める
。

そして時間相互関係信号Ｏａｂ　、　Ｏｂａにより一方
のクロックの間に他方のクロックが存在したか否かによ
り、データの再生位置を決定し、最終的にはすべてのデ
ータの時間関係とメモリ回路Ｊａ。

８ｂに蓄積された各トリガ後データ信号、トリガの位置
を再生する。

各トリガ後データ信号は各トリガ信号Ｔａ　＃　Ｔｂを
利用しておシ、各記憶部分のトリガ事象前を一方のロジ
ックレベル（例えばＬ”レベル）とし、トリガ事象後を
他方のロジックレベル（例えは″′Ｈルベル）とする。

したがって従来の様に、カウンタ等により動作を停止し
た後に逆算するものとは異な）、取得データＧａ　、　
Ｇｂとトリガ位置とを正確に把握でき、記録動作の途中
で停止してもデータ再生と共に、トリガの有無および位
置が得られる。

次に、４つのクロック信号の記憶動作によるデータの時
間的順番による再生例を説明する。

■　第７図のクロック信号数ｍ　＝　４としたときのｎ
Ｘ（ｎ−１）＝１２個の時間関係信号発生回路４１０２
〜４１１２をもった本発明の装置にａＳ図（ａ）の４個
のクロック信号Ｃａ　、　Ｃｂ　、　Ｃｅ　、　Ｃｄに
より蓄積動作が行なわれたとする。

■　第８図（ａ）の４個のクロック信号Ｃｍ　−Ｃｄ　
１ｍよる蓄積された時間相互関係信号は第８図伽）の様
になる。（ここでは各クロック信号のりｐツク間に他の
りｐツク信号が存在する時（′有）”）ｔ“Ｈ”レベル
、（”無し″）ｔ−”Ｌ”レベルで表わしている。） ■　蓄積動作が終了した最終位置の最終指示信号は第８
図（ｅ）の様になる。（ここでは各クロック信号の他の
クロック信号に対して“最終である”場合を″″Ｈ″Ｈ
″レベル終でない”場合を″′Ｌ″レヘルで表わしてい
る。） ■　蓄積動作が終了した時までに記憶されたデータの個
数は第８図（ｄ）の様になる。

■　第８図（ｅ）の最終指示信号に各クロック信号間で
“共に最終である”又は１共に最終でない”という状態
がないので各クロック信号は同一クロック信号となるも
のが無い事がわかる。

■　第８図（ｄ）のデータ個数から同一クロック信号と
なるものが無いので、クロック信号の時間的位置はデー
タ個数の総和の１１ある事がわかる。

■　第８図（ｃ）の最終指示信号から最終位置から前の
時刻金兄たときの最終からの順番データを作る。本発明
の再生方法の初めの処理であ夛、ここで作られた順番デ
ータは第９図（ＩＬ）の時刻順番１１の位置の順番デー
タとなる。

■　最終時刻の順番データを本発明による再生方法によ
ｐ前の時刻における各順番データを再生していくと第９
図（ａ）の様になる。

■　第９図（ａ）の順番データの１＃の個所に各クロッ
ク信号全対応させた図が第９図（ｂ）であシ、第８図（
ａ）のクロック信号の時間的位置関係をみごとに再現し
ている。

■　第１０図（ＩＬ）の様なデータとトリガ後データ信
号が第８図（＆）のクロック信号により取り込まれてい
るとする。

■　第９図（ａ）の再生された順番データの′１＃の個
所に各データを対応させて再生すると第１０図６）の様
に再生される。

■　■のトリガ後データ信号はトリガ後を１Ｈ＃レベル
、トリガ以前を″′Ｌ″レベルとしている。

次に、多クロック（この例では４つのクロック）の時間
関係の再生について説明する。

（υ　先ず、最終指示信号により、最終からの順番を見
つける。最終指示信号は、２つのクロック信号間におい
て、どちらが最終かを表わしている。

多クロック信号の場合、それぞれのクロック信号間に最
終指示信号は存在し、それぞれのクロック信号量相互に
検出される。（「共に最終である」又は「共に最終でな
い」場合の２つのクロック信号は、最初から終わりまで
同一時間の同一クロックとなる。） この例では４つのクロック信号についての最終からの順
番を見つける。

■　第１１図に示すように、２つのクロック信号間、２
組についてそれぞれの最終を見つける。

■　第１２図に示すように、上記■により決定したそれ
ぞれの最終のクロック信号間について、本当の最終金兄
つける。

■　第１３図に示すように、最終になった組の最終でな
いクロック信号（（３）番のクロック３）と、もう１つ
の組の最終だったクロック信号（（２）番のクロック２
）の間について、順番を見つける。

■　第１４図に示すように、２組の最終でなかりたクロ
ック信号（（３）番のクロック３と（４）番のクロック
２）の間について、７１番を見つける。

■　第１５図に示すように、上記■〜■により各クロッ
クの最終の順番が決定される。

（２〕　　順番が決まつ九ら（１）番となっているクロ
ック信号（クロック４）からみた、１つ前の時間までの
間におけるクロック信号の最終順番を決定する。（その
時間までの間には（１）番のクロック信号が存在する） ■　他の３つのクロック信号がすべて「有シ」の場合（
時間相互関係信号による）は第１６図（ａ）。

（ｂ）　、　（ｃ）に示すようになる。第１６−６）は
順番の回転全売す。

■　他の２つのクロック信号のみ「有シ」の場合（時間
相互関係信号による）は第１７図（ａ）、伽）。

（ｅ）に示すようになる。（早い番号から「有シ」が存
在するので、（４）番のクロック信号のみ「無し」とな
る）。

■　他の１つのクロック信号のみ「有シ」の場合（時間
相互関係信号による）は第１８　＠　（ａ）　、　（ｂ
）。

（ａ）に示すようになる。（早い番号から「有シ」が存
在するので、（４）番、（３）番のクロックが「無し」
となる）。

■　他の３つのクロック信号がすべて「無し」の場合（
時間相互関係信号による）は第１９図（ａ）。

（ｂ）　、　（ｃ）に示すようになる。

（３）　　（１）番となっているクロック信号の時間相
互関係信号の解析全終了したデータは、次にこのクロッ
ク信号が（１）となった時は、前に処理したために解析
終了とし、そのクロックの１つ前の時間（そのクロック
の時間において）の時間相互関係信号のデータ全使用し
て解析全行なう様にする。

（４）上記（２）項の処理にて、１つ前の時間（全体で
の時間において）を現時点として上記（２）項の処理を
全データ数（クロック１からクロック４までの総和）く
シ返す。

（５）全時間スケールで、（１）番であったクロック信
号により取シ込んだデータを、その時間位置においてい
けば、全時間関係が再生される。

なお、最終であるとは最終指示信号が自分のクロック信
号が他のクロック信号に対して最終である（たとえば、
Ｈレベルをいう）という拳を意味し、最終でないとは、
その反対をいう。有シとは時間相互関係信号において自
分のクロック信号の有効エツジ間に他のクロック信号の
有効エツジが存在する（たとえばＨレベルをいう〕事を
表し、無しとはその反対をいう。

次に、多クロック信号による時間関係の当発明の１つで
ある再生における特徴及び利点について述べる。

■　順番データはｎ個のクロック信号のその時刻から前
の時刻を見た時の各クロック信号の存在する順番全指し
示すものであり、１〜ｎＯＭＡ番を各クロック信号に割
ル付けるが、１〜ｎの順番が表わされれば良いので１−
　ｎの順番が表わされれば、１　％　ｎの数値で表わさ
なくても良い。

■　順番データの再生は単純作業であシ、各時刻の順番
データが１”のクロック信号が、その時刻位置に自分の
クロック信号の有る事を表わしておシ、順番データの′
１”とクロックの存在は１：１に対応しておシ、その時
刻に存在するクロック信号のデータをその時刻位置に単
純に再生すれば良い。

■　順番データの再生が順番の回転の法則になっていな
ければ、その時の時間相互関係信号にエラーが発生して
いるの全検出する事が出来るので、まちがった時間関係
の再生を防ぐ拳が出来る。

■　時間相互関係信号にエラーが存在した場合に、順番
データの再生方法になる様にデータを修正すれば、元の
正しい時間相互関係信号を再生する事ができる再生性を
有している。

〔発明の効果〕

以上述べたように本発明によれは、１つの省き込みクロ
ック信号のもう１つの省き込みクロック信号に対する時
間相互関係信号と最終指示信号全基本にし、省き込みク
ロック信号がｎ個の場合ｎＸ（ｎ−１）個を具備し、ｎ
個のクロック信号の同一の判定及び時間相互関係信号の
誤シヲもチェックでき、単純な方法にニジ時間軸の再生
を行える再生手段を与える信号記憶再生装を全提供する
ことができる。

【図面の簡単な説明】

第１図は本発明に係る時間関係発生回路の一例を示すブ
ロック図、第２図は第１図のタイミング図、第３１￥１
本発明に係る時間相互関係発生回路−の他の例を示すブ
ロック図、第４図及び第５図はそれぞれ第３図のタイミ
ング図、第６図は本発明の一実施例を示すブロック図、
第７図は本発明に係る時間相互関係信号発生回路の他の
例を示すブロック図、第８図〜第１０囚は第７図の動作
全説明するための説明図、第１１図〜第１９図は本発明
に係る多クロックの時間関係の再生の例を示す説明図、
第２０図は従来の信号記憶再生装置を示すブロック図、
第２１図は従来の時間相互関係信号発生回路を示すブロ
ック図、第２２囚及び第２３図は第２１図の動作を説明
するためのタイミング図である。 ４＊　、４ｂ・・・データ取得回路、６・・・クロック
発生回路、７　ｍ　＋　７　ｂ・・・トリガ回路、８＆
、８ｂ・・・メモリ回路、ｌｌｂ・・・ＣＰＵ、４１・
・・時間相互関係信号発生回路。 出願人代理人　弁理士　鈴　江　武　彦↑ 第８　図（ａ）５′Ｌ 第８　図（ｂ） 第１０図（ａ） 第１０　図（ｂ） 第１１図 （３）へ７ 第１２図

Claims (1)

【特許請求の範囲】
1. 第１クロック信号および第２クロック信号よりなる２つ
   のクロックのクロック幅に影響を受けない、第１クロッ
   ク信号の第２クロック信号に対する時間相互関係信号お
   よび最終指示信号よりなる時間関係信号を発生する基本
   の第１の手段と、ｎ個のクロック信号の各クロック毎に
   他のクロックに対する時間関係信号を発生する上記第１
   の手段をｎ×（ｎ−１）個具備する第２の手段と、ｎ個
   のクロック信号のｎ個以内のクロック信号によりｎ個の
   デジタル信号群の蓄積動作を制御するためのｎ個以内の
   トリガ信号を発生する第３の手段と、ｎ個のクロック信
   号によりｎ個のデジタル信号群を蓄積すると共に自分自
   身以外の（ｎ−１）個のクロック信号に対する時間関係
   信号の中の時間相互関係信号を蓄積するｎ個の第４の手
   段と、ｎ個のクロック信号による蓄積動作をｎ個以内の
   上記第３の手段のトリガ信号により制御するｎ個以内の
   第５の手段と、ｎ個のクロック信号による蓄積動作終了
   時のｎ×（ｎ−１）個の時間関係信号中の最終指示信号
   を読み出す第６の手段と、ｎ個以内の上記第３の手段の
   トリガ信号発生後を表わすトリガ後データ信号を、自分
   自身に対応するトリガ後データ信号のみを蓄積するｎ個
   のクロック信号によるｎ個の第７の手段と、ｎ個のクロ
   ックにより蓄積されたデータの個数を発生するｎ個の第
   ８の手段と、ｎ個のクロック信号による蓄積動作終了時
   に上記ｎ個の第７の手段に蓄積されているデータ個数を
   読み出す第９の手段と、この第９の手段により読み出さ
   れたデータ個数をもとに上記第６の手段で読み出された
   ｎ×（ｎ−１）個の最終指示信号と上記第４の手段で蓄
   積されている（ｎ−１）個の時間相互関係信号によりｎ
   個のクロック信号の時間関係を容易に再生する第１０の
   手段と、この第１０の手段により再生されたｎ個のクロ
   ック信号の時間関係に従ってｎ個の蓄積手段に蓄積され
   たデータ群を上記第９の手段で読み出したデータ個数を
   もとに再生する第１１の手段と、上記第７の手段により
   ｎ個のクロック信号により蓄積されたトリガ後データ信
   号によりｎ個のデータ群のトリガ位置を再生する第１２
   の手段とを具備し、上記各手段によりｎ個のクロック信
   号により取り込まれたデータ群をｎ個のクロック信号の
   時間関係を維持しながら再生することができることを特
   徴とする信号記憶再生装置。