JPH0373046A - メモリ素子の論理シミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、論理シミュレーションにおけるメモリ素子の
評価方法に関するものである。

（従来の技術） 従来の論理シミュレーションのアルゴリズムについては
、たとえば岩波書店株式会社発行の「■ＬＳＩの設計■
」の第４章に記載がある。

第３図は被シミユレーシヨン対象のメモリ素子のモデル
例であり、メモリモデルはｍ本のデータ入力と、ｍ本の
データ出力と、ｎ本のアドレス入力と、ライトイネーブ
ル入力と、チップセレクト入力との入出力を備えている
。メモリ内にはｍビットの情報を記憶するセルが２のｎ
乗個備えられており、アドレス入力により識別されるセ
ルに対して、データ入力に入力されるデータが書き込ま
れ、データ出力にデータが読み出される。メモリはチッ
プセレクト入力が７サートされている場合だけ書き込み
および読み出しが行われ、書き込みはライトイネーブル
入力が論理Ｏから論理１に立上がる時に書き込まれる。

これらの制御入力の稲類と動作条件についてはメモリの
モデルが異なると動作が異なるが、一般に、メモリモデ
ルの動作状態としては書込状態と読出状態との二状態が
存在する。ここで述べるメモリ素子の論理シミュレーシ
ョン方法では、制御入力が書込状態になった時ニデータ
入力から入力されているデータがアドレス入力から入力
されているアドレスが指定スるメモリ内のセルに記憶さ
れ、データ出力にはアドレス入力から入力されているア
ドレスが指定するセルに記憶されているデータが出力さ
れるとする。

なお、出力がトライステート状態になる場合、出力イネ
ーブルが備えられている場合、データ入力とデータ出力
が双方向である場合等についても容易に拡張される。

第１０図は従来の論理シミュレーションにおけるメモリ
素子の評価処理の流れ図を示すものである。

１００１はメモリ内のセルへの書き込みを行う書込処理
、１００２はメモリの出力の値を求める読出処理である
。１０１０は書込処理１００１の詳細な処理の流れであ
り、１０１１は制御入力の値に基づき書き込みが発生す
るか否かを判断するステップ、１０１２はアドレス入力
中に不定の信号線が存在するか否かを判断するステップ
、１０１３はアドレス入力中に不定の信号線が存在する
場合にメモリの全セルに不定を書き込むステップ、１０
１４はアドレス入力中に不定の信号線が存在しない場合
にアドレス入力から入力されているアドレスに該当する
セルにデータ入力から入力されているデータを書き込む
ステップである。　１０２０は読出処理１００２の詳細
な処理の流れであり、　１０２１はアドレス入力中に不
定の信号線が存在するか否かを判断するステップ、１０
２２はアドレス入力中に不定の信号線が存在する場合に
データ出力に不定値を出力するステップ、　１０２３は
アドレス入力中に不定の信号線が存在しない場合にアド
レス入力から入力されているアドレスに該当するセルに
記憶されているデータをデータ出力に出力するステップ
である。論理シミュレーション実行中、メモリ素子の評
価を行う場合に、書込処理１００１および読出処理１０
０２が実行されそのメモリ素子の評価が行われる。書込
処理１００１においては、ステップ１０１１により制御
入力の開鎖および現在値に基づいて書き込みが行われる
か否かが判断され、書き込みが行われる場合にはステッ
プ１０１２によりアドレス入力中に不定の信号線が存在
するが否かを判断し、不定の信号線が存在する場合には
書き込みを行うセルが一意に決定できないためステップ
１０１３によりメモリ中の全てのセルに不定を記憶させ
、不定の信号線が存在しない場合には、メモＩＪ　内の
２のｎ乗個のセルの中のアドレス入力に入力されている
アドレスに該当するメモリ中のセルにデータを書き込む
。なお、ステップ１０１３においてメモリ内の２のｎ乗
個の全てのセルの不定を書き込むと計算時間が増加する
ため書込処理を行わない場合もあるが、この場合シミュ
レーションの精度は低下する。読出処理１００２につい
ても同様に、ステップｌＱ２．１によりアドレス入力中
に不定の信号線が存在するか否かを判断し、存在する場
合には一意にデータを読み出すセルが決定されないため
ステップ１０２２により不定を読出データとし、存在し
ない場合にはステップ１０２３によりアドレス入力に入
力されているアドレスに該当するメモリ中のセルに記憶
されているデータを読出データとし、読出処理が行われ
る。

（発明が解決しようとする課題） しかしながら以上のような従来の論理シミュレーション
方法では、書き込みを行うか否かを判断する場合、制御
入力の開鎖および現在値に基づいて条件判断を行うが、
制御入力信号線が複数個存在し、不定値を考慮して書込
発生を判断する場合。

条件判断が複雑になり判断処理に計算時間が消費される
と共に、制御入力が不定であるため書き込みが行われる
か否かが不確定の場合書き込みを行っても行わなくても
実際の処理と矛盾する可能性がありシミュレーション精
度が低下する。また。

アドレス入力の信号線が不定である時に書き込みが発生
して全てのセルに不定値等の同一値を書き込む場合、全
てのセルに対して書込処理を行うと書き込みの計算時間
が増加する。また、アドレス中に不定の信号線が存在す
る場合には書き込みを行うセルが一意に決定できないが
、全てのセルに不定値を書き込むとその不定値が実際に
は影響を与えないセルまで不定を書き込む可能性があり
精度が低下し、書き込みを行わないと以後の読み出しに
おいて誤った値を読み出す可能性があり精度が低下し、
不定値を論理Ｏと論理１に展開して考えられる全てのア
ドレスのセルに対して書き込みが行われる可能性がある
として処理を行うとアドレスが不定である信号線数が多
い場合に処理対象のセルが多く計算時間が増大する。さ
らにまた、メモリ素子の全セルに対してセルに記憶され
ているデータを格納する領域を確保すると表形式でその
領域に対してアクセスが可能であるため高速に読み書き
が行われるが、シミュレーション中一部のセルに対して
しか読み書きが発生しない場合無駄な記憶領域が確保さ
れていることになり、逆に使用されたセルに対してだけ
領域を確保すると記憶領域は無駄なく使用されるが、使
用したセル数が増加してくるとそのセルの検索の計算時
間が増加する。

本発明はかかる点に鑑み、複数の制御入力信号線数が存
在しかつ不定値が制御信号線中に含まれても高速に書き
込みが発生するか否かを判断し、また、メモリ中の全セ
ルに対して同一値を書き込む場合でも高速に書込処理お
よび読出処理を行い。

また、アドレス入力中に不定の信号線が存在する場合に
も高速にかつ精度を低下することなく書込処理および読
出処理を行い、さらにまた、メモリ中の一部のセルにだ
け読み書きが行われる場合でも、多数のセルに対して読
み書きが行われる場合でも無駄な記憶領域を使用するこ
となく高速に処理を行うメモリ素子の論理シミュレーシ
ョン方法を提供することを目的とする。

（課題を解決するための手段） 本発明のメモリ素子の論理シミュレーション方法は、（
１）メモリに入力されている制御信号線の状態を入力と
しメモリへの書込状態を出力する表を備え、この表に制
御信号線の状態を入力し書込処理状態を求める第１のス
テップと、この第１のステップにおいてメモリへの書き
込みが発生すると出力された場合に書込処理を行う第２
のステップと、前記第１のステップにおいて書き込みが
発生するか否かが不確定であると出力された場合に読出
処理を行い読み出したデータと書込予定データとを基に
作成したデータを書き込む第３のステツブとを有するも
のであり、また、（２）シミュレーション対象のメモリ
中の全てのセルに同一値が記憶されているか否かの情報
を格納する記憶手段ｔｉ−備工、メモリ中の全てのセル
に対して前記の同一値を書き込む要求が発生した場合に
前記の記憶手段にメモリ中の全てのセルに前記の同一値
が記憶されているという情報を格納する第４のステップ
と、メモリからの読み出しを行う前に前記の記憶手段に
格納されている情報に基づき、メモリ中の企てのセルに
ＷｉＪ記の同一値が記憶されているか否かの判断を行う
第５のステップと、この第５のステップにおいてメモリ
中の全てのセルに前記の同一値が記憶されていると判断
した場合に前記の同一値を読出値とする第６のステップ
とを有するものであり、また、（３）アドレス入力中の
不定である信号線数に基づきアドレス入力中の不定であ
る信号線に対して全通りの可能性に対する処理を行うか
否かを判断する第７のステップと、この第７のステップ
において全通りの可能性に対する処理を行うと判断した
場合に、アドレス入力中の不定である信号線の値を論理
Ｏおよび論理１と仮定して考えられる全通りのアドレス
に対し書込処理と読出処理とを行う第８のステップとを
有するものであり、さらにまた、（４）シミュレーショ
ン処理において使用されているメモリ中のセルの数に基
づき、メモリの全てのセルに対する記憶領域を用いるか
部分的なセルに対する記憶領域を用いるかを判断する第
９のステップと、この第９のステップにおいて全てのセ
ルに対する記憶領域を用いると判断した場合に全てのセ
ルに対する記憶領域を用いてメモリに対する書込処理と
読出処理とを行う第１０のステップと、前記第９のステ
ップにおいて部分的なセルに対する記憶領域を用いると
判断した場合に部分的なセルに対する記憶領域を用いて
書込処理と読出処理とを行う第１１のステップとを有す
るものである。

（作　用） 本発明は前記した課題を解決するための手段筒（１）項
の方法により、第（のステップで書込状態を表参照によ
り高速に求め、書き込みが発生する場合ニは第２のステ
ップにより書込処理を行い。

書キ込、が発生するか否かが不確定な場合でも第３のス
テップにより書込予定のセルに記憶されていルデータを
読み出し、その読み出したデータと書込予定データとを
ビット毎に比較し異なるビットを不定に修正し、修正し
たデータを書き込むため異なるビットに対してだけ不定
値が書き込まれ精度の高い書込処理が実現される。

また、前記した課題を解決するための手段第２項の方法
により、メモリ中の全てのセルに同一値を書き込む要求
が発生した場合に、全てのセルに対してその同一値を書
き込むのではなく第４のステップにより記憶手段に全セ
ルにその同一値が記憶されているという情報を格納し、
読み出しを行う場合にはその第１の記憶手段に格納され
てｂ）る情報を読み出し第５のステップにより現在メモ
リの全てのセルにその同一値が記憶されているかを判断
し、全てのセルにその同一値が記憶されてｂ）ると判断
された場合には、実際にはメモリ中のセルから読み出し
を行わず第６のステップによりその同一値を読出データ
とするため、全セルに対する書込処理を行うことなく高
速に全セルにその同一値を書き込んだのと同様の処理を
行うことが可能なメモリ素子の論理シミュレーション方
法が実現される。

また、前記した課題を解決するための手段第３項の方法
により、アドレス入力中の不定である信号線数に基づい
て第７のステップによりその不定値について全通りの処
理を行うか否かを判断し、不定である信号線数が少なく
全通りの処理を行うと判断された場合には、不定値を論
理Ｏおよび論理１に展開し求めた全てのアドレスに対し
て書き込みおよび読み出しを行い、高精度な処理を行い
、不定である信号線数が多く全通りの処理を行うと計算
特間が増大すると判断した場合にはメモリ全体を不定状
態とし高速な処理を行うため、アドレス入力中の不定の
信号線数に応じて、高速で高精度なメモリ素子の論理シ
ミュレーション方法が実現される。

また、前記した課題を解決するための手段第４項の方法
により、シミュレーション処理にヨリ使用されているメ
モリ中のセル数に基づいて第９のステップによりメモリ
中の全てのセルに対する記憶領域を用いるか一部のセル
に対する記憶領域を用いるかを判断し、使用しているセ
ルが多い場合には全てのセルに対する記憶領域を確保し
第１０のステップにより、使用しているセルが少ない場
合には一部のセルに対する記憶領域を確保し第１Ｉのス
テップにより書込処理および読出処理を行うが、全セル
に対する記憶領域を使用する場合には各セルのアドレス
を入力とする表参照形式で記憶領域に対する高速なアク
セスが可能であり、逆に一部のセルに対する記憶領域を
使用する場合にはアクセスを行うアドレスを検索しなけ
ればならないが使用しているセル数が少ない場合には検
索時間は短く使用する記憶領域も少ないため、メモリ中
の一部のセルにだけ読み書きが行われている場合でも、
多数のセルに対して読み書きが行われる場合でも無駄な
記憶領域を使用することなく高速に処理を行うメモリ素
子の論理シミュレーション方法が実現される。

（実施例） 第１図は本発明の請求項第１項および第２項および第３
項および第４項に係るメモリ素子の論理シミュレーショ
ン方法の書込処理の一実施例の流れ図を示すものである
。

第２図は本発明の請求項第２項および第３項および第４
項に係るメモリ素子の論理シミュレーション方法の読出
処理の一実施例の流れ図を示すものである。

第３図は第１図および第２図で示したメモリ素子の論理
シミュレーションにおける被シミユレーシヨン対象のメ
モリ素子のモデル例であり、メモリモデルはｍ本のデー
タ入力と、ｍ本のデータ出力と、０本のアドレス入力と
、ライトイネーブル入力と、チップセレクト入力との入
出力を備えており、メモリ内にはｍビットの情報を記憶
するセルが２のｎ乗個備えられており、アドレス入力に
より識別されるセルに対して、データ入力に入力される
データが書き込まれ、データ出力にデータが読み出され
る。メモリはチップセレクト入力がアサートされている
場合だけ書き込みおよび読カ出しが行われ、書き込みは
ライトイネーブル入力が論理０から論理１に立上がる時
に書き込まれるとする。これらの制御入力の種類と動作
条件についてはメモリのモデルが異むると動作が異なり
、ここではこのモデルを扱うが他のモデルについても同
様に第１図および第２図で示した実施例で処理される。

第４図は第１図および第２図で示した実施例の処理にお
けるデータ構造図を示す、４０１はメモリ中の全てのセ
ルは不定であることを示す全セル不定フラグ、４０２は
アドレス入力中に不定の信号線が存在しても不定の信号
線の値を論理Ｏおよび論理１と仮定して考えられる全て
のアドレスに対する書き込みおよび読み出しを行うアド
レス入力中の不定の信号線の最大数を格納する最大不定
アドレス数、４０３はアドレス入力が不定の信号線を含
む場合にそのアドレスを展開して考えられる全てのアド
レスを格納するためのアドレス集合である。

４１、０はメモリ中の全てのセルに対する記ｔ７２０Ｒ
Ｈ全確保す、全セル記憶情報、逆に、４２０は部分的ナ
セルに対してだけ記憶領域を確保する部分セ２．記憶情
報であり、４１１はメモリ中の全てのセルに対する記憶
領域、つまり２のｎ乗個のセルの配列テ構成される全セ
ル記憶テーブル、４２１は部分セル記憶情報４２０を用
いてシミュレーションを行う最大の使用セル数である部
分セル記憶最大セル数、４２２はシミュレーションにお
いて使用しているセルの数である使用セル数、４２４は
アドレスとそのアドレスのセルに記憶されているデータ
とを格納する複数個の記憶領域から構成される部分セル
記憶テーブル、４２３は部分セル記憶テーブル４２４中
に存在しないアドレスのセルに記憶されているデフォル
トのデータであるデフォルト記憶データである。部分セ
ル記憶テーブル４２４中のアドレスとデータを記憶する
領域は部分セル記憶最大セル数（４２１）個存在し１部
分セル記憶テーブル４２４が使用されている場合にはそ
の内使用セル数（４２２）個だけ使用されている。なお
、全セル記憶テーブル４１１は、部分セル記憶情報４２
０が満杯、つまり使用セル数４２２が部分セル記憶最大
セル数４２１より多い場合に使用され、記憶領域の使用
効率を向上させるため、使用される場合にだけ領域が確
保される。

次に、第１図および第２図で示した実施例の詳細につい
て述べる。

第１図で示した書込処理において、１０１はアドレス入
力中の不定の信号線の数が最大不定アドレス数４０２以
下であるかを判断するステップ、１０２はメモリ中の全
てのセルを不定とするために全セル不定フラグ４０１を
真とするステップ、１０３は制御入力の状態を入力とし
、書き込みが発生するか５発生しないか、テ）：き込み
が発生するか否かが不確定であるか、を出力とするメモ
リ書込早見表を引くステップ、１０４はステップ１０３
の結果より書き込みを行うかを判断するステップ、１０
５はステップ１０３の結果が書き込みが発生するか否か
が不確定であるか、またはアドレス中に不定の信号線が
存在するかを判断するステップ、１０６は全セル不定フ
ラグ４０１が立っているかを判断し立っている場合には
全てのセルに不定を書き込むステップ、１０７は確定書
込を行うステップ、１０８は全セル不定フラグ４０１が
真であるかを判断するステップ、１０９はアドレス入力
中に不定の信号線が存在するかを判断するステップ、１
１Ｏは現在アドレス入力に入力されているアドレスをア
ドレス集合４０３に代入するステップ、１１１はアドレ
ス入力中の不定の信号線の値を論理Ｏおよび論理１と仮
定して考えられる全てのアドレスをアドレス集合４０３
に代入するステップ、１１２はアドレス集合４０３から
アドレスをｌ個取り出すステップ、１１３はステップ１
１２で取り出したアドレスを用いて不確定書込を行うス
テップ、１１４はアドレス集合４０３中のアドレスに対
し不確定書込を終了しアドレス集合４０３が空であるか
を判断するステップである。

第２図で示した読出処理において、２０１はアドレス入
力中の不定の信号線の数が最大不定アドレス数４０２以
下であるかを判定するステップ、２０２は不定値を読出
データとするステップ、２０３はアドレス入力中に不定
の信号線が存在するかを判断するステップ、２０４は確
定読出を行うステップ、２０５はアドレス入力中の不定
の信号線の値を論理０および論理１と仮定して考えられ
る全てのアドレスをアドレス集合４０３に代入するステ
ップ、２０６はアドレス集合４０３中のアドレスのセル
のデータを読み出し、それらの全てのデータの同一ビッ
ト同士を比較し、異なるビットを不定に修正したデータ
を読出データとするステップである。異なるビットを不
定に修正したデータを読出データとするステップである
。

第５図は第１図で示した実施例の処理におけるメモリ書
込早見表の一実施例を示す。このメモリ書込早見表は第
３図で示したメモリモデルに対する実施例であり、チッ
プセレクト入力およびライトイネーブル入力の旧位と現
在俯より書込状態が出力される。たとえば、５０１はチ
ップセレクトおよびライトイネーブルがアサートされた
状態であるため書き込みなしが出力され、５０２はチッ
プセレクトがアサートされておりライトイネーブルが立
上がった状態であり書き込みが出力され、５０３はチッ
プセレクトがアサートされておりライトイネーブルが不
定から論理上に変化したため、不定が論理Ｏであると仮
定すると書き込みが発生し、論理上であると仮定すると
書き込みなしとなるため不確定書込が出力される。この
メモリ書込早見表により書き込みが発生するか、発生し
ないか、書き込みが発生するか否かが不確定であるか、
を判断するため、メモリの制御入力の値に依存せず一定
時間で高速に判断が行われ、書き込みが発生する場合に
はステップ１０７により確定書込、書込が発生するか否
かが不確定である場合にはステップ１１３により不確定
書込を行うため、制御入力中に不定が存在する場合でも
高精度のシミュレーションが実現される。

第６図は第１図のステップ１０６で使用されている全セ
ル不定フラグ確認手続きの詳細な処理の流れ図を示す。

６０１は全セル不定フラグ４０１が真であるかを判断す
るステップ、６０２は使用セル数４２２が部分セル記憶
最大セル数４２１以下であるかを判断するステップ、６
０３は現在全てのセルに不定か記憶された状態であるた
めデフオル１〜記憶データ４２３トｆｆ１ｌセル記憶テ
ーブル４２４によりメモリ中のセルの記憶情報を格納可
能であるため、部分セル記憶情報４２０による記憶に切
り替えるため全セル記憶テーブル４１１用の領域を解放
するステップ、６０４は使用セル数４２２を０に設定し
部分セル記憶テーブル４２４を未使用状態にするステッ
プ、６０５はデフォルト記憶データ４２３に不定を設定
するステップ、６０６は全セル不定フラグ４０１を偽に
設定し部分セル記憶情報４２０が使用されている状態と
するステップである。

第７図は第１図のステップ１０７等で使用されている確
定書込手続きの詳細な処理の流れ図を示す。

７０１は使用セル数４２２が部分セル記憶最大セル数４
２１以下であるか判断するステップ、７０２は部分セル
記憶テーブル４２４中に書き込みを行うセルが存在する
か判断するステップ、７０３は書込データがデフォルト
記憶データ４２３と等しいかを判断するステップ、７０
４は使用セル数４２２を上だけ増加するステップ、７０
５は使用セル数４２２が部分セル記憶最大セル数４２１
以下であるかを判断するステップ、７０６はステップ７
０５で使用セル数４２２が部分セル記憶最大セル数４２
１より多い場合に部分セル記憶情報４２０による記憶か
ら全セル記憶情報４１０による記憶に切り替えるため全
セル記憶テーブル４１１用の記憶領域を確保し、部分セ
ル記憶テーブル４２４中に存在するアドレスのセルにつ
いてはそのデータを、存在しないアドレスについてはデ
フォルト記憶データ４２３を全セル記憶テーブル４Ｈに
移すステップ、７０７は書込アドレスとデータを部分セ
ル記憶テーブル４２４に押入し部分セル記憶情報４２０
により書き込みを行うステップ、７０８は全セル記憶テ
ーブル４１１中の書込アドレスに対応する領域にデータ
を格納し全セル記憶情報４１０により書き込みを行うス
テップ、７０９は部分セル記憶テーブル４２４中に書込
アドレスが存在するためそのデータを書込データで置き
換えるステップである。

第８図は第１図のステップ１１３で使用されている不確
定書込手続きの詳細な処理の流れ図を示す。

８０１は不確定書込を行うアドレスに現在書き込まれて
いるデータを読み出すステップ、８０２はステップ８０
１で読み出したデータと書込データとをビット毎に比較
し値が異なるビットを不定に修正するステップ、８０３
はステップ８０２で修正したデータを書込アドレスに書
き込むステップである。

第９図は第２図のステップ２０４等で使用されている確
定読出手続きの詳細な処理の流れ図を示す。

９０１は全セル不定フラグ４０１が真であるかを判断す
るステップ、９０２は全セルが不定であるため不定を読
出データとするステップ、９０３は使用セル数４２２が
部分セル記憶最大セル数４２１以下であるかを判断する
ステップ、９０４は全セル記憶テーブル４１１中の該当
するアドレスのデータを取り出し全セル記憶情報４１０
により読み出しを行うステップ、９０５は部分セル記憶
テーブル４２４中に読出アドレスが存在するかを判断す
るステップ、９０６は部分セルテーブル４２４中に存在
する読出アドレスに記憶されているデータを読出データ
とし部分セル記憶情報４２０により読み出しを行うステ
ップ、９０７はデフォルト記憶データ４２３を読出デー
タとするステップである。

以上系した実施例において、全セルに不定を書き込む要
求が発生した場合、メモリ中の全てのセルに不定を書き
込むのではなく、ステップ１０２により全セル不定フラ
グ４０１を真に設定し、読出処理を行う前にステップ９
０１により全セル不定フラグ４０１が真であるかを判断
し、真である場合にはステップ９０２によりメモリのセ
ルからの読み出しを行わず不定を読出値とするため、全
セルに不定値等の同一値を書き込み、読み出しを行う場
合でも高速に処理される。

また、ステップｌｏｔ、　２０１によりアドレス入力中
の不定の信号線数が最大不定アドレス数４０２以下であ
るかによりアドレス入力中の不定である信号線に対して
全通りの可能性に対する処理を行うかを判断し、全通り
の処理を行うと判断した場合にはステップ１１１．１１
２、ｕ３．１１４により書込処理、ステップ２０５．２
０６により読出処理を行い高精度なシミュレーションを
行い、アドレス入力中の不定の数が多い場合には全通り
に対する処理を行うと処理時間が増大するためステップ
１０２により全セルへの不定の書き込み、ステップ２０
２による不定の読み出しを行うため、アドレス入力中の
不定数に応じて高精度で高速なシミュレーションが実現
される。

さらにまた、ステップ７０１．７０５．９０３によりシ
ミュレーション中で使用されているセル数に応じて全セ
ル記憶情報４１０を用いるか、部分セル記憶情報４２０
を用いるかを判断し、使用セル数が多い場合にはステッ
プ７０８，９０４により全セル記憶情報４１０を用いて
書き込み、読み出しを行い、少ない場合にはステップ７
０７．９０６により部分セル記憶情報４２０を用いて書
き込み、読み出しを行うため、使用セル数に応じた記憶
領域により高速なシミュレーションが実現できる。

（発明の効果） 本発明に係るメモリ素子の論理シミュレーション方法に
よれば、複数の制御入力信号線数が存在しかつ不定値が
制御信号線中に含まれても高速に書き込みが発生するか
否かを判断し、また、メモリ中の全セルに対して同一値
を書き込む場合でも、高速に書込処理および読出処理を
行い、また、アドレス入力中に不定の信号線が存在する
場合にも高速にかつ精度を低下することなく書込処理お
よび読出処理を行い、さらにまた、メモリ中の一部のセ
ルにのみ読み書きが行われる場合でも、多数のセルに対
して読み書きが行われる場合でも無駄な記憶領域を使用
することなく高速に処理を行うメモリ素子の論理シミュ
レーション方法を実現し得るものであり、その実用上の
効果は極めて大である。

【図面の簡単な説明】 第１図は本発明の請求項第１項および第２項および第３
項および第４項に係るメモリ素子の論理シミュレーショ
ン方法の書込処理の一実施例の処理の流れ図、第２図は
本発明の請求項第２項および第３項および第４項に係る
メモリ素子の論理シミュレーション方法の読出処理の一
実施例の処理の流れ図、第３図は被シミユレーシヨン対
象のメモリ素子のモデル例を示す図、第４図は第１図お
ょび第２図で示した実施例の処理におけるデータ構造図
、第５図は第を図で示した実施例の処理で使用するメモ
ｆＪ書込早見表の一実施例を示す図、第６図、第７図、
第８図および第９図は第１図および第２図で示した実施
例中の手続きの詳細な処理の流れ図、第１０図は従来の
メモリ素子の論理シミュレーション方式における処理の
流れ図である。 第２図

Claims (4)

【特許請求の範囲】
1. （１）メモリに入力されている制御信号線の状態を入力
   としメモリへの書込状態を出力する表を備え、前記表に
   制御信号線の状態を入力し書込処理状態を求める第１の
   ステップと、前記第１のステップにおいてメモリへの書
   き込みが発生すると出力された場合に書込処理を行う第
   ２のステップと、前記第１のステップにおいて書き込み
   が発生するか否かが不確定であると出力された場合に読
   出処理を行い読み出したデータと書込予定データとを基
   に作成したデータを書き込む第３のステップとを有する
   ことを特徴とするメモリ素子の論理シミュレーション方
   法。
2. （２）シミュレーション対象のメモリ中の全てのセルに
   同一値が記憶されているか否かの情報を格納する記憶手
   段を備え、メモリ中の全てのセルに対して、前記同一値
   を書き込む要求が発生した場合に、前記記憶手段のメモ
   リ中の全てのセルに、前記同一値が記憶されているとい
   う情報を格納する第４のステップと、メモリからの読み
   出しを行う前に、前記記憶手段に格納されている情報に
   基づき、メモリ中の全てのセルに、前記同一値が記憶さ
   れているか否かの判断を行う第５のステップと、前記第
   ５のステップにおいてメモリ中の全てのセルに、前記同
   一値が記憶されていると判断した場合に、前記同一値を
   読出値とする第６のステップとを有する請求項（１）記
   載のメモリ素子の論理シミュレーション方法。
3. （３）アドレス入力中の不定である信号線数に基づきア
   ドレス入力中の不定である信号線に対して全通りの可能
   性に対する処理を行うか否かを判断する第７のステップ
   と、前記第７のステップにおいて全通りの可能性に対す
   る処理を行うと判断した場合に、アドレス入力中の不定
   である信号線の値を論理０および論理１と仮定して考え
   られる全通りのアドレスに対して書込処理と読出処理と
   を行う第８のステップとを有する請求項（１）記載のメ
   モリ素子の論理シミュレーション方法。
4. （４）シミュレーション処理において使用されているメ
   モリ中のセルの数に基づき、メモリの全てのセルに対す
   る記憶領域を用いるか部分的なセルに対する記憶領域を
   用いるかを判断する第９のステップと、前記第９のステ
   ップにおいて全てのセルに対する記憶領域を用いると判
   断した場合に全てのセルに対する記憶領域を用いてメモ
   リに対する書込処理と読出処理とを行う第１０のステッ
   プと、前記第９のステップにおいて部分的なセルに対す
   る記憶領域を用いると判断した場合に部分的なセルに対
   する記憶領域を用いて書込処理と読出処理とを行う第１
   １のステップとを有する請求項（１）記載のメモリ素子
   の論理シミュレーション方法。