CN116486882A - 基于字线的芯片性能测试方法、装置、设备及介质 - Google Patents
基于字线的芯片性能测试方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116486882A CN116486882A CN202310477357.8A CN202310477357A CN116486882A CN 116486882 A CN116486882 A CN 116486882A CN 202310477357 A CN202310477357 A CN 202310477357A CN 116486882 A CN116486882 A CN 116486882A
- Authority
- CN
- China
- Prior art keywords
- chip
- word lines
- word line
- test
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000011056 performance test Methods 0.000 claims abstract description 44
- 238000009826 distribution Methods 0.000 claims abstract description 39
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 8
- 230000032683 aging Effects 0.000 claims description 6
- 230000002431 foraging effect Effects 0.000 claims description 2
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请实施例提供了基于字线的芯片性能测试方法、装置、设备及介质，通过对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线；统计多个弱字线在样本芯片的闪存块中的分布规律；根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片；对目标芯片进行性能测试，得到性能测试结果；通过根据弱字线的分布规律确定测试芯片的目标字线，只对目标字线所对应的情况进行性能测试，避免对测试芯片的所有字线均进行性能测试，减少了测试芯片的用量，节约了测试成本，提高了测试效率。
Description
技术领域
本申请实施例涉及但不限于存储器领域，尤其涉及基于字线的芯片性能测试方法、装置、设备及介质。
背景技术
为了提高存储单元的集成度和存储密度，常常采用高密度的存储单元阵列结构，这种结构往往需要在数据页之间采用共享的方式，即多个数据页共用同一条字线。在这种情况下，存储单元之间存在干扰和交叉耦合，这容易导致存储单元读/写操作或数据存储的不稳定性，导致出现位错误；另外，当存储芯片中的一些存储单元的电荷被耗尽，这时字线会产生较低的电位，导致存储单元读/写操作或数据存储的不稳定性；读/写操作或数据存储不稳定的存储单元所对应的字线则被称为弱字线。
随着NAND Flash生产工艺的迭代，3D NAND Flash的堆叠层数越来越高，导致单个闪存块数据页数量增大，随之而来的是闪存块内的字线数量剧增。对于芯片测试，需要确定弱字线。一般地，需要对所有字线进行性能测试，大量的字线则需要大量的测试，因此该方式对于目前的3D NAND Flash存在效率低下的问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本申请的目的在于至少一定程度上解决相关技术中存在的技术问题之一，本申请实施例提供了基于字线的芯片性能测试方法、装置、设备及介质，通过根据弱字线的分布规律确定测试芯片的目标字线，只对目标字线所对应的情况进行性能测试，提高了测试效率。
本申请的第一方面的实施例，一种基于字线的芯片性能测试方法，包括：
对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线；
统计多个所述弱字线在所述样本芯片的闪存块中的分布规律；
根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对所述测试芯片的所述目标字线进行标记得到目标芯片；
对所述目标芯片进行性能测试，得到性能测试结果。
本申请的第一方面的某些实施例，所述对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线，包括：
对样本芯片进行可靠性测试，得到对应所述样本芯片的闪存块的字线的可靠性测试结果；
根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线。
本申请的第一方面的某些实施例，所述根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线，包括：
遍历所述样本芯片的闪存块中的多个字线，执行以下步骤：
比较所述字线的可靠性测试结果中的各项参数与相对应的预设的参数阈值；
当所述字线的可靠性测试结果中存在至少一项大于所述参数阈值的参数，将所述字线确定为弱字线。
本申请的第一方面的某些实施例，所述根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线，包括：
根据所述可靠性测试结果得到所述样本芯片的闪存块中的多个字线的性能强弱程度；
按照所述性能强弱程度对所述样本芯片的闪存块中的多个字线依次排序；
根据排序名次从多个字线确定为弱字线。
本申请的第一方面的某些实施例，所述统计多个所述弱字线在所述样本芯片的闪存块中的分布规律，包括：
获取所述弱字线的字线编号或字线位置；
根据所述字线编号或字线位置进行统计，得到多个所述弱字线在所述样本芯片的闪存块中的分布规律。
本申请的第一方面的某些实施例，所述根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，包括：
从测试芯片的闪存块中选择对应所述分布规律的连续的多个字线得到字线集；
随机选择所述字线集中的多个字线得到目标字线。
本申请的第一方面的某些实施例，所述对所述目标芯片进行性能测试，得到性能测试结果，包括：
将原始的测试数据写入至所述目标芯片，所述测试数据存储在所述目标芯片的初始位置至标记的一个所述目标字线所对应的位置；
使所述目标芯片置于老化测试装置进行老化测试持续预设的老化时间；
从所述目标芯片读取当前的测试数据；
比较读取的当前的测试数据和写入的原始的测试数据，得到比较结果；
根据比较结果得到性能测试结果。
本申请的第二方面的实施例，一种芯片性能测试装置，包括：
第一测试单元，用于对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线；
分布规律统计单元，用于统计多个所述弱字线在所述样本芯片的闪存块中的分布规律；
字线采样单元，用于根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对所述测试芯片的所述目标字线进行标记得到目标芯片；
第二测试单元，用于对所述目标芯片进行性能测试，得到性能测试结果。
本申请的第三方面的实施例，一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的基于字线的芯片性能测试方法。
本申请的第四方面的实施例，一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上所述的基于字线的芯片性能测试方法。
上述方案至少具有以下的有益效果：通过对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线；统计多个弱字线在样本芯片的闪存块中的分布规律；根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片；对目标芯片进行性能测试，得到性能测试结果；通过根据弱字线的分布规律确定测试芯片的目标字线，只对目标字线所对应的情况进行性能测试，避免对测试芯片的所有字线均进行性能测试，减少了测试芯片的用量，节约了测试成本，提高了测试效率。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请的实施例所提供的基于字线的芯片性能测试方法的步骤图；
图2是步骤S100的子步骤图；
图3是步骤S120的一个方面的子步骤图；
图4是步骤S120的另一个方面的子步骤图；
图5是步骤S200的子步骤图；
图6是步骤S400的子步骤图；
图7是本申请的实施例所提供的芯片性能测试装置的结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书、权利要求书或上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
下面结合附图，对本申请实施例作进一步阐述。
本申请的实施例，提供了一种基于字线的芯片性能测试方法，应用于存储器芯片中。
存储器芯片设有多个闪存块，闪存块具有多个数据页。闪存块即block，闪存块是物理上连续的一段存储区域。数据页即page，数据页是一个或连续的多个扇区。闪存块是闪存中最小擦除单位，数据页则是闪存中最小的读写单位。页是由多个cell存储单元构成的，闪存块中字线和位线交叉设置，通过字线和位线作为连接存储单元的数据线。
每个存储单元根据闪存类型SLC(sigle-level cell)、MLC(multi-level cell)、TLC(trinary-level cell)、QLC(quad-level cell)的不同，分别存储1、2、3、4个bit的数据。
通常，一个字线对应一个或多个数据页。例如，对于SLC闪存存储器，一个字线只对应一个存储单元(即1bit)，因此一个数据页一般也只包含一个字线。对于MLC闪存存储器，一个字线只对应两个存储单元(即2bit)，因此两个数据页包含一个字线。对于TLC闪存存储器，一个字线只对应三个存储单元(即3bit)，因此三个数据页包含一个字线。对于QLC闪存存储器，一个字线只对应四个存储单元(即4bit)，因此四个数据页包含一个字线。
字线(wordline，WL)用于控制存储单元，在一个存储器单元中，字线被用来控制行选择，即选择存储器的哪一行进行读写。当读/写操作针对特定的行时，字线的电位被改变，从而使得选定的行被激活。字线会使存储器单元传递数据到位线，完成存储器的读取或写入操作。可以通过使用多位线来增加带宽，提高存储器芯片的访问速度；例如，一个单词通常由一组连续的比特位组成，每一位连接一个信号线和一个位线；字线将单词中的所有比特位作为一个整体激活，避免了单独访问每个比特位的时间浪费，从而提高了存储器芯片的访问速度。
位线(bitline，BL)是存储器中连接于存储单元的数据线，用于存储单元的读写操作。在一个存储器单元中，位线被用来传输数据，即通过位线传输读/写操作所需的数据，同时也用来传输电荷，即检测存储单元中是否有电荷存在。在存储器读取操作中，位于特定行和列交叉点的存储单元被选择进行读取操作，则与这个行和列交叉的位线就会被激活，传输对应单元存储的信息位以及一些辅助信息。位线是链路和数据通路的重要识别线，同时也是存储器访问速度的决定性因素之一。
控制电路通过选择指定的字线和位线来选择存储单元，通过测量电流或电压的方式取回存储的数据。在位线上加载一个特定电压值就激活了一个选择器，使得其中的存储单元做一个写操作(即在单元介质大量的属性改变)或读操作(允许电流通过，检查存储单元的阻抗值代表高或低)。
具体地，存储器芯片可以是嵌入式多媒体存储卡(Embedded Multi Media Card，eMMC)或者通用闪存存储器(Universal Flash Storage，UFS)。
其中，嵌入式多媒体存储卡由一个嵌入式存储解决方案组成，包括控制接口(Control Interface)、存储芯片(Flash Memory Chip)、Boot区(Boot Partition)及嵌入式多媒体主控制器(eMMC Controller)。嵌入式多媒体主控制器控制着整个嵌入式多媒体存储卡的读写操作，包括命令解码、数据传输和错误检测等功能。存储芯片负责实际的数据存储和读取，可以使用单层或多层闪存。控制接口连接主板和eMMC芯片，用于数据传输和电源管理等操作。Boot区用于存储设备引导程序，确保设备正常启动。嵌入式多媒体存储卡具有低功耗、小尺寸、高可靠性、易于集成等特点，可以提供快速、稳定的数据传输和存储功能。嵌入式多媒体存储卡可支持高速数据读写操作，例如视频、音频和图像等多媒体数据的播放和录制。
通用闪存存储器主要包括存储芯片、控制器芯片和高速串行接口。存储芯片用于存储数据和代码；控制器芯片用于处理来自主机设备的指令，并操作闪存存储器；高速串行接口用于连接主机设备和控制器芯片，以实现快速数据传输。它发展了统一的快闪存储卡格式，在提供高数据传输速度和稳定性的同时，也可以减少消费者对于市面上各种存储卡格式的混淆和不同存储卡转接器的使用。UFS相较eMMC最大的不同是并行信号改为了更加先进的串行信号，从而可以迅速提高频率；同时半双工改为全双工；UFS基于小型电脑系统接口结构模型(SCSI architectural model)以及支持SCSI标记指令序列(SCSI TaggedCommand Queuing)。
可以理解的是，本实施例给出了存储器芯片为嵌入式多媒体存储卡或通用闪存存储器的例子，但这并不能对本申请实施例中存储器芯片的类型进行限制。在其他实施例中，存储器芯片也可以是其他类型。
对于字线，为了提高存储单元的集成度和存储密度，常常采用高密度的存储单元阵列结构，这种结构往往需要在数据页之间采用共享的方式，即多个数据页共用同一条字线。在这种情况下，存储单元之间存在干扰和交叉耦合，这容易导致存储单元读/写操作或数据存储的不稳定性，导致出现位错误；另外，当存储芯片中的一些存储单元的电荷被耗尽，这时字线会产生较低的电位，导致存储单元读/写操作或数据存储的不稳定性；读/写操作或数据存储不稳定的存储单元所对应的字线则被称为弱字线(weak wordline)。
为了解决上述问题，本申请的实施例，提供了基于字线的芯片性能测试方法。
参照图1，基于字线的芯片性能测试方法，包括但不限于以下步骤：
步骤S100，对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线；
步骤S200，统计多个弱字线在样本芯片的闪存块中的分布规律；
步骤S300，根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片；
步骤S400，对目标芯片进行性能测试，得到性能测试结果。
参照图2，对于步骤S100，对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线，包括但不限于以下步骤：
步骤S110，对样本芯片进行可靠性测试，得到对应样本芯片的闪存块的字线的可靠性测试结果；
步骤S120，根据可靠性测试结果确定样本芯片的闪存块中的多个弱字线。
对于步骤S110，从大量的芯片中随机选择部分芯片作为样本芯片，例如其中的100片芯片作为样本芯片。对该100片的样本芯片进行可靠性测试，得到对应样本芯片的闪存块的字线的可靠性测试结果。
具体地，对处于BOL(beginning of life)状态的芯片的闪存块写入数据，使不同的闪存块处于不同的open case中。一般地，将物理块内的page未写满的block，称为openblock，反之称为close blcok；因此open case是用于描述：当open block已从初始位置写至某一wordline位置时，该open block最后写入的wordline的位置。
对于芯片，可以多个数据页共用一条字线，例如，数据页page0和数据页page1共用字线WL0，数据页page2和数据页page3共用字线WL1，数据页page4和数据页page5共用字线WL2，如此类推。
现有市面上的3D NAND Flash，其写操作都是以wordline为单位，即如果处于TLC模式下，当前写的page的wordline包含2个page，则一笔写必须同时写入这2个page；如果当前写的page的wordline包含3个page，则一笔写必须同时写入这3个page。同理，如果处于SLC模式，则每个wordline仅包含一个page，对应每笔写操作写一个page。
从芯片的闪存块的初始位置开始写入数据，当数据写至数据页page1，对应字线WL0，则该闪存块处于第一种open case；当数据写至数据页page3，对应字线WL1，则该闪存块处于第二种open case；当数据写至数据页page5，对应字线WL2，则该闪存块处于第三种open case，如此类推。
可以理解的是，对处于BOL状态的芯片的闪存块写入数据，使不同的闪存块处于不同的open case中，即从芯片的闪存块的初始位置开始写入数据，并将数据写至对应不同字线的数据页。
一般地，为了测试的完整性，如果一个闪存块具有1024条字线，即具有1023种opencase，则需要使样本芯片的1023个闪存块对应地处于1023种open case中。另外，若单个芯片不具备此等数量的物理块则还需新增测试芯片以覆盖不足的的物理块。
然后，将写入数据的芯片放入芯片老化设备中进行一定老化时间加速烘烤模拟数据保持过程。具体地，老化时间可以设置为10天。
可以理解的是，本实施例虽然给出了将写入数据的芯片放入芯片老化设备进行10天的老化的例子，但这并不能对本申请实施例中老化时间进行限制。当然，在其他实施例中，可以对老化时间选择其他数值，例如15天等。
参照图3，对于步骤S120，一方面，按照以下方式根据可靠性测试结果确定样本芯片的闪存块中的多个弱字线，包括但不限于以下步骤：
遍历样本芯片的闪存块中的多个字线，执行以下步骤：
步骤S121，比较字线的可靠性测试结果中的各项参数与相对应的预设的参数阈值；
步骤S122，当字线的可靠性测试结果中存在至少一项大于参数阈值的参数，将字线确定为弱字线。
在该实施例中，在将芯片放入芯片老化设备经过一定老化时间加速烘烤模拟数据保持过程之后，检测可靠性测试结果。其中，可靠性测试结果包括误码率(Bit ErrorRatio，BER)。误码率是芯片误码数量的指标，可以用来评估芯片的可靠性，例如数据保持性能等。
将存储在样本芯片的闪存块中的数据读取出来，将所读取的当前数据与存入到样本芯片的闪存块中的原始数据进行比较，可以计算得到误码率。
比较对应字线的误码率与预设的参数阈值，当字线的误码率小于预设的参数阈值，将该字线确定为弱字线。
例如，字线WL0的误码率为1％，预设的参数阈值为0.5％，字线WL0的误码率大于预设的参数阈值，将字线WL0确定为弱字线。
可以理解的是，本实施例虽然给出了参数阈值为0.5％的例子，但这并不能对本申请实施例中参数阈值的数值进行限制。当然，在其他实施例中，可以是其他数值，例如0.1％等。
参照图4，另一个方面，也可以按照以下方式根据可靠性测试结果确定样本芯片的闪存块中的多个弱字线，包括但不限于以下步骤：
步骤S123，根据可靠性测试结果得到样本芯片的闪存块中的多个字线的性能强弱程度；
步骤S124，按照性能强弱程度对样本芯片的闪存块中的多个字线依次排序；
步骤S125，根据排序名次从多个字线确定为弱字线。
对于步骤S123，根据对应字线的误码率确定对应字线的性能强弱程度，例如，字线WL0的误码率为0.5％，经计算得到性能强弱程度为99.5；字线WL1的误码率为1％，经计算得到性能强弱程度为99；字线WL2的误码率为0.7％，经计算得到性能强弱程度为99.3。
对于步骤S124，按照性能强弱程度对样本芯片的闪存块中的多个字线依次排序。例如，按照性能强弱程度从强到弱对字线WL0、字线WL1、字线WL2进行排序，有字线WL0、字线WL2、字线WL1。
对于步骤S125，根据排序名次从多个字线确定为弱字线，将排名靠后的多个字线确定为弱字线。
当然，也可以直接采用误码率对样本芯片的闪存块中的多个字线依次排序。
可以理解的是，本实施例虽然给出了可靠性测试是对误码率进行测试的例子，但这并不能对本申请实施例中可靠性测试的类型进行限制。当然，在其他实施例中，可以是其他类型的可靠性测试，例如电气属性测试等。
参照图5，对于步骤S200，统计多个弱字线在样本芯片的闪存块中的分布规律，包括但不限于以下步骤：
步骤S210，获取弱字线的字线编号或字线位置；
步骤S220，根据字线编号或字线位置进行统计，得到多个弱字线在样本芯片的闪存块中的分布规律。
基于芯片的特性，弱字线在样本芯片的闪存块中具有一定的分布规律。例如，闪存块具有1024个字线；将1024个字线分为8个区间，字线WL0至字线WL127为第一个区间，字线WL128至字线WL255为第二个区间，字线WL256至字线LW383为第三个区间，字线WL384至字线LW511为第四个区间，字线WL512至字线LW639为第五个区间，字线WL640至字线LW767为第六个区间，字线WL768至字线LW895为第七个区间，字线WL896至字线LW1023为第八个区间。第一个区间有3个弱字线，第二个区间有4个弱字线，第三个区间有2个弱字线，第四个区间有2个弱字线，第五个区间有30个弱字线，第六个区间无弱字线，第七个区间有1个弱字线，第八个区间有1个弱字线。由此可以得到弱字线在该样本芯片的闪存块中的分布规律，确定弱字线主要集中在第五个区间，并且比例为30/124。
当然在其他实施例中，也可以根据字线位置，即字线的物理地址进行统计，得到弱字线在样本芯片的闪存块中的分布规律。
对于步骤S300，根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片。
其中，从测试芯片的闪存块中选择对应分布规律的连续的多个字线得到字线集；随机选择字线集中的多个字线得到目标字线。
例如，根据弱字线主要集中在第五个区间并且比例为30/124的分布规律，从测试芯片的闪存块的字线WL512至字线LW639作为字线集，从字线集的字线WL512至字线LW639中随机采样30条字线作为目标字线，对测试芯片的30条目标字线进行标记得到目标芯片。
参照图6，对于步骤S400，对目标芯片进行性能测试，得到性能测试结果，包括但不限于以下步骤：
步骤S410，将原始的测试数据写入至目标芯片，测试数据存储在目标芯片的初始位置至标记的一个目标字线所对应的位置；
步骤S420，使目标芯片置于老化测试装置进行老化测试持续预设的老化时间；
步骤S430，从目标芯片读取当前的测试数据；
步骤S440，比较读取的当前的测试数据和写入的原始的测试数据，得到比较结果；
步骤S450，根据比较结果得到性能测试结果。
例如，从字线集的字线WL512至字线LW639中随机采样30条字线作为目标字线，对测试芯片的30条目标字线进行标记得到目标芯片。其中的一条目标字线为字线WL512，则将数据从闪存块的初始位置开始写入，直至写到字线WL512对应的数据页为止；同样地，对另一个闪存块进行类似的操作，将数据从闪存块的初始位置开始写入直至写到另一目标字线对应的数据页为止。对目标芯片进行性能测试。使目标芯片置于老化测试装置进行老化测试持续预设的老化时间，例如老化时间设置为10天。从目标芯片读取当前的测试数据，比较读取的当前的测试数据和写入的原始的测试数据得到比较结果，根据比较结果得到性能测试结果。当读取的当前的测试数据和写入的原始的测试数据相同或者误码率小于预设的阈值，则表明测试通过。
参照图7，本申请的实施例，提供了一种芯片性能测试装置。
芯片性能测试装置包括：第一测试单元10、分布规律统计单元20、字线采样单元30、第二测试单元40。
其中，第一测试单元10用于对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线；分布规律统计单元20用于统计多个弱字线在样本芯片的闪存块中的分布规律；字线采样单元30用于根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片；第二测试单元40用于对目标芯片进行性能测试，得到性能测试结果。
可以理解的是，芯片性能测试方法实施例中的内容均适用于本芯片性能测试装置实施例中，本芯片性能测试装置实施例所具体实现的功能与芯片性能测试方法实施例相同，并且达到的有益效果与芯片性能测试方法实施例所达到的有益效果也相同。
本申请的实施例，提供了一种电子设备。电子设备包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上的基于字线的芯片性能测试方法。
该电子设备可以为包括电脑等任意智能终端。
总体而言，对于电子设备的硬件结构，处理器可以采用通用的CPU(CentralProcessingUnit，中央处理器)、微处理器、应用专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案。
存储器可以采用只读存储器(ReadOnlyMemory，ROM)、静态存储设备、动态存储设备或者随机存取存储器(RandomAccessMemory，RAM)等形式实现。存储器可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器中，并由处理器来调用执行本申请实施例的方法。
输入/输出接口用于实现信息输入及输出。
通信接口用于实现本设备与其他设备的通信交互，可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。
总线在设备的各个组件(例如处理器、存储器、输入/输出接口和通信接口)之间传输信息。处理器、存储器、输入/输出接口和通信接口通过总线实现彼此之间在设备内部的通信连接。
本申请的实施例，提供了一种计算机可读存储介质。计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于执行如上的基于字线的芯片性能测试方法。
应当认识到，本申请实施例中的方法步骤可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。方法可以使用标准编程技术。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
此外，可按任何合适的顺序来执行本文描述的过程的操作，除非本文另外指示或以其他方式明显地与上下文矛盾。本文描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。计算机程序包括可由一个或多个处理器执行的多个指令。
进一步，方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、智能手机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文步骤的指令或程序时，本文的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明的方法和技术编程时，本发明还包括计算机本身。
计算机程序能够应用于输入数据以执行本文的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于实施例，熟悉本领域的技术人员在不违背本申请精神的前提下可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种基于字线的芯片性能测试方法，其特征在于，包括：
对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线；
统计多个所述弱字线在所述样本芯片的闪存块中的分布规律；
根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对所述测试芯片的所述目标字线进行标记得到目标芯片；
对所述目标芯片进行性能测试，得到性能测试结果。
2.根据权利要求1所述的一种基于字线的芯片性能测试方法，其特征在于，所述对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线，包括：
对样本芯片进行可靠性测试，得到对应所述样本芯片的闪存块的字线的可靠性测试结果；
根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线。
3.根据权利要求2所述的一种基于字线的芯片性能测试方法，其特征在于，所述根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线，包括：
遍历所述样本芯片的闪存块中的多个字线，执行以下步骤：
比较所述字线的可靠性测试结果中的各项参数与相对应的预设的参数阈值；
当所述字线的可靠性测试结果中存在至少一项大于所述参数阈值的参数，将所述字线确定为弱字线。
4.根据权利要求2所述的一种基于字线的芯片性能测试方法，其特征在于，所述根据所述可靠性测试结果确定所述样本芯片的闪存块中的多个弱字线，包括：
根据所述可靠性测试结果得到所述样本芯片的闪存块中的多个字线的性能强弱程度；
按照所述性能强弱程度对所述样本芯片的闪存块中的多个字线依次排序；
根据排序名次从多个字线确定为弱字线。
5.根据权利要求1所述的一种基于字线的芯片性能测试方法，其特征在于，所述统计多个所述弱字线在所述样本芯片的闪存块中的分布规律，包括：
获取所述弱字线的字线编号或字线位置；
根据所述字线编号或字线位置进行统计，得到多个所述弱字线在所述样本芯片的闪存块中的分布规律。
6.根据权利要求5所述的一种基于字线的芯片性能测试方法，其特征在于，所述根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，包括：
从测试芯片的闪存块中选择对应所述分布规律的连续的多个字线得到字线集；
随机选择所述字线集中的多个字线得到目标字线。
7.根据权利要求1所述的一种基于字线的芯片性能测试方法，其特征在于，所述对所述目标芯片进行性能测试，得到性能测试结果，包括：
将原始的测试数据写入至所述目标芯片，所述测试数据存储在所述目标芯片的初始位置至标记的一个所述目标字线所对应的位置；
使所述目标芯片置于老化测试装置进行老化测试持续预设的老化时间；
从所述目标芯片读取当前的测试数据；
比较读取的当前的测试数据和写入的原始的测试数据，得到比较结果；
根据比较结果得到性能测试结果。
8.一种芯片性能测试装置，其特征在于，包括：
第一测试单元，用于对样本芯片进行可靠性测试，确定所述样本芯片的闪存块中的多个弱字线；
分布规律统计单元，用于统计多个所述弱字线在所述样本芯片的闪存块中的分布规律；
字线采样单元，用于根据所述分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对所述测试芯片的所述目标字线进行标记得到目标芯片；
第二测试单元，用于对所述目标芯片进行性能测试，得到性能测试结果。
9.一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述的基于字线的芯片性能测试方法。
10.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行如权利要求1至7中任一项所述的基于字线的芯片性能测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310477357.8A CN116486882B (zh) | 2023-04-27 | 2023-04-27 | 基于字线的芯片性能测试方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310477357.8A CN116486882B (zh) | 2023-04-27 | 2023-04-27 | 基于字线的芯片性能测试方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116486882A true CN116486882A (zh) | 2023-07-25 |
| CN116486882B CN116486882B (zh) | 2023-12-08 |
Family
ID=87221232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310477357.8A Active CN116486882B (zh) | 2023-04-27 | 2023-04-27 | 基于字线的芯片性能测试方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116486882B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539506B1 (en) * | 1998-10-30 | 2003-03-25 | Siemens Aktiengesellschaft | Read/write memory with self-test device and associated test method |
| US20120014197A1 (en) * | 2010-07-15 | 2012-01-19 | Elpida Memory, Inc. | Semiconductor device and test method thereof |
| CN106575522A (zh) * | 2014-08-20 | 2017-04-19 | 桑迪士克科技有限责任公司 | 用于使用隔离过程的修复效果的存储模块和方法 |
| US20190250986A1 (en) * | 2018-02-15 | 2019-08-15 | SK Hynix Memory Solutions America Inc. | Memory system with adaptive information propagation and method of operating such memory |
| CN110570896A (zh) * | 2019-07-31 | 2019-12-13 | 南京邮电大学 | 一种面向弱故障的低电压sram测试方法 |
| KR20200046820A (ko) * | 2018-10-25 | 2020-05-07 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| CN111538621A (zh) * | 2018-12-31 | 2020-08-14 | 爱思开海力士有限公司 | 针对位线故障的软芯片猎杀恢复 |
| CN111863077A (zh) * | 2019-04-30 | 2020-10-30 | 爱思开海力士有限公司 | 存储装置、控制器以及操作控制器的方法 |
| CN114530179A (zh) * | 2022-02-09 | 2022-05-24 | 长江存储科技有限责任公司 | 三维存储器的确定失效沟道孔的方法及测试样品 |
| CN114639434A (zh) * | 2022-05-09 | 2022-06-17 | 长鑫存储技术有限公司 | 存储芯片的测试方法、装置、设备及存储介质 |
-
2023
- 2023-04-27 CN CN202310477357.8A patent/CN116486882B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539506B1 (en) * | 1998-10-30 | 2003-03-25 | Siemens Aktiengesellschaft | Read/write memory with self-test device and associated test method |
| US20120014197A1 (en) * | 2010-07-15 | 2012-01-19 | Elpida Memory, Inc. | Semiconductor device and test method thereof |
| CN106575522A (zh) * | 2014-08-20 | 2017-04-19 | 桑迪士克科技有限责任公司 | 用于使用隔离过程的修复效果的存储模块和方法 |
| US20190250986A1 (en) * | 2018-02-15 | 2019-08-15 | SK Hynix Memory Solutions America Inc. | Memory system with adaptive information propagation and method of operating such memory |
| KR20200046820A (ko) * | 2018-10-25 | 2020-05-07 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| CN111538621A (zh) * | 2018-12-31 | 2020-08-14 | 爱思开海力士有限公司 | 针对位线故障的软芯片猎杀恢复 |
| CN111863077A (zh) * | 2019-04-30 | 2020-10-30 | 爱思开海力士有限公司 | 存储装置、控制器以及操作控制器的方法 |
| CN110570896A (zh) * | 2019-07-31 | 2019-12-13 | 南京邮电大学 | 一种面向弱故障的低电压sram测试方法 |
| CN114530179A (zh) * | 2022-02-09 | 2022-05-24 | 长江存储科技有限责任公司 | 三维存储器的确定失效沟道孔的方法及测试样品 |
| CN114639434A (zh) * | 2022-05-09 | 2022-06-17 | 长鑫存储技术有限公司 | 存储芯片的测试方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116486882B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101849264B (zh) | 响应于降级控制存储器装置 | |
| CN108133732B (zh) | 闪存芯片的性能测试方法、装置、设备及存储介质 | |
| US20150262695A1 (en) | Methods, devices, and systems for data sensing | |
| US11288019B2 (en) | Memory management method and storage controller | |
| CN102646447A (zh) | 非易失性存储器件、存储控制器及其方法 | |
| US9514042B2 (en) | Method for managing memory apparatus to perform writing control according to monitored data amount of received data, associated memory apparatus thereof and associated controller thereof | |
| CN109815160A (zh) | 最后写入页搜索 | |
| KR101434567B1 (ko) | 비휘발성 메모리의 맵핑 테이블 관리 장치 및 방법 | |
| KR20110116865A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| CN108039190A (zh) | 一种测试方法及装置 | |
| US20130151764A1 (en) | Systems and methods for storing data in a multi-level cell solid state storage device | |
| US7707380B2 (en) | Memories, method of storing data in memory and method of determining memory cell sector quality | |
| US11699493B2 (en) | Method and apparatus for performing a read of a flash memory using predicted retention-and-read-disturb-compensated threshold voltage shift offset values | |
| CN102937929A (zh) | 多位/单元非挥发性内存的测试方法及多模式配置方法 | |
| KR102149665B1 (ko) | 스토리지 장치, 메모리 카드, 및 스토리지 장치의 통신 방법 | |
| CN106683698A (zh) | 存储器件及其操作方法 | |
| CN116486882B (zh) | 基于字线的芯片性能测试方法、装置、设备及介质 | |
| CN115470052B (zh) | 存储芯片的坏块检测方法、检测装置及存储介质 | |
| KR102643067B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20100105127A (ko) | Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법 | |
| CN108572786B (zh) | 避免读取扰动的数据搬移方法以及使用该方法的装置 | |
| US11809326B2 (en) | Electronic system including host and memory system for performing read operation based on physical address received from the host | |
| JP2023033158A (ja) | データをリフレッシュするデータ記憶装置およびその動作方法 | |
| CN108572920B (zh) | 避免读取扰动的数据搬移方法以及使用该方法的装置 | |
| CN102956255B (zh) | 闪存控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |