SU1649471A1

SU1649471A1 - Устройство дл анализа формы непериодических импульсных и частотных сигналов

Info

Publication number: SU1649471A1
Application number: SU884626940A
Authority: SU
Inventors: Дмитрий Кондратьевич Михнов; Алина Владимировна Ракогон
Original assignee: Харьковский Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-05-15

Abstract

Устройство относитс к информационно-измерительной и вычислительной технике и может быть использовано дл анализа формы детерминированных и случайных импульсных и ЧМ-сигналов. Цель изобретени - расширение функциональных возможностей устройства. Устройство отличаетс наличием дополнительного счетчика 6 адреса считывани , элемента ИЛИ 23 и третьего формировател 24 импульсов, что позвол ет расширить функциональные возможности путем организации режима динамического отображени в реальном масштабе времени. Организаци режима динамического отображени позвол ет осуществл ть визуальный контроль сигнала или его огибающей, длительность которых превышает врем отображени сигнала на экране осциллографического типа. Кроме того устройство содержит генератор 1 импульсов, аналого-цифровой преобразователь 2, регистры 3 и 4, блок 5 сравнени , счетчик 7 адреса записи, делитель 8, коммутатор 9 адреса, запоминающий блок 10, цифроа- налоговый преобразователь 11, индикаторный блок 12, дешифратор 13 нул , формирователи 14 и 15 импульсов, триггеры 16 и 17, элементы И 18 и 19, элементы 20 и 21 задержки, счетчик 22 адреса считывани . 1 ил. Ё

Description

О 4 ЧЭ

VI

Изобретение относитс к информационно-измерительной и вычислительной технике и может быть использовано дл анализа формы детерминированных и спучайных импульсных и частотных сигналов.

Цель изобретени - расширение функциональных возможностей устройства за счет динамического отображени сигнала или его огибающей, длительность которых превышает врем отображени на экране средства отображени осциллографического типа.

На чертеже представлена структурна схема устройства дл анализа формы непериодических импульсных и частотных сигналов.

Устройство содержит генератор 1 импуль- сов, аналого-цифровой преобразователь 2, первый 3 и второй 4 регистры, блок 5 сравнени , счетчик 6 адреса считывани , счетчик 7 адреса записи, делитель 8, коммутатор 9 адресов , запоминающий блок 10, цифроанало- говый преобразователь 11, индикаторный блок 12, дешифратор 13 нул , первый 14 и второй 15 формирователи импульсов, первый 16 и второй 17 триггеры, первый 18 и второй 19 элементы И, первый 20 и второй 21 элемен- ты задержки, дополнительный счетчик 22 адреса считывани , элемент ИЛИ 23, третий формирователь 24 импульсов.

Все процессы в устройстве синхронизиро- ваны генератором 1 импульсов, выходы которого соединены с входами аналого-цифрового преобразовател 2, счетчика 6 адреса считывани и элемента ИЛИ 23.

Информационным входом устройства вл етс вход аналого-цифрового преобразовател 2 выход которого соединен с первым регистром 3.

Дл определени максимального из мгновенных значений на интервале времени используютс первый 3 и второй 4 регистры и блок 5 сравнени . Причем выход первого регистра 3 соединен с входами блока 5 сравнени и второго регистра 4, у которого выход соединен с другим входом блока 5 сравнени и информационным входом запоминающего блока 10.

Выход блока 5 сравнени соединен с входом второго элемента И 19, выполн ющего роль стробирующего элемента дл им- пульса записи во второй регистр 4 - выход второго элемента И 19 соединен с входом второго регистра 4.

Управл ющими входами устройства вл ютс входы Пуск, и Сброс второго триг- гера 17, выход которого соединен с входами счетчика 7 адреса записи, делител 8 и третьего формировател 24 импульсов. Выход счетчика 6 адреса считывани соединен с другим входом делител 8 и входом дешифратора 13

нул . Выход делител 8 соединен с входами первого триггера 16 и счетчика 7 адреса записи.

Выход третьего формировател 24 импульсов соединен с входами счетчика 6 и дополнительного счетчика 22 адреса считывани . Выход элемента ИЛИ 23 соединен с другим входом дополнительного счетчика 22 адреса считывани .

Выходы счетчика 7 адреса записи и дополнительного счетчика 22 адреса считывани соединены с входами коммутатора 9 адресов, выход которого соединен с управл ющим входом запоминающего блока 10. Выход запоминающего блока 10 соединен с входом цифроаналогового преобразовател 11 и с накопителем. Выход цифроаналогового преобразовател 11 соединен с входом индикаторного блока 12.

Выход дешифратора 13 нул соединен с входами первого 14 и второго 15 Формирователей импульсов и с синхронизирующими входами коммутатора 9 адресов и индикаторного блока 12.

Выход первого формировател 14 импульсов соединен с синхронизирующим входом аналого-цифрового преобразовател 2, с управл ющим входом первого регистра 3 и входом первого триггера 16. Выход первого триггера 16 соединен с входом первого элемента И 18,

Выход второго формировател 15 импульсов соединен с входом второго элемента И 19, а через второй элемент 21 задержки- с другим входом первого элемента И 18. Выход первого элемента И 18 соединен с вторым входом элемента ИЛИ 23, с управл ющим входом запоминающего блока 10, а через первый элемент 20 задержки - с уп авл ющим входом второго регистра 4.

Устройство работает следующим образом .

В исходном состо нии второй триггер 17, установленный сигналом Сброс, запрещает раЕюту делител 8 и счетчика 7 адреса записи.

На вход первого триггера 16 поступает сигнал, сформированный первым формирователем 14 импульсов по нулевому состо нию счетчика б адреса считывани , расшифрованному дешифратором 13 нул . Этот сигнал подтверждает состо ние первого триггера 16, который запрещает запись информации в запоминающий блок 10. т.е. блокирует режим записи.

Таким образом, в исходном состо нии

происходит только циклическое считывание информации, начина с произвольного ад- веса, из запоминающего блока 10.

При переключении второго триггера 17 разрешаетс счет делителю 8 и счетчику 7 адреса записи, что, в свою очередь, разрешает последовательную запись в чейки запоминающего блока 10 вычисленных дискретных значений огибающей частотно-модулированного или непериодического импульсного входного сигнала. Вычисление дискретных значений входного сигнала осуществл етс при помощи аналого-цифрового преобразо- вател 2, первого 3 и второго 4 регистров, блока 5 сравнени и второго элемента И 19. Частотно-модулированный сигнал обрабатываетс по алгоритму нахождени максимального из мгновенных значений входного сигнала за интервал времени Лт.Мп. Полученные с выхода аналого-цифрового преобразовател 2 кодовые эквиваленты мгновенных значений амплитуд входного сигнала записываютс в первый регитср 3, после чего произво- дитс сравнение его содержимого с содержимым второго регистра 4 в блоке 5 сравнени .

Если код, записанный в первом регистре 3, больше, чем код во втором регистре 4. он переписываетс во второй регистр 4. В противном случае во втором регистре 4 остаетс предыдущее значение. Таким образом , к концу интервала Дт.зап во втором регистре 4 будет находитьс максимальное мгновенное значение. Второй элемент И 19 выполн ет роль стробирующего элемента дл импульса записи во второй регистр 4 с выхода второго формировател 15 импульсов . Перед началом вычислени очередного максимального значени второй регистр 4 приводитс в нулевое состо ние.

Все процессы в устройстве синхронизированы частотой генератора 1 импульсов. Дл получени управл ющих сигналов используютс первый 14 и второй 15 формирователи коротких импульсов, работающие соответственно по заднему и переднему фронтам выходного сигнала дешифратора 13 ну- л . Процессы управлени и синхронизации распределены в устройстве так, что в момент установки нулевого такта счетчика 6 адреса считывани на выходе второго формировател 15 коротких импульсов форми- руетс импульс дл стробировани второго элемента И 19, который обеспечивает в случае необходимости запись большего мгновенного значени во второй регистр 4. Он же, задержанный на втором элементе 21 задержки, поступает на вход первого элемента И 18, и в случае, если первый триггер 16 будет находитьс в единичном состо нии , происходит перезапись вычисленного

максимального значени из второго регистра 4 в запоминающий блок 10, а после некоторой задержки сбрасываетс в нулевое состо ние второй регистр 4.

По команде Пуск третий формирователь 24 коротких импульсов устанавливает в нулевое состо ние счетчики б и 22 адресов считывани . При этом счетчики работают синхронно до момента записи информации в запоминающий блок 10. Одновременно с управл ющим сигналом на запись информации в запоминающий блок 10 на вход дополнительного счетчика 22 адреса считывани с выхода первого элемента 18 поступает дополнительный импульс. Таким образом, считывание информации из запоминающего блока 10 производитс со сдвигом на один такт после каждой записи по отношению к синхронизирующему сигналу на индикаторный блок 12, снимаемому с выхода дешифратора 13 нул при нулевом состо нии счетчика 6 адреса считывани .

Первый триггер 16 устанавливаетс в единичное состо ние при смене адреса записи , так как его счетный вход объединен со счетным входом счетчика 7 адреса записи. Сброс первого триггера 16, запись преобразованной входной информации в первый регистр 3 и синхронизаци аналого-цифрового преобразовател 2 производитс в момент окончани нулевого такта счетчика 6 адреса считывани по импульсу с выхода первого формировател 14 коротких импульсов.

Режим записи информации в чейки запоминающего блока 10 и циклического опроса чеек (в режиме считывани ) осуществл етс с помощью счетчика 6 адреса считывани , дополнительного счетчика 22 адреса считывани , делител 8, счетчика 7 адреса записи и коммутатора 9 адресов.

Коммутатор 9 адресов подключает к адресным шинам запоминающего блока 10 коды адресов считывани и записи соответственно с выходов дополнительного счетчика 22 адреса считывани и счетчика 7 адреса записи.

Делитель 8 обеспечивает требуемую частоту записи информации в запоминающий блок 10.

Подключение адреса записи к адресной шине запоминающего блока 10 производитс на нулевом адресе счетчика 6 адреса считывани , расшифровываемом при помощи дешифратора 13 нул , что позвол ет упростить формирование управл ющих сигналов и не сказыветс на качестве отображени , так как индикаторный блок 12 в это врем может находитьс в режиме обратного хода луча (гашение луча).

По мере записи информации в запоминающий блок 10 разность содержимого счетчиков 6 и 22 адреса считывани увеличиваетс . Это позвол ет обеспечивать динамический характер отображени информации. Изображение записанной информации визуально продвигаетс по экрану справа налево, при этом записанное значение отображаетс в крайней левой части экрана индикаторного блока 12.

Необходимый аналоговый сигнал дл индикаторного блока 12 формируетс при помощи цифроаналогового преобразовател 11, подключенного к информационному выходу запоминающего блока 10.

После заполнени всех чеек запоминающего блока 10 информаци будет продолжать записыватьс с нулевой чейки, стира ранее записанные значени .

Режим записи блокируетс при подаче управл ющего сигнала Сброс на второй триггер 17. Циклическое считывание информации будет продолжатьс , но из-за того, что формирование и установка адреса сдвига будут прекращены (так как они взаимосв заны с процессом записи), на индикаторном блоке 12 отображение записанной информации примет статический характер.

Claims

Формула изобретени

Устройство дл анализа формы непериодических импульсных и частотных сигналов, содержащее генератор импульсов, аналого- цифровой преобразователь, первый и второй регистры, блок сравнени , счетчики адресов считывани и записи, делитель, коммутатор адресов, запоминающий блок, цифроанало- говый преобразователь, индикаторный блок, дешифратор нул , первый и второй формирователи импульсов, первый и второй триггеры, первый и второй элементы И, первый и второй элементы задержки, при этом выход генератора импульсов соединен с первыми входами счетчика адреса считывани и аналого-цифрового преобразовател , второй вход которого соединен с информационным входом устройства, а выход соединен с первым входом первого регистра, выход первого регистра соединен с первыми входами второго регистра и блока сравнени , выход блока сравнени соединен с первым входом второго элемента И, выход которого соединен с вторым входом второго регистра, выход которого соединен с вторым входом блока

сравнени и первым входом запоминающего блока, второй вход запоминающего блока соединен с выходом коммутатора адресов, первый вход коммутатора адресов соединен

с выходом счетчика адреса записи, первый вход которого соединен с первым входом первого триггера и с выходом делител ,первый вход делител соединен с входом дешифратора нул и с выходом счетчика

адреса считывани , выход дешифратора нул соединен с вторым входом коммутатора адресов, с первым входом индикаторного блока, входами первого и второго формирователей импульсов, выход первого формировател импульсов соединен с третьим входом аналого-цифрового преобразовател и вторыми входами первого регистра и первого триггера, выход первого триггера соединен с первым входом первого элемента И,

выход первого элемента И соединен с третьим входом запоминающего блока и через первый элемент задержки с третьим входом второго регистра, а второй вход первого элемента И соединен с выходом второго элемента задержки, вход которого соединен с вторым входом второго элемента И и выходом второго формировател импульсов, кроме этого выход запоминающего блока соединен с накопителем и соединен с входом цифроаналогового преобразовател , выход которого соединен с вторым входом индикаторного блока, а первый управл ющий вход Пуск устройства соединен с входом второго триггера,выход которого

соединен с вторыми входами делител и счетчика адреса записи, отличающеес тем, что, с целью расширени функциональных возможностей, в него введены дополнительный счетчик адреса считывани , э. .амент ИЛИ

и третий формирователь импульсов, при этом выход генератора импульсов соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И. а выход - с первым входом дополнительногосчетчика адреса считывани , у которого выход соединен с третьим входом коммутатора адресов, вторые входы счетчика и дополнительного счетчика адреса считывани соединены с выходом третьего формировател импульсов, вход которого соединен с выходом второго триггера, второй вход которого соединен с вторым управл ющим входом Сброс устройства.