SU900197A1 - Устройство регистрации формы периодических коротких сигналов - Google Patents

Description

1

Изобретение относитс  к измеритель ной технике и может быть использованО в цифровых измерител х характеристик электрических сигналов.

Известно устройство дл  контрол  амплитуды и длительности фронтов импульсного сигнала, содержащее компаратор уровн  сигнала, источники опорного сигнала, формирователь строба , блок пам ти и регистрации, компаратор амплитудыимпульса и пиковый детектор IU .

Недостатком устройства  вл етс  низка  точность измерени . ,

Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  устройство регистрации фор1«й периодических коротких сигналов, содержащее блок синхронизации и управлени , линию задержки, запоминающее устройство , блок вывода информации, пороговый элемент, цифроаналогошлй преобразователь, выход которого сое Динен с первым входом порогового элемента, два преобразовател  длительности импульса в число импульсов , два коммутатора на п выходов и две группы счетчиков по п счетчиков в каждой, причем выходы преобразователей длительности импульсов в число импульсов подсоединены к первым входам соответствунидих коммутаторов иа п выходов, а п выходов

to первого коюуутатора - к вхоцаал первой группы п счетчиков, п выходов второго коммутатора подключены к входам второй группы п счетчиков, а выходы обеих групп счетчиков - к

15 первьш двум входам запоминакщего устройства, выход которого соединен с первЁВ4 входон блока вывода и«ф фма1щи Г21.

Однако устройство имеет низкую

20 точность регистрации формы периодического сигнала, оно не позвол ет производить регистрацию пачек пет риодических сигналов, вычисл ть характеристики сигналов по полученной их форме, а также наблюдать и сравнивать визуально тенденцию изменени  исследуемого сигнала относительно эталонного.

Цель изобретени  - повышение точности измерени  и расширение функциональных возможностей известного устройства регистрации формы периодических коротких сигналов.

Поставленна  цель достигаетс  тем, что в устройство регистрации формы периодических сигналов, содержащее блок синхронизации и управлени , лииию задержки, запоминающее уст| ойство, блок вывода информации , пороговый элемент, цифроаналоговый преобразователь, выход которого соединен t первым входом порогового элемента, два преобразовател  длительности импульса в число импульсов , два коммутатора на п выходов и две групгаы счетчиков по п счетчиков в каждой, причем выходы преобразователей длительности импульсов в число импульсов подсоединены к первым входам соответствующих коммутаторов на Пвыходов, а п выходов первого коммутатора - к входам первой группы п счетчиков, п выходов .второго коммутатора подключены к входам второй группы п счетчиков, а выходы обеих групп счетчиков - к первым двум входам запоминающего устройства , выход которого соединен с п,ервьм входом блока вывода информации , введены вычислительное устройство , блок реганерадин, третий и четвертый коммутаторы, делитель, к первому входу которого подключена шина входного сигнала, а выход соединен с первым входом блока синхронизации и управлени  и через последовательно соединенные пороговый элемент и линию задержки - с первыми входами третьего и четвертого коммутаторов, .каждый из которых своим выходе подключен соответственно к входам первого и второго преобразовател  длительности импульса в число импульсов, 39ЫХОД блок синхронизации и управле ни  подключен к входу хщфроаналогового преобразовател , первому входу вычислительного устройства, BTOpbw входам коммутаторов и второму входу делител , выход вычислительного устройства ко второму входу блока синхронизации

И управлени , входу блока регенерации и третьему входу запоминакщего устройства, выход которого соединен со вторым входом вычислительного усррйства , кроме того, выход блока регенерации подключен к третьему входу вычислительного устройства, ВТО7 рому входу блока вывода информации и четвертому входу запоминающего устройства, а выход порогового элемента соединен с третьим входом блока синхронизации и управлени .

На фиг. I изобргжена блок-схема устройства регистрации форьм периодических коротких сигналов; на фиг. временные диаграммы работы устройства .

Устройство регистрации формы перОдических коротких сигналов содержит делитель }, блок 2 синхронизации и управлени , пороговый элемент 3, цифроаналоговый преобразователь 4, линию 5 задержки, третий и четвертый коммутаторы 6 и 7, преобразователи 8 и 9 длительности импулса в число импульсов, первый и второй коммутаторы 10 и 11 на п вькодов , две группы счетчиков 12 и 13 по п счетчиков в каждой, запоминающее устройство 14, вычислительное устройство 15, блок 16 регенерации и блок 17 вывода информации.

Шина 18 входного сигнала подключена к первому входу делител  1, выход цифроаналогового преобразовател  4 соединен с первым входом порогового элемента 3, второй вход которого соединен с выходом делител  1 и первым входом блока 2 синхронизации и управлени , а выход через линию 5 задержки с первыми входами третьего и четвертого коммутаторов 6 и 7, казкдый из которых соединен своим выходом соответственно со входом преобразовател  8 и 9 длительности импульса в число импульсов, выходы преобразователей 8 и 9 подсоединены к первым входам соответственно первого и второго коммутаторов 10 и 11 на п выходов, а п выходов коммутатора

10- к входам первой группы счетчиков 12, п выходов коммутатора

11соединены с входами второй группы счетчиков 13, выходы обеих групп

Claims (2)

1. счетчиков I2 и 13 подключены к первым двум входам запоминанщего устройства 14, выход которого соединен с первым входом блока 17 вывода информации, выход блока синхронизации и управлени  подюлочен к входу цифроаналогового преобразовател  А, первому входу вычислитель ного устройства 15, вторым входам коммутаторов 6, 7, 10 и 11 и второму входу делител  I, выход вычислительного устройства 15 подключен ко второму входу блока 2 синхро низации и управлени , входу блодса 16 регенерации и третьему входу запоминающего устройства 14, выход которого соединен с вторьм входом вычислительного устройства 15, кроме того, выход блока 16 регенерации подключен к третьему входу вы числительного устройства 15, второму входу блока 17 вывода информации и четвертому входу запоминающего устройства 14, а выход порогового элемента 3 соединен с третьим входом блока 2 синхронизации и управлени . Устройство регистрации формы периодических коротких сигналов работает следующем образом. Исследуеколй сигнал поступает напервый вход делител  1 (фиг. 1) и нормализуетс . С выхода делител  I нормализованный сигнал идет на вход блока 2 синхронизации и управлени  и на вход порогового элемента 3. Пусть исследуемый сигнал представл ет собой пачки периодических импульсов (фиг. 2 а), следующих с периоде Т и размахом по амплитуде, равным А Тогда при поступлении эти импульсов на вход блрка 2 синхронизации и управлени  в нем в начале измерени  шфабатываётс  импульс синхронизации (фиг. 2 б). На второй вход порогового элемента 3 поступает уровень напр жени  (фиг. 2 а-1 с выхода цифроаналогового преобразовател  4, задаваемый по программе от блока 2 синхронизацт и управ лени . Уровень напр жени  измен етс в ка) из измерителыа х тактов (периоде п чки входного сигнала, начина  с шнимaльнoгo или максимального значе}а1Я амплитуды входног сигнала)о Входной сигнал сравниваетс  с задаваемым напр жением в пор говом элементе .3. Результат- сравнени  в виде дискретного сигнала (фиг. 2 в) вэдаетс  пороговьи4 эле ментом 3 в блок 2 синхронизации и 76 управлени  и через линию 5 задержки , котора  может быть построена на цифровых элементах, - на входы коммутаторов 6 и 7.Лини  5 задержки обеспечивает приход измер емых сигналов на входы коммутаторов 6 и 7 после сигналов управлени , поступающих с блока 2 синхронизации и управлени . Коммутаторы 6 и 7 производ т распределение и, при необходимости , инверсию импульсов с линии 5 задержки на преобразователи 8 и 9 длительности импульсов в число импульсов . Распределение осуществл етс  так, что все импульсы с выхода порогового элемента 3, характеризующие единичное состо ние (фиг.2в) во врем  измерительного такта Т (фиг. 2}, поступают на вход преобразовател  8 дтастельности в число импульсов. И наоборот, все импульсы, характеризующие нулевое состо ние во врем  измерительного такта вход преобразовател  9 длительности в число импульсов. По сигналам, которые вьщаютс  порогогым элементом 3 в бло& 2 синхронизахщи и управлени , производитс  фор{4ирование импульсов, управл юсщх коммутаторами 10 и II. Моменты фop шpoвaни  этих импульсов определ ютс  характере изменени  исследуемого сигнала (фиг. 2 в, г, д). Коммутаторы 10 и И разрешают прохождение преобразованшлх импульсов с преобразователей 8 и 9 длительности в число импульсов на входы двух групп счетчиков 12 и 13. При этом обеспечиваетс  Программное подключение счетчиков в моменты перехода порогового элемента 3 из одного состо ни  в , другое (фиг. 2 в)о Таким образом, на заданном уровне компарировани  исследуемого сигнала в счетчиках фиксируютс  двоичные оды. Значени  этих кодов соответтвуют длительности ранее сформироанных на пороговом элементе 3 имульсов . Если в системе амплитудо-временных координат за начало тсчета вз ть момент переднего фрона импульса синхронизации, то коды счетчиках, вз тые последовательо относительно начала отсчета, редставл ют собой значени  кооринат точек исследуемого сигнала. Информаци  в виде кодов с выхоов групп счетчиков 12 и 13 пере1 писываетс  в запоминающее устройство 14. Кроме того, в запоминающее устройство 14 записываетс  код уровн  компарнроаанн . Формирова1О1е адресов переписи информаци  в запоминающее устройство 14 осуществл етс  блоком 2 синхронизации и управлени  и вычислительным устройством 15, В дальнейшем с помощью цифроана ,лотового преобразовател  4 а следующем измерительном такте задаетс  новый уровень напр жени  на второй вход порогового элемента 3 (фиг о 2 а-2) и процесс измерени  и загшеи результата измерений в запоминающее устройство 14 повтор етс . Данные координат точек, характеризуюпще форму контролируемого сигнала в системе амплитудно-временных координат, служат основой дл  определени  характеристик электрическик сигналов. Пусть исследуемым сигнало  вл етс  одиночный периодический сигнал и требуетс  вычислить длител ность его фронтао Тогда, поскольку длительность фронта импульса изме р ют между уровн ми от 0,1 до 0,9 максимального значени  его амплитуды , то НУЖНО вначале определить по программе амплитуду (А) сигнала. Данные дл  такого определени  содержатс  в информации формы контролируемого сигнала, записанной в. виде координат точек. Затем вы шсл ют значени  напр жений, равные 0,9 А и 0,1 А. Эти напр жени  став т в соответствие уровн м компарировани  с их значени ми кодов координат точек сигнала. Вычисл ют разницу значений этих координат. Это значение разницы  вл етс  длительностью фронта. Запоминающее устройство 14, запомина  форму аналогового сигнала в цифровом виде, дает возможность воспроизвести его с пом щью блока .16 регенерации и блока 17 вывода информации Кроме того, цифровое хранение аналогового сигнала, запомненного однажды с выхода этало ного устройства, или полученного расчетным путем, обеспечивает сравнение его с выходными сигналами подобных устройств Реализуетс  это следукшцш образом. Блок 16 регенера ции по командам с вычислительного устройства 15 и блока 2 синхрониза7 Цйи и управлени  синхронно с ис-следуемым сигналом воспроизводит на экране блока 17 вывода информации эталонный сигнал Если требуетс  несинхронна  запись или запись с измен емой разверткой, блок 17 вывода информации регулируетс  внешней последовательностью импульсов, задаваемой от блока 2 синхронизации и управлени . Изобретение обладает большой точностью измерени , чем известное устройство , за счет тиго, что подача исследуемого сигнала на вход порогового элемента осуществл етс  непосредственно с выхода делител , а задержка сигнала, преобразованного пороговым элементом, представленного в виде временных интервалов, реализуетс  на цифровых элементах. Кроме того, расширение функциональных возможностей данного устройства заключаетс  в том, что оно обеспечивает/ регистрацию не только одиночных периодических сигналов, но и пачек импульсов, а также производит вычисление характеристик исследуемых сигналов и определ ет тенденции изменени  исследуемого сигнала относительно эталонного. Формула изобретени  Устройство регистрации формы периодических коротких сигналов, содержащее блок синхронизации и управлени , линию задержки, запоминающее устройство, блок вьгеода информации, пороговый элемент, цифроаналоговый преобразователь, выход которого соединен с первым входом порогового элемента , два преобразовател  длительности импульса в число импульсов, два коммутатора на п выходов и две группы счетчиков по п счетчиков в каждой, причем выходы преобразователей длительности импульсов в число импульсов подсоединены к первым входам соответствуюги коммутаторов на п выходов, а п выходов первого коммутатора - к входам первой группы п счетчиков, п выходов второго коммутатора подключены к входам второй группы п счетчиков, а выходы обеих групп счетчиков - к первым двум входам запоминанщего устройства, выход которого соединен с первым входом блока вывода информации, 9 отличающеес  тем, что, с целью повышени  точности измерени  и расширени  функциональных воз можностей, в него введены вычислительное устройство, блок реганерации , третий и четвертый К 4мутаторы , делитель, к первому входу которого подключена шина входного сигнала, а выход соединен с первым входом блока синхронизации и управлени  и через последовательно соединенные пороговый элемент и линию задержки - с перв1  ш входаьга третьего и четвертого коммутаторов, каждый из которых своим выходом под ключен соответственно к входам первого и второго преобразовател  длительности импульса в число импульсов , выход блока синхронизации и уп равлени  подключен к входу 1щ4фо аналогового преобразовател , первому входу вычислительного устройства , вторым входам коммутаторов 7 и второму входу делител , ыход вьгчислительного устройства - ко второму входу блока синхронизации и упг равлени , входу блока регенерации и третьему входу запоминающего устройства , выход которого соединен со вторым входом вычислительного устройства , кроме тою, выход блока регенерации подключен к третьему входу вычислительного устройства, второму входу блока вывода информации и четвертому входу запоминаю щего устройства, а выход порогового элемента соединен с третьим входом блока оинхрониэацш и управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 658485, кл. G 01 R 19/04, 1976.
2. 2.Авторское свидетельство СССР 702307, кл. G 01 R 19/04, 1977 i(прототип).

   ф4а.1

   f t

   Фх.2.