SU1290521A1 - Устройство дл измерени динамических характеристик аналого-цифровых преобразователей - Google Patents

Abstract

Изобретение относитс  к области вьгаислительной техники и может быть использовано при создании на базе ЦВМ измерительного комплекса дл  измерени  характеристик аналого- цифровых преобразователей. Изобретение позвол ет расширить функщюналь- ные возможности устройства, содержащего генератор 8 испытатедьного сигнала , злемент 11 задержки, сумматор 6, мультиплексор 4 за счет введени  в него первого 2 и второго 3 регистров , цифроаналогового -преобразовател  5, буферного запоминающего блока 10, блока 9 управлени , ключа 12 и вычислительного блока 1. 1 з.п. ф-лы, 2 ил. О) С

Description

t1

Изобретение относитс  к области вычислительной техники и может быть использовано при создании на базе ЦВМ измерительного комплекса дл  измерени  характеристик аналого-циф- ровых преобразователей (АЦП).

Цель изобретени  - расширение функциональных возможностей путем определени  и статистических составл ющих АЦП.

На фиг. 1 представлена схема устройства дл  измерени  динамических характеристик АЦП на фиг. 2 - функциональна  схема блока управл ени .

Устройство содержит вычислитель- ный блок 1, регистры 2 и 3, мультиплексор 4, цифроаналоговьй преобра- зователь (ЦАП) 5, сумматор 6, контролируемый АЦП 7, генератор .8 испытательного сигнала, блок 9 управле- НИН, буферный запоминающий блок 10, элемент 11 задерл ки и ключ 12.

Блок 9 управлени  состоит из счетчика 13 импульсов, элементов И-НЕ 14 и 15, элемента НЕ 16,В-триг- гера 17, компаратора 18, элементов И-НЕ 19 и 20, элементов НЕ 21 и 22, счетчика 23 импульсов и элемента 24,

Устройство работает следующим образом.

Работа устройства основана на формировании измен ющегос  напр жени на первом входе АЦП 7 (амплитуда за- даетс  программным способом вычислительным блоком 1) и записи результатов оцифровки этого напр жени  в буферный запоминаюощй блок 10, Быстродействие ЦВМ определ ет врем , не- обходимое дл  записи данных об амплитуде и,ьхарактере изменени  напр жени  в регистры 2 и 3 устройства и считывани  результатов оцифровки из буферного запоминающего блока 10; врем , необходимое дл  математической обработки результатов измерени , не вли ет на дд5намические параметры устройства, определ ющие предельную частоту дискретизации „, которую может задавать устройство на втором входе АЦП 7. Благодар  этому, в качестве вычислительного блока 1 можно использовать любую серийно выпускаемую вычислительную машину,

Процесс измерени  складываетс  из циклов обмена с вычислительным блоком 1, заключающихс  в следующем.

O

-5 0

5

0

5 О 0 5

12

Вычислительный блок 1 вырабатывает два кода, допровождаемые импульсами записи, причем по первому импульсу записи вырабатываетс  перепад напр жени  на выходе элемента И-НЕ 15, по которому происходит запись первого кода в регистр 2. С выхода регистра

2через мультиплексор 4 первьш код поступает на вход ЦАП 5, на выходе которого устанавливаетс  напр жение, соответствующее первому коду. С выхода ЦАП 5 через сумматор 6 это напр жение поступает на вход контролируемого АЦП 7. По второму импульсу записи вырабатываетс  перепад напр жени  на выходе элемента И-НЕ 14, по которому происходит запись второго кода в регистр 3 и переход D-тригге- ра 17 из режима работы по установочному входу в режим работы по информационному входу. После этого первый же импульс, формируемый компарат.ором 18 из выходного напр жени  генератора 8 приводит к по влению на выходе D-триггера 17 уровн  1, в результате импульсы, формируемые компаратором 18, проход т через элемент И-НЕ 19 элемент НЕ 21 и поступают на первьм ; вход контролируемого АЦП 7, а через элемент И-НЕ 20 поступает на буферный запоминающий блок 10, По каждому из импульсов в буферньй запоминающий блок 10 записываетс  вькодной код

АЦП 7, D-триггер 17 служит дл  исключени  укороченного по длительности импульса, которьй может возникнуть на выходе элемента И-НЕ 19 из-за асинхронности работы генератора 8 и вычислительного блока 1, С выхода элемента И-НЕ 20 импульсы через элемент НЕ 22 поступают на счетчик 23, которьй после прих-ода второго импульса измен ет состо ние элемента ИЛИ-НЕ 24, что приводит к переключению мультиплексора 4 таким образом , что на вход ЦАП 5 поступает код, записанный в регистр 3. Если коды, записанные в регистр 2 и в регистр 3, неодинаковы, то выходное напр жение ЦАП 5 и сумматора 6 измен етс  и к моменту прихода очередного импульса запуска на первый вход АЦП 7 устанавливаетс  новое значение этого напр жени . Затем АЦП 7 оцифровывает входное напр жение в шесть раз, после чего буферный запоминающий блок 10 оказываетс  заполненным, а на выходе четвертого разр да счетчнка 23 устанавливаетс  уровень 1 поступающий на вычислительный блок 1 и сбрасывающий счетчик 13 и D- триГтер 17. При этом на выходе Ь- триггера 17 устанавливаетс  уровень О и импульсы, формируемые компаратором 18, на АЦП 7 и буферный запо- минающий блок 10 поступать перестают . Получив уровень 1 оо счетчика 23, вычислительный блок 1 считывает из буферного запоминающего блока 10 код и вырабатывает импульс считывани  , поступающий на элемент И-НЕ 20, на выходе которого вьфабат ваетс  импульс, поступающий на буферный запоминающий блок 10 и через элемент НЕ 22 на счетчик 23. После поступлени  импульса на буферный запоминающий блок 10 на вьгходе его устанавливаетс  код, соответствующи следующему результату оцифровки. Затем вычислительный блок 1 считывает следующий код. После считывани  в вычислительный блок 1 всех кодов, записанных в буферный запоминающий блок 10 кодов, на выходе четвертого разр да счетчика 23 вырабатываетс  уровень О и блок 9 управлени  переходит в исходное состо ние. Таким образом, один цикл обмена с вычислительным блоком 1 обеспечивает измерение характеристик в одной точке передаточной характеристики ЦАП 5. Полный замер характеристик АЦП 7 состоит из замеров во всех точках передаточной характеристики ЦАП 5 составл ющих: статической, задержки запуска и времени преобразовани . На основе анализа полученных в процессе измерени  данных делаетс  вывод о пригодности АЩ1 и о возможных дефектах.

При измерении статической характеристики АЦП 7 ключ 12 по команде вычислительного блока 1 устанавливаетс  в состо ние Разомкнуто, а в регистры 2 и 3 из вычислительного блока 1 записываютс  одинаковые коды Вырабатываемые вычислительным блоком 1 коды через регистры 2 и 3 и мультиплексор 4 поступают на ЦАП 5. Аналоговое напр жение с выхода ЦАП 5 через сумматор 6 подаетс  на второй вход контролируемого АЦП 7. После прихода с блока 9 управлени  импульсов запуска на второй вход АЦП 7 он оцифровывает входное напр жение, а результат оцифровки через буферный запоминающий блок 10 поступает в вычислительный блок 1. Поскольку в регистры 2 и 3 бьши записаны одинаковые коды, никаких переходных процессов на втором входе АЦП 7 не форми- с руетс . В вычислительном блоке 1 вычисл етс  разность между выданным и прин тым кодами и, провер етс , находитс  ли значение этой разности в пределах пол  допуска. Подобные 10 операции провод тс  дл  всех возмож ностей кодов,вырабатываемых вычислительным блоком 1 . .

При измерении задержки запуска и неопределенности задержки запуска 15 АЦП 7 ключ 12 по команде вычислительного блока 1 устанавливаетс  в замкнутое положение и повтор ютс  измерени , проведенные при измерении статической характеристики. При этом 0 на второй вход АЦП 7 поступает переменное напр жение с генератора 8 через элемент 11 задержки, ключ 12 и сумматор 6. Длительность задержки элемента 11 подбираетс  такой, чтобы 5 нулевое значение переменной составл ющей аналогового напр жени  на первом входе АЦП 7 совпало с моментом прихода импульса запуска на его второй вход. При этом, если значение 0 задержки запуска равно нулю, в вычислительный блок 1 поступают те же коды, что и при измерении статической характеристики. Наличие задержки запуска приводит к тому, что 5 АЦП 7 оцифровывает входное напр жение в момент, когда значение переменной составл ющей напр жени  не равно нулю, что фиксируетс  как сдвиг передаточной характеристики 0 преобразовател . Если значение З а- держки запуска зависит от величины входного напр жени , то это фиксируетс  как изменение наклона п.ередаточ- ной характеристики. Неопределенность 5 задержки запуска приводит к увеличению межквантового шума. Провод  измерени  дл  каждого из вырабатываемых кодов по несколько раз, можно накопить статистические данные и рас- 0 считать дисперсию задержки запуска. При измерении времени преобразовани  ключ 12 устанавливаетс  в разомкнутое положение, в регистр 2 из вычислительного блока 1 записывает- 5 с  один код, а в регистр 3 - другой. Цифровой код, записанный в регистр 2 через мультиплексор 4, поступает на ЦАП 5, который вырабатывает первое значение аналогового напр жени .

которое поступает на измер емый АЦП 7 через сумматор 6, После проведени  двух оцифровок данного напр жени  на ЦАП 5 через мультиплексор 4 подаетс  код с регистра 3 и на его выходе устанавливаетс  новое значение выходного напр жени , что при- к изменению напр жени  на вы-, ходе сумматора 6. Данное измерение напр жени  на втором входе контролируемого АЦП 7 в случае его исправности не должно приводить к изменению кода, получаемого по результатам второй оцифровки, относительно первого кода. По приходу следующих импульсов запуска на первый вход АЦП 7 он будет вырабатывать коды, соответствующие новому значению напр жени , неравенство кодов, полученных в нескольких оцифровках, свидетельствует о длительном переходном процессе в АЦП 7,

Claims (2)

1. Устройство дл  измерени  динамических характеристик аналого-цифровых преобразователей, содержащее генератор испытательного сигнала элемент задержки, сумматор, выход которого  Ёл етс  первой выходной шиной, мультиплексор, отличающеес  тем, что, с целью расширени  функциональных возможностей, в него введены первый и второй регистры , цифроаналоговый преобразователь , ключ,буферньм запоминающий блок, вычислительный блок и блок управлени , первый выход которого  вл етс  второй выходной шиной, второй Еьжод соединен с управл ющим входом буферного запоминающего блока , третий выход - с первым входом вычис1;ительного блока, четвертый и п тый вБгкоды соединены соответственно с управл ющими входами первого и второго регистров, а шестой выход ;с управл ющим входом мультиплексора выходы которого соединены с соответствующими входами цифроаналогового преобразовател , выход которого сое iдинен с первым входом сумматора, шторой вход которого через ключ соединен с выходом элемента задержки, выход генератора испытательного сигнала соединен с первым входом блока управлени , вторые входы которого соединены с соответствующими первыми выход

5

0

5

ми вычислительного блока, вторые и третьи выходы-которого соединены с соответствуюшдми информационными входами первого и второго регистров соответственно, четвертый выход соединен с управл ющим входом ключа, а вторые входы соединены с соответствующими выходами буферного запоминающего блока, информационные входы которого  вл ютс  входными шинами, а выходы первого и второго регистров соединены с соответствующими информационными входами мультиплексора соответственно ,

2. Устройство по п. 1, о, т л и.- чающеес  тем, что блок управлени  выполнен на KoivtnapaTope, двух

счетчиках импульсов, В триггере, .четырех элементах И-НЕ, трех элементах НЕ, элементе Ш1И-НЕ, выход которого  вл етс  шестым выходом блока, третий выход которого объединен с управл ющим входом первого счетчика импульсов и подключен к первому выходу второго счетчика импульсов, второй и третий выходы.которого соединены с соответственно с первым и вторым входами элемента ИЛИ-НЕ, а вход соединен с выходом первого элемента НЕ, вход которого соединен с выходом первого элемента И-НЕ и  вл етс  вторым выходом блока, первым выходом которого  вл етс  выход второго элемента НЕ, вход которого объединен с первым входом первого элемента И-НЕ и подключен к выходу второго элемента И-НЕ, первый вход которого объединен.с С- входом D-триггера и подключен к выходу компаратора, первый вход которого  вл етс  общей шиной, второй вход -  вл етс  первым входом блока, вторыми входами которого  вл ютс  соответственно счетный вход первого Счетчика импульсов и второй вход первого элемента И-НЕ, четвертым выходом блока управлени   вл етс  выход третьего элемента И-НЕ, первый вход к оторого объединен с первым входом четвертого элемента И-НЕ и соединен с первым выходом первого счетчика импульсов, второй вход третьего элемента И-НЕ соединен с выходом третьего элемента НЕ, вход которого объединен со вторьгм входом четвертого элемента И-НЕ. R-входом D-триггера и подключен к второму выходу второго счетчика импульсов, п тым выходом блока  вл етс  выход четвертого

0

5

0

5

0

5

- 1 12905218

элемента H-IIE, S- и D-входы D-триг- динен с вторым входом второго элемен- гера  вл ютс  шиной 1, а выход сое- та И-НЕ.

Редактор Л.Пчолинска 

Составитель И.Романова

Техред И.Попович Корректор А.Т ско

7У16/57

Тираж 922Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

6x01 2 9 импу/ { ср/ считывани