SU997245A1 - Измерительна система - Google Patents

Description

(54 ) ИЗМЕРИТЕЛЬНАЯ СИСТЕМА

Изобретение относитс  к эксперн- ментальной  дерной .физике и может быть, использовано в информационноизмерительных системах при .изучении механизмов протекани  термо дерных реакций.

Известна измерительна  система, содержаща  аналого-цифровой преобразователь , включаюишй в себ  входной усилитель и измерительный блок, и устройство дл  его управлени , осуществл ющее измере }ие интервгшов между замерами в зависимости от величины первой производной измер емого . сигнала. Такое устройство позвол ет сократить объем избыточной информации , передаваемой во внешнее запоминающее устройство измерительным (inoKOM аналогот-цифрового прербразовател  за счет уменьшени  числа замеров , когда входна  величина мен етс  недостаточно 11.

Недостатками данной измерительной систекы  вл ютс  неполное исключение числа избыточных замеров,а также невозможность воспроизведени  по результатам измерени  фор1«:1 измер емого сигнала, так как врем  выполнени  отдельных замеров неизвестно.

Известна измерительна  система, содержаща  аналого-цифровой преобра зоватёль, вход которого соединен с входной шиной устройства. Разр дные выход  анашого-цифрового преобразовагтел  соединены с входами устройства сравнени , выход управлени  и разр дные выходы которого соединены соответственно прин та  выборка дан10 ных ) с входами адреса и записи и с первой группой информационных входов запоминёиощего устройства, втора  группа информационных входов которого соединена с разр дными выхо-;

15 дами счётчику адреса (САК). Выходы адреса запои накнцего устройства соединены с входами устройства обнаружени  запоминани  пам ти. Выход блока управлени  приемом данных сое20 динен с. входом управлени  устройства сравнени , вход синхронизации которс го соеда нен с выходом синхронизатора и с входом счетчика адресов кангшов (синхронизаци  выборок).

25 Вход синхронизатора и вход управлени  аналого-цифрового преобразовател  соединены с выходом генератора. Такое устройство с помощью устройств ва сравнени  исключает повтор кмцие30 с  коды, последовательно поступающие с выхода аналого-цифрового преобразовател , и записывает в запоминающее устройство только значащие выборки вместе с их временной координатой , поступающей с выхода счетчика адресов каналов.

Требуемое быстродействие всех элементов устройства определ етс  тактовой частотой, вырабатываемой генератором, а объем запоминающего устройства - числом фиксируемых в нем за один цикл измерени  значащих выборок, причем при высокой тактовой частоте, необходимой дл  обеспечени  требуемой точности измерени  формы сигнала, большую часть обмена пам ти занимает адресна  координата выборки t2.

Недостатком известной измерительной системы  вл етс  ее низка  надежность , поскольку дл  обеспечени  высокой точности измерений о.на требует быстродействующего многозар дного запоминающего устройства большого объема.

Цель изобретени  - повышение надежности измерительной система.

Поставленна  цель достигаетс  тем, что в измерительную систему, содержащую аналого-цифровой преобразователь , разр дные выходы которого через блок сравнени  соединены с первой группой информационных входов первого запоминающего устройства, входы записи и адреса которого соединены с выходом управлени  блока сравнени , вход управлени  которого соединен с выходом блока управлени  приемом данных, вход управлени  аналого-цифрового преобразовател  соединен с выходом генератора и с . входом синхронизатора, выход которого соединен с входом синхронизации блока сравнени  и с входом счетчика адреса, группа младших разр дов которого соединена с второй группой информационных входов первого запоминающего устройства, выходы адреса которого соединены с входами первого устройства обнаружени  заполнени  пам ти, а перва  и втора  группы выходов первого запоминающего устройства соединены соответственно с первой и второй группами выходных шин, введены второе запоминающее устройство , второе устройство обнаружени  заполнени  пам ти, триггер, элемент ИЛИ, два элемента Зсщержки и три формировател , причем выход старшего разр да группы, младших разр дов счетчика адреса через первый формиоователь соединен с первым входом триггера и с входом первого элемента задержки, выход которого через второй формирователь соединен с входом записи второго запоминающего устройства , информационные входы кото рого соединены с выходами группы

старших разр дов счетчика адреса, а выходы - с входами второго устройства обнаружени  заполнени  пам ти, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого у ройства обнаружени  заполнени  пам ти , выход - с входом блока управлени  приемом данных, выход управлени  блока сравнени  через второй элемент задержки соединен с вторым входом триггера, выход которого сое динен с дополнительным информационным входом первого запоминающего устройства и через третий формирователь с входом адреса второго запоминающего устройства, выходы которого соединены с третьей группой выходных шин и с дополнительной выходной шиной устройства, при этом дополнительный выход первого запоминающего устройства соединен с дополнительной выходной шиной.

На фиг. 1 представлена структурна  схема измерительной cHCTeNM, На фиг. 2 - временные графики, по сн ющие ее работу.

Измерительна  система содержит аналого-цифровой преобразователь 1, входную шину 2, блок 3 сравнени , иформационные входы 4, первое запоминающее устройство 5, вход записи 6, вход адреса 7, выход управлени  элемент 9 задержки, триггер 10, вхо управлени  11, генератор 12, синхронизатор 13, вход синхронизации 14, счетчик 15 адреса, группу 16 младших разр дов, информационные вхды 17, первый формирователь 18, элемент задержки 19, второй формирователь 20, вход записи 21, второе запоминающее устройство 22, третий Фdpмирователь 23, дополнительный информационный вход 24, выходы адреса 25, первое устройство 26 обнаружени  заполнени  пам ти, элемент ИЛИ 27, вход адреса 28,.выход адреса 29, второе устройство 30 обнаружени  заполнени  пам ти, блок 31 упралени  приемом данных, вход управлени  32, группу 33 старших разр дов, информационные входы 34, группу выходов 35, группы выходов 36 и 37, дополнительный выход 38, группу выходных шин 39 - 41, дополнительную выходную шину 42.

При этом вход ан 1лого-цифрового преобразовател  1 соединен с входной шиной 2, а разр дные выходы с входами блока 3 сравнени , выходы которого соединены с группой информационных входов 4 запоминающего усройства 5, вход записи 6 и вход адреса 7 которого соединены с выходом управлени  8 блока 3 сравнени  и через элемент 9 задержки с вторым входом триггера 10. Вход управлени  11 аналого-цифрового преобразовател  1

соединен с выходом генератора 12 и с входом синхронизатора 13,.выход кторого соединен с входом синхронизации 14 блока 3 сравнени  и с входом счетчика 15 адреса. Группа 16 ,. младших разр дов счетчика 15 адреса соединена с группой информационных входов 17 запоминающего устройства 5. Выход старшего разр да группы 16 через формирователь 18 соединен с первым входом триггера 10 и с входом элемента задержки 19, выход которого формирователь 20 соединен с входом записи-21 запоминающего устройства 22. Выход триггера 10 соединен с входом формировател  23 и с дополнительным информационным входом 24 запоминающего устройства 5, выходы адреса 25 которог соединены с входами устройства 26 обнаружени  заполнени  пам ти, вых .од которого соединен с вторым входом элемента ИЛИ 27. Выход формировател  23 соединен с входом адреса 28 запоминающего устройства 22, выходы сщреса 29 которого соединены с входами устройства 30 обнаружени  заполнени  пам ти, выход которого соединен с первым входом элемента ИЛИ 27. Выход элемента ИЛИ 27 соединен с входом блока 31 управлени  приемом данных, выход которого соединен с входом управлени  32 блока 3 сравнени . Группа старших разр дов 33 счетчика 15 адреса соединена с информационными входами 34 запоминающего устройства 22. Группа выходов 35 запоминающего устройства 5 соответствующа  группе входов 4, группа выходов 36 запоминакнцего устройства 5, соответствующа  групп входов 17, группа выходов 37 запоминающего устройства 22 и дополнительный выход 38 запоминающего устройства 5, соответствующий дополнительному информационному входу 24, соединена соответственно с группами выходных шин 39 - 41 и с дополнительной выходной шиной 42,

Измерительна  система работает следующим образом. .

Перед началом измерени  по внешней команде, поступающей на блок 31 управлени  приемом данных, последний с помощью входа управлени  32 блокирует работу блока 3 сравнени . Запомингиощие устройства 5 к 22 устанавливаютс  внешними сигналами в исходные состо ни  и перевод тс  в режим записи.

По внешней команде, поступающей на блок 31 управлени  приемом данных , последний с помощью входа управлени  32 разблокирует работу блока 3 сравнени  и переводит измерительную систему в режим измерени .

В режиме измерени  входной сигна поступает через входную шину 2 на

вход аналого-цифрового преобразовател  1, В момент прихода импульса с выхода генератора 12 на вход управлени  11 аналого-цифрового преобразовател  1 последний выдает зарегистрированный им код величины входного сигнала на вход блока 3 сравнени . Импульсы генератора 12, пройд  через синхронизатор 13,,осуществл ющий их временную трансформацию, поступает на вход счетчика 15 адреса, увеличива  вс кий раз.его состо ни  на , единицу, и на вход синхронизации 1А, синхронизиру  прием кода с аналогоцифрового преобразовател  1 блока 3

сравнени . Если код, полученный в данный момент времени блоком 3 срав-i нени , отличаетс  от полученного им ранее, что соответствует по влению значащей выборки, блок 3 сравнени 

передает значащий код на группу информационных входов 4 запоминающего устройства 5, на группу информационных входов 17 которого поступает информаци  с группы младших разр дов 16 счетчика 15 адреса. Вместе с тем на выходе управлени  8 блока 3 сравнени  вырабатываетс  импульс, поступающий на вход адреса 7 запоминающего устройства 5, измен ющий в нем адрес, а также поступающий на

его вход записи. 6 и осуществл ющий запись в запоминающее устройство 5 по новому адресу величины сигнала с группы информационных входов 4 и младшую часть ее временного адреса с

группы информационных входов 17. Одновременно с дополнительного информационного входа 24 в дополнительный разр д запоминающего устройства 5 записываетс  состо ние триггера 10.

с выхода 8 блока 3 сравнени  импульс поступает через элемент 9 задержки на вход триггера 10, устанавлива  его в нулевое состо ние после записи информации в запоминающее устройство 5.

.При переполнении группы младших разр дов 16 счетчика адреса 15, от старшего разр да этой группы срабатывает формирователь 18, Импульс формировател  18 устанавливает триггер 10 в состо ние 1. При этом срабатывает формирователь 23, импульс которого поступает на вход адреса 28 запоминающего устройства 22 и устанавливает в нем новый адрес. Через врем , определ емое элементом задержки 19, и необходимое дл  установки адреса, запускаетс  формирователь 20. Импульс формировател  20 поступает

Claims (2)

1. на вход записи 21 запоминающего устройства 22, осуществл   запись по установленному в нем адресу состо ни  группы старших разр дов 33 счетчика 15 адреса, поступающего на информационные входы 34. В дальнейшем при отсутствии знач щих выборок и импульсов на выходе управлени  8 устройства 3 сравнени  по мере по влени  переполнений груп пы младших разр дов 16 счетчика 15 адреса . срабатывает формирователь 18, импульс которого.подтверждает единичное состо ние- триггера 10 и, пройд  элемент задержки 19 и формирователь 20,. поступает на вход заПи си 21 запоминающего устройст ва-22. При этом в .запоминсцощее-устройство 22 вс кий раз по одному и; тому же адресу, последовательно замеща  дру друга, записываетс  .состо ние группы старших разр дов 33 счетчика 15 адреса При по влении значащей выборки н выходе управлени  8 блока 3 сравнени  по вл етс  импульс,осуществл ющий записьвеличины сигнала- и младшей части адреса в запоминающее устройство 5. По.дополнительному ин формационному входу. 24 при этом записываетс  1. Пройд  элемент 9 задержки, импульс с выхода управлени  8 блока 3 сравнени  после оконч ни  записи в запоминающее устройство 5 срабатывает триггер 10 в нулевое состо ние. В случае, когда за врем  между двум , последовательными зна чащими выборками переполнени  группы младших разр дов 16 счетчика 15 адреса не происходит, информаци  записываетс  только в запоминающее .устройст во.5, причем с дополнительного информационного входа 24 записываетСЯ О.: Таким образом, срабатывание форм ровател  18- и запись информации в запоминающее устройство 22 производит с  периодически при каждом переполн нии группы младших разр дов 16 счет чика 15 адресов, причем изменение адреса, предшествующее записи, производитс  только в случае, когда пе реполнению группы 16 младших разр дов предшествовало по вление значащей выборки, записываемой в запоминающее устройство 5. Адрес, по которому производитс  .запись информации в запоминающее ус ройство 5 с выхода адреса 25, посту пает в устройство 26 обнаружени  за полнени  пам ти , Адрес, по которому производитс  запись в запоминаю щее устройство 22, с выхода адреса 29 поступает в устройство обнаружени  заполнени  пам ти 30. При запол йении одного из запоминающих устройств 5, 22 сигнал с выхода устройства заполнени  пам ти 26 или 30 через элемент ИЛИ 27 поступает на вход блока 31 управлени  приемом данных, который через вход управлени  32 блокирует работу блока 3 сравнени  и прекращает процесс изме рени . Внешн   команда, поступающа  на блок управлени  приемом данных 31, подтверждает блокировку блока 3 сравнени , после чего запоминающие устройства 5 и 2,2 перевод тс  висходные состо ни  и устанавливаютс  в режим считывани ,. Считывание, информации производитс  следующим образом. Информаци , считанна  по первому адресу запоминающего устройства 5 с группы выходных шин 39, соответствует первому значению величины измер емого сигнала А..Информаци , считанна  по этому же .адресу с группы выходнйх шин 40;, соответствует младшим разр дам временного адреса. Если с дополнительной выходной шины 42 при этом считан.О, то старшие разр ды временного адреса берутс  из предыдущего считывани  при считывании первой, выборки принима1ютс  равными нулю). Если с дополнительной выходной шины считана 1, то старшие разр ды временного адреса данной значащей выборки считываютс  с выходных шин 41 по.первому адресу запоминающего устройства 22. Затем адрес в запоминающем устройст- ве 5 увеличиваетс  на 1, а если производилось считывание информации с выходцых цдан 41,- то увелич.иваетс  и адрес в запоминающем устройстве 22. Аналогичным образом производитс  считывание информации из запоминающих устройств 5 и 22 до извлечени  всех з.начащих выборок,. количество которых ограничиваетс  объемом запоминающих устройств 5 и 22. Временна  диаграмма, иллюстрирующа  работу устройства, в режиме измерени  приведена на фиг. 2 (43-56), где 43 - измер е№1Й входной- сигнал, поступающий на входную шину 2; 44 поступление по внешней команде с блока управлени .приемом данных 31 на вход управлени  32 блока 3 сравнени  разрешающего сигнала, начинающего процесс измерени f 45 - моменты поступлёни.  синхроимпульсов с выхода генератора 12 и по влени  кодов На выходах аналого-цифрового преобразовател  1; 46 - изменение млад ших разр дов 16 счетчика 15 адреса дл  случа , когда группа 16 содер|жит два разр да величина необходимой задпржки относительно импульсов генератора 12. обеспечиваетс  синхронизатором 13); 47 - изменение старших разр дов 33.счетчика адреса 15, 48 - импульсы формировател  18, срабатывгиощего при каждом переполнении младших разр дов 16 счетчика 15 адреса , 49 - изменение состо ни  дополнительного информационного входа 24 запоминающе5го устройства 5 и триггера 10, устанавливающегос  в единичное состо ние при каждом переполнении младших разр дов 16 счетчика 15 адреса и устанавливаквдегос  в нулевое состо ние при по влении значащей вы борки , 50 - моменты по влени  значащих выборок и импульсов на выходе управлени  8 ух;тройства 3 сравнени  51 - изменение адреса в запоминающем устройстве 5, происход щее при каждой значащей выборке; 52 - момен ты записи информации в запоминающее устройство 5/ 53 - сигнал, поступаю щий с выхода элемента 9 задержкиi 54 - импульсы формировател  23, сра батывающего при переходе триггера 10 в единичное состо ние; 55 - изменение адреса в запоминающем устройстве 22, происход щее под действием им пульса формировател  23; 56 - моменты записи информадии в запоминаю щее устройство 22.Как следует из эпюр фиг, 2, запись информации в запоминающее устройство 22 происходит в детерменированные моменты времени независимо от статического характера по влени  значащих выборок с блока 3 сравнени , причем период записи tj составл нет где п - число разр дов группы млащших разр дов 16 счетчика ад ресов каналов 15, f - частота генератора 12. Такое соотнс пение позвол ет использовать запоминающее устройство 22 с 2 раз меньшем быстродействием чем запоминающее устройство 5. Число слов запоминающего устройства 22, с учетом статистического характера поступлени  значащих выбо рок, может быть меньше числа слов з поминающего устройства 5. Использование второго запоминающего устройства, выполненного на элементах, быстродействие которых в 2 раз меньше быстродействи  элементов известной измерительной ристекы , второго устройства обнаружени  заполнени  пам ти,триггера, схемы ИЛИ, двух элементов задержки и трех формирователей в их св зи с известными блоками существенно повышает н дежность за счет того, что предлагае ма  измерительна  система позвол ет отказатьс  от выполнени  всего объема пам ти на элементах с высоким быстродействием, а также за счет уме ньшени  суммарного объема пам ти. Формула изобретени  Измерительна  система, содержаща  аналого-цифровой преобразовател разр дные выходы которого через бло сравнени  соединены с первой группой информащ{онных входов первого запоминающего устройства, входы записи и адреса которого соединены с выходом управлени  блока сравнени , вход управлени  которого соединен с выходом блока управлени  приемом данных, вход управлени  аналого-цифрового преобразовател  соединен с выходом генератора и с входом синхронизатора , выход которого соеди.ен с входом синхронизации блока сравнени  и с входом счетчика адреса, группа младших разр дов которого соединена с второй группой информационных входов первого запоминающего устройства, выходы адреса которого соединены с входами первого устройства обнаружени  заполнени  пам ти, а перва  и втора  группы выходов первого запоминающего устройства соединены соответственно с первой и второй группами выходных-шин, отличающа с  тем, что, с целью повышени  надежности, введены второе запоминающее устройство, второе устройство обнаружени  заполнени  пам ти, триггер, элемент ИЛИ, два элемента задержки и три формировател , причем выход старшего разр да группы младших разр дов счетчика адреса через первый формирователь соединен с первым входом триггера и с входом первого элемента задержки, выход которого через второй формирователь Соединен с входом записи второго запоминающего устройства, информационные входы которого соединены с выходами группы старших разр дов счетчика адреса , а выходы - с входами второго устройства обнаружени  заполнени  пам ти, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого устройства обнаружени  заполнени  пам ти, выход - с входом блока управлени  приемом данных, выход управлени  блока сравнени  через второй элемент задержки соединен с вторым входом триггера, выход которого соединен с дополнительным информационным входом первого запоминающего устройства и через третий формирователь с входом адреса второго запоминающего устройства,, выходы которого соединены с третьей группой выходных шин, при этом дополнительный выход первого запоминающего устройства соединен с дополнительной выходной шиной . Источники информации,. прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 451188, кл. Н 03 К 13/02, 1975.
2. 2.Воздушно-космическа  телеметри . Перевод с англ, под, ред. Трофимова К.Н., 1968, Воениздат, с. 200206 , рис. 4, 17 (прототип). 2 3 1 S 6 7 8 9 il) Ifg111(-I1111111 0 1 2 3 0 1 2 00 123 000001 i11222 H111111111 Д I/i , 5/:D(, 11 12 13 IV IS 16 17 IS 13 20 21 1111111F1113 0 1 2 3 012301, 111 -1(f l111 I JJ 1)C±:{l