SU832602A1 - Аналоговое запоминающее устройство - Google Patents

Аналоговое запоминающее устройство Download PDF

Info

Publication number
SU832602A1
SU832602A1 SU792799856A SU2799856A SU832602A1 SU 832602 A1 SU832602 A1 SU 832602A1 SU 792799856 A SU792799856 A SU 792799856A SU 2799856 A SU2799856 A SU 2799856A SU 832602 A1 SU832602 A1 SU 832602A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
pulse
memory
storage device
Prior art date
Application number
SU792799856A
Other languages
English (en)
Inventor
Владимир Иосифович Берко
Виктор Андреевич Жовтянский
Original Assignee
Киевский Ордена Ленина Государствен-Ный Университет Им.T.Г.Шевченко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Государствен-Ный Университет Им.T.Г.Шевченко filed Critical Киевский Ордена Ленина Государствен-Ный Университет Им.T.Г.Шевченко
Priority to SU792799856A priority Critical patent/SU832602A1/ru
Application granted granted Critical
Publication of SU832602A1 publication Critical patent/SU832602A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) АНАЛОГОВОЕ ЗАПОМНИАЩЕЕ УСТРОЙСТВО
. . .
Изобретение относитс  к измерительной технике и может быть использовано , дл  измерени  однократных импульсных сигналов методом стробировани .
Известно аналоговое .запоминающее устройство дл  регистрации однократных импульсных сигналов методом стробировани , содержащие несколько каналов дл  последовательного запоминани  временных выборок 1.
Известно также аналоговое запомиНсшщее устройство в котором дл  повышени  времени хранени  информации при заданной точности ее регистрации осуществл ют запоминание выборок в каждом из каналов в два или несколько этапов, количество N временных выборок равно 16, а запись; в аналоговую пам ть производитс  в два . При использовании простейших  чеек ана-. логовой пам ти, представл ющих собой запоминающий конденсатор с управл ющим ключом-полевым транзистором, в цитируемой работе достигнута а1нимапьиа  длительность временной выборки
около 1 МКС 2j.
Однако в р де случаев указанное быстродействие  вл етс  недостаточным .
При необходимости же обеспечени  длительности выборки около 0,1 мкс схема экспериментальной  чейки аналоговой пам ти существенно усложн етс  З. Таким образом, требование повышени  быстродействи  приводит к непомерному усложнению аналогового запоминающего устройства если его
0 строить в соответствии известным устройством , так как при этом дл  вз ти  N временных выборок требуетс  применение N  чеек быстродействующей аналоговой пам ти.
5
Цель изобретени  - повышение быстродействи  устройства и его упрощение .
Поставленна  цель достигаетс  тем, что в аналоговое запоминающее уст0 роиство, содержащее блок пам ти, кажда   чейка которого выполнена в виде ключа и накопительного элемента, например конденсатора,, одна из обкладок которого соединена с шиной нуле5 вого потенциала, а друга  - с входом выходом ключа, управл ющий вход ключа каждой  чейки пам ти соединен с соответствующим выходом распределител , а вход-выход с выходом устройQ ства, синхронизатор, вход которого
одключен к шине управлени , первый орМирователь импульсов, один из ыходов которого соединен со входом аспределител , вход первого формиовател  импульсов соединен с выходом синхронизатора, выходы блока пам ти оединены с выходом устройства, ввеены блок буферной пай ти и второй формирователь импульсов., вход котоого соединен с другим выходом пер-. вого формировател  импульсов, выход второго формировател , импульсов подлючен к одному из входов блока буферной пам ти, другой вход которого подсоединен к информационному входу устройства, а выход блока, буферной Пс1м ти соединен с входом-выходом ключа каждой  чейки пам ти..
На фиг. 1 изображена функциональна  схема предложенного устройства; на фиг. 2 - временна  диаграмма работЫ предложенного устройства.
Устройство содержит блок 1 пам ти блок 2 буферной пам ти, распределиГель 3, синхронизатор 4, формирователь 5 и б импульсов, информационный вход 7, выход 8 устройства, шину 9 управлени . Блок 2 буферной -пам ти включен между информационным входом 7 аналогового запоминающего устройства и общим входом блока 1. Он используетс  дл  запоминани  на первом этапе , обеспечива  запись текущего уровн  сигнала при поступлении каждого импульса выборки на ее управл квдий вход и его запоминание на врем  до поступлени  следующего импульса выборки с одновременной перезаписью информации дл  длительного хранени  в блоке 1 аналоговой пам ти.
Работа устройства происходит следующим образом.
при подаче на вход управлени  блока 2 буферной пам ти в иомент времени t. (фиг. 2) первого импульса UQ выборки, длительностью С происходит запись текущего уровн  одно- . кратного импульсного сигнала, поступающего на измерительный вход  чейки 1 пам ти, и его запоминание на врем  до поступлени  следующего импульса выборки. В этом промежутке t времени t t + ut, где At - интервал времени между иlvшyльcaми выборок производитс  перезапись информации из блока 2 буферной пам ти дл  длительного хранени  в первый канал блока 1 аналоговой пам ти -в горого этапа запоминани  . Дл  этого в указанный itpoмежуток времени н-а вход управлени  первого канала, блока 1 подаетс  им- пульс Uy( перезаписи. При этом импульсы перезаписи на остальных каналах блока 1 Второго этапа запоминани  отсутствуют..
При поступлении через промежуток времени At , в момент времени tj, второго импульса U 2. выборки на вход управлени  блока 2 буферной пам ти..
аналогичным образом происходит запись и запоминание текущего уровн  однократного импульсного сигнала в
промежутке времени t2 t
tj, + At
2
Однако перезапись при этом осуществл етс  уже во второй канал блока 1 второго этапа запоминани  за счет подачи импульса перезаписи Uj на его управл ющий вход. Аналогично импульсы перезаписи на остальных канала при этом отсутствуют. Подобным образом осуществл етс  работа устройства при подаче следующих импульсов выборки до заполнени  всех каналов блока 1 временных выборок на втором этапе запоминани ..
Впоследствие информаци , записанна  в каналах блока 1 второго этапа затпоминани  тем или иным способом, считываетс  на следующем этапе запоминани . Дл  этого, например (как показано на Фиг. 1), может использоватьс  единственно устройство считывани  если процесс считывани  осуществл ть поочередно с помощью управл ющих ключей блока 1..
Применимость предложенного аналогового запоминающего устройства дл  .измерени  однократных импульсных сигналов методом стробировани  основана на том факте, что в соответствии с теоремой Котельникова любой непрерывный сигнал с ограниченнЕлм частотным спектром полностью определ етс  совокупностью его выборок, временной интервал между которыми зависит от максимсшьной частоты спектра сигнала. Длительность же самих временных выборок дл  обеспечени  достаточной точности измерений должна быть намного меньше интервала между ними. Таким образ ONJJ в случае стробоскопического способа регистрации однократных сигналов оптимальным  вл етс  режим, когда временной интервал между выборками существенно превышает длительность самой выборки. Это позвол ет использовать в измерительном устройстве единственную  чейку аналоговой пам ти дл  предварительного запоминани  на первом этапе.

Claims (3)

1. Приборы и техника эксперимента ,.. 1, 1975, с. 133-135,
to
2. Приборы и техника эксперимента , №3, 1972, с,.107-109.
3.Приборы и техника эксперимента № 5, 1975, с. 68-70 (прототип).
SU792799856A 1979-07-23 1979-07-23 Аналоговое запоминающее устройство SU832602A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792799856A SU832602A1 (ru) 1979-07-23 1979-07-23 Аналоговое запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792799856A SU832602A1 (ru) 1979-07-23 1979-07-23 Аналоговое запоминающее устройство

Publications (1)

Publication Number Publication Date
SU832602A1 true SU832602A1 (ru) 1981-05-23

Family

ID=20842183

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792799856A SU832602A1 (ru) 1979-07-23 1979-07-23 Аналоговое запоминающее устройство

Country Status (1)

Country Link
SU (1) SU832602A1 (ru)

Similar Documents

Publication Publication Date Title
US4648072A (en) High speed data acquisition utilizing multiplex charge transfer devices
SU832602A1 (ru) Аналоговое запоминающее устройство
US4725748A (en) High speed data acquisition utilizing multiple charge transfer delay lines
SU567174A1 (ru) Устройство дл сжати информации
SU1487191A1 (ru) Многоканальный преобразователь код-напряжение ·
SU750496A1 (ru) Многоканальна система дл анализа экстремумов
SU1015446A1 (ru) Аналоговое запоминающее устройство
SU1354194A1 (ru) Сигнатурный анализатор
SU699485A1 (ru) Устройство дл измерени серии временных интервалов
RU2002307C1 (ru) Устройство дл адресации знакогенератора
SU1067535A2 (ru) Аналоговое запоминающее устройство
SU598127A1 (ru) Аналоговое запоминающее устройство
SU997245A1 (ru) Измерительна система
SU1506448A1 (ru) Логический анализатор
SU962821A1 (ru) Цифровой регистратор формы импульсных сигналов
SU1629868A1 (ru) Устройство дл спектрального анализа электрических сигналов
SU1737370A1 (ru) Измеритель глубины модул ции
SU1115075A1 (ru) Устройство дл управлени регистратором информации на двухстороннем носителе
SU1238165A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1580563A1 (ru) Устройство дл контрол равновесного кода
SU894556A1 (ru) Многоканальное устройство дл определени координат развивающейс трещины
SU1114983A1 (ru) Устройство дл анализа формы непериодических импульсных сигналов
SU1751713A1 (ru) Измеритель временных интервалов импульсных последовательностей
SU1471223A1 (ru) Цифровое устройство задержки
SU898404A2 (ru) Многоканальное устройство дл упор доченной выборки значений параметра