SU1304170A1 - Устройство дл регистрации информации - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике и предназначено дл  регистрации в цифровом виде однократных или редко повтор ющихс  электрических сигналов и может быть использовано дл  исследовани  быстропротекающих однократных процессов в геофизике,  дерНой физике, ультразвуковой акустике, медицине и т.д. Изобретение позвол ет повысить точность регистрации путем определени  действительных значений порогов преобразовани  и вычислени  уточненных оценок мгновенных значений . Определение действительных значений порогов преобразовани  перед регистрацией информации уменьшает систематическую составл ющую погрешности регистрации, которую определ ют временной и температурный дрейф тракта регистрации, а N-кратное квантование одного образцового значени  напр жени  в режиме тестировани  уменьшает погрешность определени  действительного значени  порога преобразовани  за счет введени  в устройство , содержащее усилитель 1, генератор 10 псевдослучайных чисел, первый цифроаналоговый преобразователь 8, аналоговый сумматор 7, аналого-цифровой преобразователь 11, первый блок 12 пам ти, блок 17 управлени , цифровой фильтр 9, коммутатор 2, второй цифроаналоговый преобразователь 3, блок 15 сравнени , двух счетчиков 6 и 8, двух регистров 14 и 4, сумматора 5, второго блока 19 пам ти и двух мультиплексоров 16 и 20. 1 з.п. ф-лы, 2 ил. i сл оз о 4

Description

113041

Изобретение относитс  к информационно-измерительной технике, в частности к приборам дл  регистрации в Цифровом виде однократных или редко повтор ющихс  электрических сигна- 5 лов, и может быть использовано дл  исследовани  быстропротекагащих одно- кратНых процессов.

Цель изобретени  - повышение точности регистрации за счет определени  действительных (реальных) значений порогов (уровней) преобразовани  и вычислени  уточненных оценок мгновенных значений. с

На фиг.1 изображена функциональна  схема устройства дл  регистрации; на фиг.2 - структурна  схема блока управлени  .

Устройство дл  регистрации информации содержит .усилитель 1 , коммутатор 2, первый цифроаналоговый преобразователь 3, первьп регистр 4, сумматор 5, первый счетчик 6, сумматор 7, второй цифроаналоговый преобразователь 8, цифровой фильтр 9, генератор 10 псевдослучайных чисел, аналого-цифровой.преобразователь 11, первый блок 12 пам ти, блок 13 форми ровани  адреса, второй регистр 14, блок 15 сравнени , первый мультиплексор 16, блок 17 управлени , второй счетчик 18, второй блок 19 пам ти, второй мультиплексор 20. Четвертый выход блока 17 управлени  подключен к стробирующему входу аналого-цифровго преобразовател  11, а п тый выход блока 17 управлени  соединен с входом разрешени  записи блока 12 пам ти . Выход сумматора 5 подключен к информационному входу блока 19 пам ти ,, а его выход соединен с вторым входом цифрового фильтра.9, выход которого  вл етс  выходом устройства

Блок 17 управлени  содержит блок 21 задани  кодов, регистр 22, два арифметическо-логических блока 23 и 24, мультиплексор 25, цифровой компаратор 26, генератор 27 тактовых импульсов, управл емый делитель 28 частоты, четыре элемента И 29-32, три триггера 33-35, формирователь 36 импульсов и делитель 37 частоты.

Устройство работает следующим образом .

Устройство дл  регистрации информации может работать в трех режимах: тестировани , регистрации и с.чи . тывани  записанной информации. Отли

5

0

5

702

чие работы устройства в режиме тестировани  от работы в режиме регистрации состоит в том, что в режиме тестировани  регистрирун:1тс  образцовые значени  напр жений первого цифро- аналогового преобразовател  3с Перед регистрацией информации производитс  тестирование устройства с целью, определени  действител1.ных значений порогов квантовани  аналого-цифрового преобразовател  11 и последующего вычислени  оценок мгновенного значени , в зависимости от полученного результата квантовани . Ре сим тестировани  выбираетс  на блоке 21 нажатием переключател  lIpoBBpKii. Блок 2 представл ет собой набор средств управлени , а именно кнопок и переключателей , при нажатии Пб;реключател  Проверку с шестого выхода блока 21 через третий выход блока 17 управлени  подаетс  сигнал, соответствующий 1. При этом блокируетс  управл ющий вход генератора 10 псевдослучайных чисел, наход щегос  в нулевом состо нии, а к В1;оду аналого- цифрового преобразовател  11 через аналоговый сумматор 7 и коммутатор 2 подключаетс  выход первого цифроана- логового преобразовател  3. Далее на блоке 21 кодовым переключателем выбираетс  частота регистрации. Соответствующий ей код, выбранный кодовым переключателем, с п того выхода блока 21, поступает на управл ющий вход управл емого делител  28 частоты , посредством которого частота генератора 27 тактовых импульсов делит .„ с на 2 , где - выбранное кодовым переключателем число. После этого в блоке 21 кодовым переключателем Приращение и переключателем Нарастание - спад выбираютс  услови  нача ла регистрации, включающие соответственно приращение регистрируемого сигнала и его фронт. Соответствующий выбранному приращению код и выбранному фронту логический сигнал по первому и второму выходам блока 21 поступают на цифровой компаратор 26. В режиме тестировани  кодовый переключатель Приращение устанавливаетс  в нулевое состо ние. При нажатии в блоке 2 кнопки Подготовка триггер 35 устанавливаетс  в единичное состо ние, привод  устройство в готовность дл  регистрации информации. Перед началом регистрации привод тс 

0

5

0

5

в нулевое состо ние счетчики 6 и 18, регистры 4 и 1А и устанавливаетс  код, равный 1, блоку 10.

При нажатии на пульте 21 управлени  кнопки Разрешение записи/считывани  формирователем 36 импульсов формируетс  импульс длительностью меньше t A, где t - период генератора 27 тактовых импульсов; А - количество отсчетов, записываемых в блок 12 пам ти. Сформированный импульс через элемент И 31 устанавливает в единичное состо ние триггер 33, разрешающий при выполнении условий начала регистрации начать регистрацию .

Импульс Пуск вырабатывает цифровой компаратор 26 при превышении приращени  регистрируемого сигнала выбранного приращени  соответствук - щего фронта.

Перед началом регистрации информации регистрируемый аналоговый сигнал квантуетс  аналого-цифровым преобразователем 11 выбранной частоты регистрации , поступающей с выхода управл емого делител  28 частоты по четвертому выходу блока 17 управлени . Каждый результат .квантовани 

, блока

управлени  импульсов стр

/0

15

бировани  блока 15 сравнени .

Во врем  режима тестировани  с чиком 6 и цифроаналоговым преобра вателем 3 формируютс  2 -1 значен образцового напр жени  U , котор через коммутатор 2 и аналоговый матор 7 поступают на аналого-цифр преобразователь 11 и квантуютс  выбранной частотой, где п 1,2,. 2 -1, k - количество разр дов пе вого цифроаналогового преобразова л  3. Каждое значение напр жени  Иол раз квантуетс  и каждый полученны результат U сравниваетс  блоком сравнени  с искомым порогом кванто ни  ш, сформированным блоком 13, где ,2,...,2 , где р - количество разр дов аналого-цифрового

20 преобразовател  11. Счетчиком 18 п считываетс  число раз совпадени  кода результата квантовани  Ug с кодом искомого порога т. Если в те чение N тактов, задаваемых делител

25 37 частоты, счетчик 18 не перепол нитс , т.е. количество раз меньше или равно N/2, то после N т тов счетчик 18 сбрасываетс  и к ре зультату счетчика 6 прибавл етс  е

30 ница - формируетс  следующее значе

и. поступает через второй вход бло- ™ напр жени  U и N-тактовый

Q ков 17 управлени  на входы арифметическо-логических блоков 23 и 24, посредством которых определ етс  UQ - й- UQ., - U(j, где UQ., -предыдущий результат квантовани , хран щийс  в регистре 22. Если UQ - ,0, то арифметичёско-логический блок 23 на выходе переполнени  формирует сигнал, который одновременно с полученной разницей UQ., -UQ арифметическо-ло- гическим блоком 24 подаетс  через мультиплексор 25 на третий и четвертый входы цифрового компаратора 26 дл  сравнени  с выбранными услови ми начала регистрации. Если же Ug .,0, то на цифровой компаратор 26 поступает разница, полученна  арифметичес- ко-логическим блоком 23. Так как приращение сигнала в режиме тестировани  выбираетс  равным нулю, то со следующим тактовым импульсом регистрации после разрешени  записи цифровым компаратором 26 формируетс  импульс, который через элемент И 29 устанавливает в единичное состо ние триггер 34, разрешающий проход через элемент И 32 по первому выходу

40 величине

HilDL.

j nn.

, где код

цикл преобразовани  - сравнени  повтор етс . Если в течение N тактов число раз UQ m больше N/2, 35 то счетчик 18 формирует сигнал, ко торый в адрес, равный т-1, блока 1 пам ти записывает уточненную оценк мгновенного значени  Up,, равную

, 2

m-ro порога квантовани , Ijon °Д (m-l)-ro порога квантовани . Эта в личина определ етс  сумматором 5. При этом код адреса т-1 и код вели чины UQ хран тс  соответственно в регистре 14 и в регистре 4. Делени на два осуществл етс  переносом за п той на один разр д. После записи и в блок 19 пам ти тем же сигнало счетчика 18 в регистры 14 и 4 запи сываютс  соответственно m и И , а содержимому блока 13 через мультип сор 16 добавл етс  единица, т.е. устанавливаетс  следующий искомый порог квантовани . Аналогичным обр , зом определ ютс  и в блок 19 пам т записываютс  все остальные уточнен ные оценки мгновенного значени  U

45

50

55

,

13041 /О

, блока

управлени  импульсов стро

бировани  блока 15 сравнени .

Во врем  режима тестировани  счетчиком 6 и цифроаналоговым преобразо-- вателем 3 формируютс  2 -1 значени  образцового напр жени  U , которые через коммутатор 2 и аналоговый сумматор 7 поступают на аналого-цифровой преобразователь 11 и квантуютс  выбранной частотой, где п 1,2,..., 2 -1, k - количество разр дов первого цифроаналогового преобразовател  3. Каждое значение напр жени  Иол N раз квантуетс  и каждый полученный результат U сравниваетс  блоком 15 сравнени  с искомым порогом квантовани  ш, сформированным блоком 13, где ,2,...,2 , где р - количество разр дов аналого-цифрового

преобразовател  11. Счетчиком 18 подсчитываетс  число раз совпадени  кода результата квантовани  Ug с кодом искомого порога т. Если в течение N тактов, задаваемых делителем

37 частоты, счетчик 18 не переполнитс , т.е. количество раз меньше или равно N/2, то после N тактов счетчик 18 сбрасываетс  и к результату счетчика 6 прибавл етс  единица - формируетс  следующее значе™ напр жени  U и N-тактовый

0 величине

HilDL.

j nn.

, где код

цикл преобразовани  - сравнени  повтор етс . Если в течение N тактов число раз UQ m больше N/2, 5 то счетчик 18 формирует сигнал, который в адрес, равный т-1, блока 19 пам ти записывает уточненную оценку мгновенного значени  Up,, равную

, 2

m-ro порога квантовани , Ijon °Д (m-l)-ro порога квантовани . Эта величина определ етс  сумматором 5. При этом код адреса т-1 и код величины UQ хран тс  соответственно в регистре 14 и в регистре 4. Деление на два осуществл етс  переносом зап той на один разр д. После записи и в блок 19 пам ти тем же сигналом счетчика 18 в регистры 14 и 4 записываютс  соответственно m и И , а к содержимому блока 13 через мультиплексор 16 добавл етс  единица, т.е. устанавливаетс  следующий искомый порог квантовани . Аналогичным обра- ,зом определ ютс  и в блок 19 пам ти записываютс  все остальные уточненные оценки мгновенного значени  U,

5

0

5

513041

Сигнал окончани  тестировани  формирует блок 13 в (т+1)ый такт. Этот сигнал сбрасывает триггеры 33, 34 и 35, и режим тестировани  прекращаетс . Устройство готово дл  регистра- ном состо нии генератор 10 нсевдослучайных чисел и блок 13 формировани  адреса находитс  в нулевом состо нии. После прихода каждого импульса .считывани  из блока 12 пам ти считываетс  очередное слово хранимой информации, которое через мультиплексор 20 поступает на адресные входы блока 19 пам ти . В зависимости от зарегистрированного слова информаБии на выходе блока 19 пам ти считываетс  уточненна  оценка мгновенного значени , котора  поступает на один вход цифрового фильтра 9. На второй вход цифрового фильтра 9 как дробна  часть мгновенного значени  подаетс  код вспомогательного случайного сигнала, который использовалс  при получении данного отсчета во врем  регистрации информации. На выходе цифрового фильтра 9 вьщел ютс  уточненные мгновенные значени  зарегистрированного сигнала. После формировани  блоком 13 импульса переполнени  считывание прекращаетс  и устройство переходит в режим хранени  информации.

ции информации.

Выбор параметров режима регистрации и последовательность управлени  при регистрации информации аналогичны режиму тестировани . Разница сое- тоит только в том, что услови  начала регистрации могут быть выбраны лю .быми. Поэтому после нажати  в блоке 21 кнопки Разрешение .записи/считывани  регистраци  информации в блок 12 пам ти начнетс  только после того, как п риращение регистрируемого CHI- нала превысит выбранное приращение заданного фронта.

При регистрации информации анало- говьй с.игнал Uy масштабируетс  усилителем 1 и через.коммутатор 2 поступает на один вход аналогового сумматора 7. На вычитающий вход аналогового сумматора 7 подаетс  нормированный по величине кванта q аналого-цифрового преобразовател  11 вспомогательный случайный сигнал, формируемый на каждый такт выбранной частоты регистрации генератором 10 псевдослучайных

, чисел и цифроаналоговым преобразователем- 8. Полученна  разница на выходе аналогового сумматора 7 квантуетс  аналого-цифровым преобразователем 1

40

45

В исходном состо нии обнул етс  гене- 35 информации, содержащее усилитель, ратор 10- псевдослучайных чисел и блок 13 формировани  адреса. После начала регистрации полученные аналого-цифровым преобразователем 11 мгновенные значени  разницы регистрируемого сигнала и вспомогательного случайного сигнала последовательно записываютс  в блок 12 пам ти, после заполнени  которого блок 13 вырабатывает импульс переполнени , поступающий на первый вход блока 17 управлени . Этим сигналом сбрасьшаютс  триггеры 33,35 и 34, и режим регистрации информации прекращаетс . Устройство переходит в реж. гм хранени  зарегистрированной информации.

Дл  считывани  хранимой информации в блоке 21 кодовым перекл очате- лем выбираетс  частота считывани  переключателем, которым выбиралась частота регистрации. После этого нажатием КН.ОПКИ Разрешение записи/

вход которого  вл етс  входной шин последовательно соединенные генера тор псевдослучайных чисел, первый цифроаналоговый преобразователь, аналоговый сумматор, аналого-цифро вой преобразователь и первый блок м ти, а также блок управлени , пер вый выход которого подключен к та товому входу генератора псевдослучайных чисел и к упревл ющему вхо первого блока пам ти, выходы гене ратора псевдослучайных чисел подключены к соответствук1щим первым входам цифрового фильтра, выходы к торого  вл ютс  выходными шинами, отлинаюп.1еес  тем, что с целью повышени  точности регист рации информации, ввел.ены блок -фор мировани  адреса, ком1 :утатор, втор 55 цифроаналоговьш преобразователь,

блок сравнени , два счетчика, два гистра, сумматор, второй блок пам  и два мультиплексора, причем выхо усилител  подкл цочен к первому вход

50

считывани  формирователем 36 импульсов вырабатываетс  импульс, который

70 6 через элемент И 30 устанавливает в единичное состо ние триггер 34, разрешающий проход через элемент И 32 имнульсов выбранной частоты. В исходном состо нии генератор 10 нсевдослучайных чисел и блок 13 формировани  адреса находитс  в нулевом состо нии. После прихода каждого импульса .считывани  из блока 12 пам ти считываетс  очередное слово хранимой информации, которое через мультиплексор 20 поступает на адресные входы блока 19 пам ти . В зависимости от зарегистрированного слова информаБии на выходе блока 19 пам ти считываетс  уточненна  оценка мгновенного значени , котора  поступает на один вход цифрового фильтра 9. На второй вход цифрового фильтра 9 как дробна  часть мгновенного значени  подаетс  код вспомогательного случайного сигнала, который использовалс  при получении данного отсчета во врем  регистрации информации. На выходе цифрового фильтра 9 вьщел ютс  уточненные мгновенные значени  зарегистрированного сигнала. После формировани  блоком 13 импульса переполнени  считывание прекращаетс  и устройство переходит в режим хранени  информации.

Claims (2)

1. Формула изобретени  1. Устройство дл  регистрации

   информации, содержащее усилитель,

   вход которого  вл етс  входной шиной, последовательно соединенные генератор псевдослучайных чисел, первый цифроаналоговый преобразователь, аналоговый сумматор, аналого-цифровой преобразователь и первый блок пам ти , а также блок управлени , первый выход которого подключен к тактовому входу генератора псевдослучайных чисел и к упревл ющему входу первого блока пам ти, выходы генератора псевдослучайных чисел подключены к соответствук1щим первым входам цифрового фильтра, выходы которого  вл ютс  выходными шинами, отлинаюп.1еес  тем, что, с целью повышени  точности регистрации информации, ввел.ены блок -формировани  адреса, ком1 :утатор, второй цифроаналоговьш преобразователь,

   блок сравнени , два счетчика, два регистра , сумматор, второй блок пам ти и два мультиплексора, причем выход усилител  подкл цочен к первому входу

   713

   коммутатора, второй вход которого подключен к выходу второго цифроана- логового преобразовател , а выход соединен с вторым входом аналогового сумматора, входы второго цифроанало- гового преобразовател  объединены с соответствующими информационными входами первого регистра, первыми входами сумматора, вторыми входами соединенного с соответствующими вы- ходами первого регистра, и подключены к соответствующим выходам первого счетчика, счетный вход которого объединен с входом сброса второго счетчика и подключен к второму выхо- ду блока управлени , третий выход которого подключен к управл ющему входу коммутатора, к управл ющему входу генератора псевдослучайных чисел, к входу разрешени  записи вто рого блока пам ти, к входу управлени  первого мультиплексора и к входу управлени  второго мультиплексора , первые информационные входы которого соединены с выходами второго ре гистра, а вторые информационные входы - с выходами первого блока пам ти первый выход блока управлени  соединен с первым информационным входом первого мультиплексора и с входом стробировани  блока сравнени , выход первого мультиплексора подключен к тактовому входу блока формировани  адреса, первьш выход которого соединен с первым входом блока управ ленн , вторые входы которого объединены с первыми информационными входами блока сравнени  и подключены к выходу аналого-цифрового преобразовател , а вторые информационные входы блока сравнени  объединены с информа ционными входами второго регистра, адресными входами первого блока пам ти и подключены к вторым выходам блока формировани  адреса, выход блока сравнени  подключен к счетному входу второго счетчика, выход которого соединен с вторым информа- 1Ц1ОННЫМ входом первого мультиплексора , с управл ющими входами первого и второго регистров и с управл ющим входом второго блока пам ти, входы адреса которого подключены к выходам второго мультиплексора, информационные входы второго блока пам ти сое- динены с выходом сумматора, а выходы подключены к вторым входам цифрового фильтра, четвертый выход блока уп708

   равлени  подключен к стробирующему входу аналого-цифрового преобразовател , а п тый выход соединен с входом разрешени  записи первого блока пам ти.
2. 2. Устройство по n .l , о т л и - чающеес  тем, что блок управлени  выполнен на блоке задани  кодов, регистре, двух арифметическо- логических блоках, мультиплексоре, цифровом компараторе, генераторе тактовых импульсов, управл емом делителе частоты, четырех элементах И, делителе частоты, трех триггерах и формирователе импульсов, первые и второй выходы блока задани  кодов подключены к соответствующим первым и второму входам цифрового компаратора соответственно, третьи входы которого соединены с соответствующими выходами мультиплексора, четвертый вход объединен с управл ющим входом мультиплексора , выходом переноса первого арифметическо-логического блока, первые информационные входы мультиплексора подключены к соответствующим выходам первого арифметическо-логического блока, а вторые информационны входы соединены с соответствующими выходами второго арифметическо-логического блока, первые входы которого объединены с первыми входами первого арифметическо-логического блока, информационными входами регистра и  вл ютс  вторыми входами блока управлени  первым входом которого  вл ютс  вхо- установки в О первого, второго и третьего триггеров, пр мой выход первого триггера подключен к первому входу первого элемента И, второй вход которого подключен к выходу цифрового компаратора, п тый вход которого объединен с входом управлени  регистра, первым входом второго элемента И и подключен к выходу управл емого делител  частоты и  вл етс  четвертым выходом блока управлени , выход первого элемента И соединен с первым входом установки в второго триггера 5 второй вход установки в которого подключен к выходу третьего элемента И, первый вход которого объединен с первым входом четвертого элемента И и подключен к выходу формировател  импульсов, вход которого подключен к третьему выходу блока задани  кодов , четвертый выход которого подключен к входу установки в 1 треть9 13041

   его триггера, инверсный и пр мой Bt)i ходы которого соединены, соответственно , с вторым входом третьего эле- ,мента И и вторым входом четвертого элемента И, причем пр мой выход 5 третьего триггера  вл етс  п тым выходом блока управлени , выход четвертого элемента И соединен с входом установки в 1 первого триггера, п тые выходы блока задани  кодов соеди- tO нены с соответствующими управл ющими входами управл емого делител  частоты, тактовый вход которого соеСоставитель И.Романова .Редактор М.Товтин Техред И.Попович

   1324/57

   Тираж 902Подписнсе

   БНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 1 13035, Москва, Л(-35, Раушска  наб. , д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   010

   динен с выходом генератора тактовых импульсов, пр мой выход второго триггера подключен к второму входу второго элемента И, выход которого соединен с входом делител  частоты и  вл етс  первым выходом блока управлени , а выход делител  частоты  вл етс  вторым выходом блока управлени , выходы регистра подключены к соответствующим вторым входам первого и второго арифметическэ-логических блоков ,ашестой выход блока задани  кодов  вл етс  третьим выходом блока управлени .

   фиг. 2.

   Корректор Е.Рошко