NL8005852A - Digitaal-analoog omzetter. - Google Patents

Digitaal-analoog omzetter. Download PDF

Info

Publication number
NL8005852A
NL8005852A NL8005852A NL8005852A NL8005852A NL 8005852 A NL8005852 A NL 8005852A NL 8005852 A NL8005852 A NL 8005852A NL 8005852 A NL8005852 A NL 8005852A NL 8005852 A NL8005852 A NL 8005852A
Authority
NL
Netherlands
Prior art keywords
signal
digital
dac
output
compensation
Prior art date
Application number
NL8005852A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of NL8005852A publication Critical patent/NL8005852A/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

803344/Ti/AA/CP
Korte aanduiding: Digitaal-analoog omzetter.
De uitvinding heeft betrekking op een digitaal-analoog omzetter, hierna genoemd "DAC", voor gebruik in een PCM opname/ weergaveinrichting voor videoschijven, videobanden, etc. en in het bijzonder op de uitvoering van een DAC met een compensatie-5keten welke geschikt is voor de fabrikage ervan in de vorm van een geïntegreerde keten (IC).
Bekend is een werkwijze waarbij de niet lineaire karakteristieken van een DAC gecompenseerd worden door gebruik van een hellingspanning met goede lineairiteit als lineairiteitsrefe-10rentie. De compensatie wordt daarbij uitgevoerd voor de hoge bits van een digitaal ingangssignaal met grote lineairiteits-fouten en wordt afgerond door de opslag van compensatiegroot-ten voor respektievelijke adressen in een RAM (willekeurig toegankelijk lees/schrijfgeheugen) waarbij de hoogste bits als 15adressen gebruikt worden. Indien de DAC gebruikt wordt voor digitaal naar analoog omzetting (DAC) wordt de compensatie grootte op een digitale of analoge wijze uitgelezen en toegevoegd aan een ingangssignaal. De werkwijze zal nader worden toegelicht.
20 1) Compensatiewerking: hierna volgt een compensatievoor- beeld voor de vier hoogste bits van een digitaal ingangssignaal .
Een groep hoogste bits UB van een digitaal ingangssignaal en een uitgangssignaal (beginwaarde: ”0000") van een eerste 25teller bestaande uit bijvoorbeeld 4 bits worden gekozen door een kiesketen. Op dat moment worden van een groep lagere bits LB van het digitale ingangssignaal alle bits 0 (nul) gemaakt, en wordt een uitgangssignaal van een RAM of een groep compen-satiebits (bestaande uit m bits) met betrekking tot het invoe-30ren ervan geblokkeerd. Een ingangssignaal van de DAC gevormd door het uitgangssignaal van de kiesketen en de lagere bits LB is I = ”0000, 0...Q" en een uitgangssignaal van de DAC dat daarmee overeenkomt omvat slechts een verschuivingscomponent (e V). Op het moment dat een uitgangssignaal (VR V) van een 35hellingspanningsgenerator eQ V heeft overschreden wordt het tellen van de uitgangsklokpulsen van een klokgenerator gestart door een tweede teller (bestaande uit m bits). Tegelijkertijd 8005852 -2- wordt een uitgangssignaal (beginwaarde "0..0") van de tweede teller op dat moment als compensatiegrootte voor het ingangssignaal I van de DAC in het adres "0000" van de RAM geschreven en telt de eerste teller 1 op, zodat haar uitgangssignaal 5 ”0001» wordt.
Dientengevolge wordt het ingangssignaal van de DAC 1^ = "0001, 0...0". Met e^ V als het daarmee overeenkomende uitgangssignaal van de DAC wordt op het moment dat de helling-spanning e^ V heeft overschreden een uitgangssignaal van 10 de tweede teller in een adres "0001" van de RAM geschreven als compensatiegrootte voor het ingangssignaal van de DAC en telt de eerste teller 1 op waardoor haar uitgangssignaal "0010" wordt.
Daarna worden compensatiegrootten voor de ingangssignalen 15 do - lor-) van de DAC overeenkomend met uitgangssignalen "0010" - d. 15 "1111" van de eerste teller op gelijke wijze geschreven in adressen "0010" - "1111" van de RAM waarna de compensatiebe-werkingen beëindigd zijn.
2) DAC werking: de groep hoogste bits UB van het digitale 20 ingangssignaal worden door de kiesketen gekozen en worden toegevoerd aan de DAC tezamen met de groep lagere bits LB en het uitgangssignaal van de RAM overeenkomend met de hoogste bits UB en wordt een gecompenseerd analoog uitgangspunt geleverd.
Bij de hierboven beschreven werkwijze duurt een compensatie-25 werkwijze enkele tientallen milliseconden tot enkele honderden milliseconden, gedurende welke tijd de DAC bewerking niet uitgevoerd kan worden. Daardoor kan de DAC niet continu gebruikt worden in een geval waarbij de compensaties vaak uitgevoerd moeten worden ten gevolge van bijvoorbeeld grote temperatuurver-30 anderingen.
De uitvinding beoogt de moeilijkheden met de bekende DAC die uitgevoerd is met een keten voor het berekenen van de compensatiegrootte door gebruik van de hellingspanninggenerator, op te lossen en een DAC te verschaffen welke een gecompenseerd 35 analoog signaal kan leveren door het uitvoeren van een DAC bewerking zonder het gebruik van een belangrijke compensatie-tijdinterval.
Daartoe wordt volgens de uitvinding een deeltijdinterval 8005852 * ί -3- in een fundamentele periode waarbinnen een DAC bewerking uitgevoerd wordt toegewezen aan een compensatiebewerking waarbij niet alleen de DAC bewerking maar ook de compensatiebewerking uitgevoerd wordt in de fundamentele periode. De omzetter vol-5 gens de uitvinding heeft een distributieketen bestaande uit schakelmiddelen. voor het distribueren van een DAC uitgangssignaal naar een bepaalde keten, en een bemonsterhoudketen die het door de distributieketen gedistribueerde uitgangssignaal van de DAC bemonstert en vasthoudt gedurende ten minste een 10 tijdinterval van de DAC bewerking. Een met het door de distributieketen gedistribueerde uitgangssignaal van de DAC overeenkomend signaal en een uitgangssignaal van de hellingsspan-ningsgenerator worden vergeleken binnen het tijdinterval van de compensatieteverking. Daarna worden operaties als de voor-15 gaande herhaald voor het vinden van de gewenste compensatie-grootten en voor het schrijven daarvan in de RAM.
De uitvinding wordt toelicht. aan de hand van de tekening: fig. 1 toont een blokschema van de keten volgens een eer-20 ste uitvoeringsvorm van de uitvinding; fig. 2 toont in een diagram signaalgolfvormen optredend in bepaalde delen van de keten van figuur 1; fig. 3 is een blokschema van de keten van een tweede uitvoeringsvorm van de uitvinding; 25 fig. A toont in een diagram signaalgolfvormen die optreden in bepaalde delen van de keten volgens fig. 3; fig. 5 toont in een diagram een toewijzingsvoorbeeld van compensatietijdintervallen bij aanwezigheid van een aantal 4 stellen ingangsgegevens; 30 fig. 6 is een blokdiagram van een keten volgens een derde uitvoeringsvorm van de uitvinding; en fig. 7 toont in een diagram signaalgolfvormen die optreden in bepaalde delen van de keten van fig. 6.
Fig. 1 toont een eerste uitvoeringsvorm van de uitvinding.
35 De figuur toont kiesketens 71, 7.2 en 73 met elk een wisselscha-kelketen voor het kiezen uit twee stellen ingangssignalen. Het verwijzingscijfer 74 geeft een distributieketen aan met een wisselschakelketen voor het distribueren van de ingangssignalen 8 o fi 5 8 R 9 -4- naar één van de twee uitgangslijnen. De wisselschakelketens in deze ketens worden gestuurd door tempeerpulsen SCLK afkomstig van een tijdpulsgenerator 100 voor het genereren van voorafbepaalde tijdpulsen (in de onderhavige uitvoering hebben de 5 tijdpulsen SCLK hetzelfde tijdsverloop als de uitgangsklok-pulsen CLK van een klokgenerator 9). In fig. 2 zijn in een tijddiagram belangrijke signalen van de eerste uitvoeringsvorm weergegeven. De periode T van het signaal SCLK getoond in fig. 2a komt overeen met de fundamentele periode voor het 10 uitvoeren van de DAC bewerking. In de onderhavige uitvoeringsvorm wordt de DAC bewerking uitgevoerd in dat tijdinterval TH van de fundamentele periode waarbinnen het signaal SCLK logisch "1" is, terwijl de compensatiebewerking wordt uitgevoerd in een tijdinterval waarbinnen het signaal SCLK logisch "O" 15 is. Het is natuurlijk ook mogelijk de DAC bewerking in het tijdinterval en de compensatiebewerking in het tijdinterval uit te voeren.
Volgens de figuren 1 en 2 worden in het tijdinterval van de DAC bewerking in de eerste fundamentele periode 21 een 20 groep hoogste bits ÜB en een groep lagere bits LB van een aan DA omzetting te onderwerpen digitaal ingangssignaal gekozen door de kiesketens 71 respektievelijk 72 en wordt een uitgangssignaal van een RAM 5, te weten een van te voren opgeslagen compensatiegrootte, gekozen door de kiesketen 73.
25 Een analoog signaal (figuur 2b) verkregen door de DA om zetting in een DAC 1 wordt naar een bemonster-houdketen 11 gevoerd via de distributieketen 74. Er wordt bemonsterd door een tempeerpuls S/HCLK-1 (figuur 2d), die een breedte heeft van Ts en een periode T = Tg + T^D en die wordt opgewekt door de 30 tempeerpulsgenerator 100 op een voorafbepaald tijdstip na het instellen (t^, t^ etc. in fig. 2b) waar het wordt vastgehouden tot het moment dat de tempeerpuls S/HCLK-1 in de volgende fundamentele periode 22 optreedt. Dan wordt het uitwendig afgege-ven als signaal 0/P (fig. 2c).
35 In het tijdinterval TL van de compensatiebewerking in de fundamentele periode 21 begint een uitgangssignaal VR van een hellingspanningsgenerator 8 te stijgen en wordt door de kiesketen 71 een uitgangssignaal (beginwaarde: "0000") van een 4- 8005852 # »· -5- bit teller 6 gekozen en worden door respektievelijk de kies-ketens 72 en 73 een groep lagere bits, waarvan alle bits "0” zijn, en een groep compensatiebits, waarvan m (m> 1) bit of bits "O” zijn, gekozen. Een ingangssignaal van de DAC 1 wordt 5 I = ^0000,0...0% en een uitgangssignaal van de DAC 1 die afhankelijk is van het ingangssignaal IQ wordt door de distributieketen 74 naar een bemonster-houdketen 12 gevoerd. Het wordt bemonsterd door een tempeerpuls S/HCLK-2 (fig. 2f) met een breedte en een periode T = Tg + die wordt afgege-10 ven door de tempeerpulsgenerator 100 op een voorafbepaald tijdstip na het instellen (t^ in fig. 2e) waarna het vastgehouden wordt tot op het moment van stijgen van de tempeerpuls S/HCLK-2 in de volgende fundamentele periode 22.
Een uitgangssignaal SH (fig. 2e) van de bemonster-houd-15 keten 12 wordt naar een vergelijker 2 gevoerd en wordt daar vergeleken met de hellingspanning VR (fig. 2g). Synchroon met een uitgangssignaal (fig. 2h) van de vergelijker 2 en op het moment dat de hellingspanning VR het uitgangssignaal SH overschreden heeft wordt een uitgangssignaal (beginwaarde: "0..0") 20 van een m-bit teller 4 gezet in een slottrekker 51.
Tegelijkertijd daarmee zet het uitgangssignaal van de vergelijker 2 een zet-terugzet flip-flop 3 waarvan de uitgang Q een poort 30 vrijgeeft. Daardoor worden de uitgangsklokpulsen CLK van de klokgenerator 9 naar een klokpuls- (hierna afgekort 25 tot "CP") aansluiting van de teller 4 gevoerd en wordt het tellen van de pulsen CLK gestart.
Anderzijds, omdat een poort 31 vrijgegeven is door het uitgangssignaal van de vergelijker 2, waarbij de puls CLK geïnverteerd is door een invertor 41 wordt een puls overeenkomend 30 met het eerste tijdinterval van de compensatiebewerking nadat het uitgangssignaal van de vergelijker 2 logisch "1" geworden is (in fig. 2a, is de tijdinterval TL in de fundamentele periode 22 volgend op de fundamentele periode 21) een signaal R/W (fig. 2i) voor het toekennen van het schrijven of lezen van de 35 RAM 5 voor het schrijven van de inhoud van de slottrekker 51 in het adres "0000n van de RAM 5. Het adres van de RAM 5 is, gekozen door de kiesketen 71, het uitgangssignaal (beginwaarde: "ΟΟΟΟ11) van de 4-bit teller 6.
8005852 -6-
De uitgangspuls van de poort 31 wordt eveneens naar een CP aansluiting van de teller 6 gevoerd, zodat de teller 6 "1" optelt waardoor het uitgangssignaal ”0001" wordt. In het tijdinterval van de compensatie-bewerking in de fundamentele pe-5 riode 23 volgend op de fundamentele periode 22 in fig. 2a wordt het ingangssignaal van de DAC 1 daardoor 1^ = ”0001,0...0" en het uitgangssignaal van de DAC 1 reagerend op het ingangssignaal 1^ wordt bemonsterd en vastgehouden door de bemonster-houdketen 12 en vergeleken met de hellingspanning VR in de 10 vergelijker 2. Synchroon met het uitgangssignaal van de vergelijker 2 op het moment dat de hellingspanning VR de bemonsterde en vastgehouden waarde overschrijdt, wordt de inhoud van de teller 4 in de slottrekker 51 gezet. De inhoud van de slottrek-ker 51 wordt geschreven in het adres "0001" van de RAM 5 door 15 een puls overeenkomend met het volgende eerste tijdinterval van de compensatiebewerking. De teller 6 wordt met nogmaals een stap verhoogd en haar uitgang wordt "0010".
Daarna worden de voornoemde bewerkingen op gelijke wijze herhaald in de tijdintervallen van de compensatiebewerkingen 20 in de respektievelijke fundamentele perioden totdat het uitgangssignaal van de teller 6 "1111" wordt, waarna de compensatie beëindigd is. Na beëindiging van de compensatie worden de uitgangssignalen van de teller 4 en de teller 6 teruggebracht tot de beginwaarde "0..0" en "0000", wordt flip-flop 3 terug-25 gezet en wordt de hellingspanningsgenerator VR eveneens teruggebracht naar "0" door een transportsignaal CA van de teller 6. Door VR opnieuw te laten stijgen kan een nieuwe compensatiebewerking uitgevoerd worden.
De slottrekker 51 is in de keten volgens fig. 1 opgeno-30 men om de inhoud van de teller 4 vast te houden tot het tijdinterval van de compensatiebewerking omdat de inhoud van de RAM 5 niet herschreven kan worden in het tijdinterval van de DAC-bewerking in elke fundamentele periode. Indien de teller 4 geschikt is om op te tellen bij het stijgen van de klokpuls 35 CLK is de slottrekker 51 niet nodig.
In fig. 3 is een tweede uitvoeringsvorm van de uitvinding getoond met een tijddiagram van belangrijke signalen daarvoor in fig. 4. De tweede uitvoeringsvorm is een uitvoering voor 8005852 -7- het geval de bemonster-houdketen 12 in de eerste uitvoeringsvorm volgens fig. 1 niet gebruikt wordt.
Binnen de tijdsperiode waar de terapeerpuls SCLK als getoond in fig. 4a logisch "1" is, dat wil zeggen in het tijdin- 5 terval T„ van de DAC-bewerking in de fundamentele periode T, n is de werking van de tweede uitvoeringsvorm gelijk aan die. van de eerste uitvoeringsvorm. In het tijdinterval van de com-pensatieperiode, vergelijkbaar met het geval van de eerste uitvoeringsvorm, wordt het uitgangssignaal ("0000" - "1111") 10 van de teller 6 gekozen door de kiesketen 71 en worden alle nullen door de kiesketens 72 en 73 gekozen en naar de DAC 1 gevoerd. Het daarop reagerend uitgangssignaal van de DAC 1 wordt zonder een bemonster-houdketen te doorlopen door de dis-stributieketen 74 naar de vergelijker 2 gevoerd en wordt ver-15 geleken met de hellingspanning VR als getoond in fig.. 4b. In dit geval is, in tegenstelling met de eerste uitvoeringsvorm, de bemonster-houdketen in het compensatietijdinterval niet opgenomen. Daardoor is zowel in het tijdinterval van de DAC-be-werking als in het compensatietijdinterval het uitgangssignaal 20 van de vergelijker 2 onbepaald totdat het uitgangssignaal van de DAC 1 ingesteld is. Daarom moet het uitgangssignaal (fig.
4c) van de vergelijker 2 in het compensatietijdinterval en nadat het uitgangssignaal van de DAC ingesteld is verkregen worden. Daartoe wordt een poort 31 gebruikt, die slechts bij 25 het instellen wordt vrijgemaakt door een poortingangssignaal GI in fig. 4d voor het doorlaten van het uitgangssignaal van de vergelijker 2. Dus alleen wanneer de hellingspanning het uitgangssignaal van de DAC 1 heeft overschreden kan een poortuit-gangssignaal GO als getoond in fig. 4e verkregen worden. Dit 30 signaal wordt gebruikt voor het uitvoeren van de optelbewer-king van de teller 6 en het in de RAM 5 schrijven van de in-houd van de teller 4, waarbij de compensatie op gelijke wijze als in de eerste uitvoeringsvorm uitgevoerd kan worden. Hier wordt het poortingangssignaal GI voor het vrijmaken van de 35 poort 31 tijdens de instelperiode van de DAC 1 gegenereerd door een poortingangssignaalgenerator 90. In de figuur is als voorbeeld een één-puls multivibrator 91 getoond.
Zoals hierboven uiteengezet worden in de eerste en tweede 8005852 -8- uitvoeringsvormen het tijdinterval van de DAC-bewerking en het tijdinterval voor de compensatie binnen één klokperiode gezet en wordt de effektieve insteltijd van de DAC daardoor het dubbele van die in bekende ketens. Het bereik van de klokpe-5 riode wordt bepaald door de insteltijd van de DAC 1 en de variatie van de hellingsspanning binnen een klokperiode. Indien bijvoorbeeld gesteld wordt, dat de insteltijd van de DA omzetter 5 u sec bedraagt, dan bedraagt de klokperiode 10 u sec.
In het geval waar de variatie van de hellingsspanning binnen 10 een klokperiode van deze klok \ LSB bedraagt en de DAC 16 bits omvat bedraagt de tijdsduur welke de hellingsspanning voor een 16 —6 compensatie benodigt 2 x 2 x 10 x 10 = 1,3 sec. Het is goed mogelijk de hellingsspanning over een dergelijke tijdsduur met goede lineairiteit op te wekken.
15 In de bovenbeschreven uitvoeringsvorm is het voorbeeld ge geven waarbij het tijdinterval voor het uitvoeren van de DAC-bewerking en het tijdinterval voor het uitvoeren van de compensatie afwisselend gezet worden voor één digitaal ingangssignaal. In een geval echter waarbij de DAC gebruikt wordt 20 voor het schakelen van n digitale ingangssignalen, als getoond in fig. 5, waarbij n digitale ingangssignalen D^, D^, ... en Dn achtereenvolgens van digitale naar analoge vorm omgezet worden binnen de respektievelijke logische "1" toestanden van de n klokpulsen, worden de omgezette gegevens vastgehouden ge-25 durende een periode T . waarbinnen de n digitale ingangssig- Π+ I * nalen geschakeld worden en wordt de compensatie uitgevoerd met een puls CP^ overeenkomend met de logische "1” toestand van de klok (n + 1).
In dit geval wordt de tijdsduur welke de hellingsspanning 30 voor één compensatie benodigt onder de voornoemde waarde ongeveer 1,3 x (n + 1) sec.
Het is daarom noodzakelijk een hellingsspanningsgenerator te realiseren met een zeer goede lineairiteit gedurende een ijd van ten minste ongeveer 1,3 x (n + 1) sec, of de instel-35 tijd vnan de DAC te verkorten in overeenstemming met een tijdsduur gedurende welke de lineairiteit van de hellingsspanning verzekerd is. Teneinde één compensatie voor elke (n + 1)de klokpuls uit te voeren moet de hierna volgende maatregelen ge- 8005852 -9- nomen worden. De kiesketen 71 in fig. 1 of fig. 3 wordt gevoed met groepen hoge bits (UB^, UBg, ... en UBn) van de n digitale ingangssignalen en de inhouden van teller 6, en de kiesketen 72 wordt gevoed met groepen lagere bits (LB^.·· en LBn) 5 van de digitale ingangssignalen en een constante waarde (bijvoorbeeld "0"). Aan de uitgangszijde van de distributieketen 74 in fig. T of fig. 3 worden n bemonster- en houdketens 11 klaargemaakt in overeenstemming met de respektievelijke digitale ingangssignalen. De wisselschakelaar van de kiesketen, 10 die de ingangsgegevens van de DAC 1 toekent, en de wisselschakelaar van de distributieketen, die de uitgangssignalen van de DAC 1 achtereenvolgens naar de n bemonster-houdketens 11 en een ingang van de vergelijker 2 voert, worden tegelijkertijd omgeschakeld door het uitgangssignaal SCLK van de tem-15 peerpulsgenerator 100.
Het signaal SCLK is in dit geval in fig. 5 aangeduid met SCLK (a). Het is een signaal met dezelfde tijdsverdeling als die van het kloksignaal CLK en het wordt afgegeven door de tempeerpulsgenerator 100.
20 . In het geval van fig. 3, waar de bemonster-houdketen 12 als in fig. 1 niet gebruikt wordt voor de compensatieketen, kan de puls CP^ in fig. 5 gebruikt worden in plaats van een ingangssignaal GI van de EN-poort 31 als getoond in fig. 3.
Het is eveneens mogelijk de compensatie uit te voeren de 25 voor het logische ”0” niveau van de n klok en deze compen-
Ha satie iedere n klokpuls uit te voeren. Met gebruik van een puls C?0 in fig. 5, die wordt gegenereerd in het logische "O” niveau-interval van de n klokpuls en dat een kortere pulsbreedte heeft dan het logische "O” niveau-interval van 30 de klokpuls, kunnen in dit geval de inhoud van de teller 6 en een voorafbepaalde constante door de kiesketens 71, 72 en 73 als ingangsinformatie voor de DAC 1 gekozen worden en kan de wisselschakelaar van de distributieketen 74 zodanig bediend worden dat het uitgangssignaal van de DAC 1 een signaal is 35 overeenkomend met een ingangssignaal van de vergelijker 2. Daartoe kan een signaal SCLK(b) in fig. 5 gebruikt worden als schakelsignaal SCLK. Het wordt verkregen in de vorm van (CLK + CP2). In het geval van fig. 3 kan het signaal GI vervangen
fi Λ Λ £ O C O
-10- worden door het signaal CP2·
Verder is het mogelijk de compensatie uit te voeren voor het logische "0” niveau van elke van de n klokpulsen, waarmee n digitale ingangssignalen achtereenvolgens geschakeld worden.
5 Door gebruik van de pulsen CP^ in fig. 5, die gegenereerd worden voor de logische n0" niveau’s van de respektievelijke klokpulsen die een kortere pulsbreedte hebben dan het logische "O” niveau-interval van de klokpuls, kunnen in dit geval de inhoud van de teller 6 en een voorafbepaalde constante door de 10 kiesketen 71, 72 en 73 als ingangsinformatie voor de DAC 1 gekozen worden, en kan de wisselschakelaar van de distributieketen 74 zodanig bediend worden, dat het uitgangssignaal van de DAC 1 een ingangssignaal voor de vergelijker 2 geeft. Daartoe kan een signaal SCLK(c) in fig. 5 gebruikt worden als scha-15 kelsignaal SCLK. Het wordt verkregen in de vorm (CLK + CP^).
Het is eveneens mogelijk alleen het signaal CLK te gebruiken in plaats van het signaal SCLK(c). In dit geval kan de hiernavolgende maatregel toegepast worden, n ingangsgegevens van de DAC 1 en n bemonster-houdketens voor de opslag van daar-20 mee overeenkomende uitgangssignalen van de DAC 1 worden toegekend door hen achtereenvolgens te schakelen voor de logische "1" niveau’s van de respektievelijke klokpulsen CLK. De inhoud van de teller 6 en een voorafbepaalde constante worden gekozen als ingangssignaal van de DAC 1 voor de logische ”0" ni-25 veau’s van de respektievelijke klokpulsen CLK. De wisselschakelaar van de distributieketen 74 wordt zodanig bediend, dat het uitgangssignaal van de DAC 1 overeenkomend met de ingangsinformatie een signaal kan worden overeenkomend met een ingangssignaal van de vergelijker 2.
30 In het geval van fig. 3 komt het uitgangssignaal van de poortingangssignaalgenerator 90 overeen met het signaal CP^ en wordt het daarom als zodanig gebruikt.
Alle signalen CP^ - CP^ worden opgewekt door de tempeer-pulsgenerator 100.
35 In de voornoemde twee uitvoeringsvormen is het geval uit eengezet waarbij de klok voor de DAC bewerking en de klok voor de compensatie nauwkeurig synchroon lopen in het geval waarbij een voor de DAC vereiste omzettingstijd voldoende langer is 8005852 * » -11- dan de insteltijd van de DAC. Een dergelijke uitvoeringsvorm is getoond in fig. 6 en het daarvoor geldende tijddiagram is getoond in fig. 7. Met de DAC in de compensatietoestand worden doorgaans pulsen (fig. 7 (c)), die dezelfde zijn als de door 5 de klokgenerator 9 gegenereerde klok CLK, opgewekt in de tem-peerpulsgenerator 100 en worden achtereenvolgens compensaties uitgevoerd voor de logische "0n niveaufs van het signaal CLK. Indien een klok CLK-0 (fig. 7(a)) voor het totstandkomen van de DAC-mode wordt toegevoerd vanuit een externe inrichting 10 naar de tempeerpulsgenerator 100 wordt een puls PS (fig. 7(b)) die synchroon is met de klok CLK-0 en waarvan de breedte ongeveer gelijk is aan de insteltijd van de DAC, opgewekt als signaal voor het instellen van een tijdinterval voor de DAC-bewerking door middel van de tempeerpulsgenerator 100. Door 15 gebruik van deze puls PS worden een digitaal ingangssignaal en het uitgangssignaal van de RAM 5 door de kiesketens 71, 72 en 73 als ingangssignaal voor de DAC 1 gekozen waarbij het uitgangssignaal van de DAC 1 door de distributieketen 74 naar de bemonster-houdketen 11 wordt gevoerd en naar buiten afgegeven 20 als signaal 0/P vanaf de bemonster-houdketen 11. In het tijdinterval Tq, gedurende welke de puls PS logisch ,f1" is, voert de DAC de DAC-bewerking uit, terwijl gedurende het andere tijdinterval TR het DAC uitgangssignaal wordt vastgehouden door de bemonster-houdketen 11. Het tijdinterval Tq voor de DAC-bewer-25 king wordt korter gemaakt dan een periode T van de interne klok CLK (Tq T), waarbij de DAC-bewerking wordt uitgevoerd in een deel van de duur van de logische ”1” toestand van de klok CLK en wordt de compensatie ook uitgevoerd voor de logische "O" - oestand in de betreffende periode, waarbij de ketens continu 30 gebruikt kunnen worden als de DAC zonder een fout voor de compensatie op te leveren. In deze uitvoering kan de compensatie-keten uitgerust worden met de bemonster-houdketen 12 als in fig. 1 en kan de bewerking in dat geval gelijk zijn aan die van de eerste uitvoering.
35 De uitvinding is ook toepasbaar voor een werkwijze waar bij in de compensatiemode een analoog signaal, dat verkregen is door een DAC-omzetting van een digitaal ingangssignaal, weer omgezet wordt in een digitaal signaal door een analoog-digitaal- 8005852 -12- omzetter met hoge nauwkeurigheid, waarbij het verschil tussen dit digitale signaal en het initiële digitale ingangssignaal wordt verwerkt en het verkregen verschil wordt opgeslagen in een geheugeneenheid als de fout van een ADC en wordt vervolgens 5 in de DA-omzettingsmode een digitaal ingangssignaal of een analoog signaal dat verkregen is door DA-omzetting van dit digitale ingangssignaal opgeteld bij de in de geheugeneenheid opgeslagen digitale fout of bij een door DA-omzetting van deze digitale fout verkregen analoog signaal, waarbij voor de bij 10 de DA-omzetting behorende fout wordt gecompenseerd.
Zoals hiervoor uiteengezet, worden volgens de uitvinding de tijdintervallen voor het uitvoeren van de DAC-bewerkingen en de tijdintervallen voor het uitvoeren van de compensatie afwisselend gezet, waarbij de compensatietijdintervallen ver-15 waarloosd kunnen worden. De praktische waarde van de uitvinding is derhalve zeer groot.
8005352

Claims (6)

1. Digitaal-analoog-omzetter, gekenmerkt door generatormiddelen voor het opwekken van een schakelsignaal met een voorafbepaalde periode, voedingsmiddelen voor het leveren van een digitaal signaal voor digitaal-analoog-omzetting 5 voor tenminste één stel digitale ingangssignalen en een signaal voor foutcompensatie, en een digitaal signaal voor foutdetec-tie, kiesmiddelen voor het kiezen van een signaal uit het stel digitale ingangssignalen of het digitale signaal voor fout-detectie in responsie op het signaal vanaf de generatormidde-10 len en voor het leveren van een digitaal signaal voor omzetting, digitaal-analoog-omzettingsmiddelen voor het omzetten van het uitgangssignaal van de kiesmiddelen in een analoog signaal, distributiemiddelen voor het distribueren van het uitgangssignaal van de omzettingsmiddelen naar tenminste twee 15 middelen en het leveren daarvan in responsie op het signaal afkomstig van de generatormiddelen, houdmiddelen voor het bemonsteren en vasthouden van één gedistribueerd uitgangssignaal van de distributiemiddelen in responsie op het signaal afkomstig van de generatormiddelen, detectiemiddelen voor het detecteren 20 van een fout van het digitale signaal voor foutdetectie van een signaal overeenkomend met het andere gedistribueerde uitgangssignaal van de distributiemiddelen, geheugenmiddelen voor het daarin opslaan van het uitgangssignaal van de detectiemiddelen, en uitleesmiddelen voor het uit de geheugenmiddelen le-25 zen van de informatie en voor het vormen van het signaal voor foutcompensatie.
2. Digitaal-analoog-omzetter volgens conclusie 1, m e t het k e n m e r k, dat de detectiemiddelen houdmiddelen omvatten voor het bemonsteren en vasthouden van het andere gedistribu- 30 eerde uitgangssignaal van de distributiemiddelen.
3. Digitaal-analoog-omzetter volgens conclusie 1, m e t het kenmerk, dat de detectiemiddelen bestaan uit hellings-functiegeneratormiddelen, vergelijkingsmiddelen ter vergelijking van een uitgangssignaal van de hellingsfunctiegenera- 35 tormiddelen en het signaal overeenkomend met het andere gedistribueerde uitgangssignaal van de distributiemiddelen, eerste 8005852 -14- telmiddelen voor het tellen van een aantal uitgangspulsen van de vergelijkingsmiddelen, en tweede telmiddelen voor het tellen van een aantal klokpulsen.
4. Digitaal-analoog-omzetter volgens conclusie 3, m e t het 5kenmerk, dat de voedingsmiddelen middelen omvatten voor het leveren van de getelde waarde van de eerste telmiddelen en een voorafbepaalde digitale waarde als het digitale signaal voor foutdetectie.
5. Digitaal-analoog-omzetter volgens conclusie 1, m e t het IQkenmerk, dat de generatormiddelen zijn uitgevoerd voor het genereren van klokpulsen, waarbij de klokpulsen gebruikt worden als het schakelsignaal.
6. Digitaal-analoog-omzetter volgens conclusie 1, m e t het kenmerk, dat de generatormiddelen uitgevoerd zijn voor 15 het genereren van de klokpulsen en middelen hebben voor het genereren van het schakelsignaal, waarvan de polariteit steeds verandert wanneer een voorafbepaald polariteitsdeel van de klok-puls een voorafbepaald aantal keren en ten minste één keer optreedt. 8005852
NL8005852A 1979-10-24 1980-10-23 Digitaal-analoog omzetter. NL8005852A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP54136412A JPS6030453B2 (ja) 1979-10-24 1979-10-24 デイジタル−アナログ変換器
JP13641279 1979-10-24

Publications (1)

Publication Number Publication Date
NL8005852A true NL8005852A (nl) 1981-04-28

Family

ID=15174550

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8005852A NL8005852A (nl) 1979-10-24 1980-10-23 Digitaal-analoog omzetter.

Country Status (4)

Country Link
US (1) US4381495A (nl)
JP (1) JPS6030453B2 (nl)
DE (1) DE3039901C2 (nl)
NL (1) NL8005852A (nl)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610810A (en) * 1981-09-06 1997-03-11 Canon Kabushiki Kaisha Apparatus for correcting errors in a digital-to-analog converter
US4475244A (en) * 1983-02-10 1984-10-02 John A. Neal Time-period modulation transmission system
US4736387A (en) * 1986-03-28 1988-04-05 Gte Laboratories Incorporated Quantizing apparatus
JPS62167267U (nl) * 1986-04-11 1987-10-23
US4829236A (en) * 1987-10-30 1989-05-09 Teradyne, Inc. Digital-to-analog calibration system
US5153592A (en) * 1991-04-30 1992-10-06 Texas Instruments Incorporated 16 bit error-correcting digital-to-analog converter
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
DE4408181A1 (de) * 1994-03-11 1995-09-14 Ant Nachrichtentech Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5583501A (en) * 1994-08-24 1996-12-10 Crystal Semiconductor Corporation Digital-to-analog converter with digital linearity correction
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
US5717321A (en) * 1995-01-17 1998-02-10 Cirrus Logic, Inc. Drive current calibration for an analog resistive touch screen
US5644308A (en) * 1995-01-17 1997-07-01 Crystal Semiconductor Corporation Algorithmic analog-to-digital converter having redundancy and digital calibration
KR0170720B1 (ko) * 1995-12-29 1999-03-30 김광호 디지탈/아날로그 변환기 인터페이스 장치
US7023370B2 (en) * 2002-02-28 2006-04-04 Charles Douglas Murphy Shared parallel digital-to-analog conversion
US6593864B1 (en) * 2002-04-15 2003-07-15 Optical Solutions, Inc. Digital-to-analog converter with temperature compensation
JPWO2003096542A1 (ja) * 2002-05-09 2005-09-15 有限会社ニューロソリューション デジタル−アナログ変換器
TWI240800B (en) * 2003-11-28 2005-10-01 Prolific Technology Inc Training circuit and method of digital analog convert and analog digital convert
JP2005249690A (ja) * 2004-03-05 2005-09-15 Agilent Technol Inc 信号保持方法、アナログ・ディジタル変換方法、信号保持装置、アナログ・ディジタル変換装置、および、信号観測装置
US7084790B2 (en) * 2004-12-07 2006-08-01 Stmicroelectronics S.R.L. Device to effectuate a digital estimate of a periodic electric signal, related method and control system for an electric motor which comprises said device
US8467473B2 (en) 2006-03-31 2013-06-18 Broadcom Corporation Power control techniques for wireless transmitters
EP1881609A1 (en) * 2006-07-21 2008-01-23 STMicroelectronics (Research & Development) Limited Analogue to digital convertor having a non-linear ramp voltage
US7463176B2 (en) * 2006-12-13 2008-12-09 Broadcom Corporation DAC module and applications thereof
US7734258B2 (en) * 2006-12-13 2010-06-08 Broadcom Corporation RF transmitter front-end and applications thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070665A (en) * 1976-05-27 1978-01-24 The Singer Company High accuracy digital to analog resolver converter
JPS5953727B2 (ja) * 1977-04-06 1984-12-26 株式会社日立製作所 補正回路付da変換器
JPS55100744A (en) * 1979-01-29 1980-07-31 Hitachi Ltd Da converter with correction circuit

Also Published As

Publication number Publication date
DE3039901A1 (de) 1981-05-07
JPS5661827A (en) 1981-05-27
US4381495A (en) 1983-04-26
JPS6030453B2 (ja) 1985-07-16
DE3039901C2 (de) 1986-10-09

Similar Documents

Publication Publication Date Title
NL8005852A (nl) Digitaal-analoog omzetter.
US4736189A (en) Method and apparatus for calibrating an analog-to-digital conversion apparatus
US4308585A (en) Electronic memory unit
EP0889411B1 (en) On-chip PLL phase and jitter self-test circuit
US4647873A (en) Adaptive linear FM sweep corrective system
JP2945317B2 (ja) A/d変換器の変換特性テスト回路とその方法
JPS60198466A (ja) デジタル波形記憶装置
JPH0548648B2 (nl)
US4769613A (en) Digitalized amplitude detection circuit for analog input signal
US4758781A (en) DA converter testing system
EP0191478B1 (en) Measurement circuit for evaluating a digital-to-analog converter
EP2156563A2 (en) Circuit with a successive approximation analog to digital converter
US5548232A (en) Method and apparatus for detecting/storing waveform peak value
KR920009640B1 (ko) 디지틀 데이타 분리장치
US5812560A (en) Magnetic disk certifier
US6061816A (en) Timing generator for testing semiconductor storage devices
JP2755477B2 (ja) ピーク値検出回路
US4224569A (en) Display stabilization circuit
JP3009300B2 (ja) 任意波形発生装置
KR100484133B1 (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
JPH0110615Y2 (nl)
NL9001842A (nl) Meetinstrument en tijdbasisschakeling geschikt voor toepassing in een dergelijk meetinstrument.
JPH0981937A (ja) 光ディスク記録装置
JP2812322B2 (ja) D/a変換器の試験方法及びその装置
SU1120323A1 (ru) Генератор случайного процесса

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed