JP3009300B2 - 任意波形発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、任意のアナログ信号
やデジタル信号を発生する任意波形発生装置に関し、特
にジッタ等を含んだ波形を出力する任意波形発生装置に
おいて、波形メモリに記憶させる波形に必要なメモリ容
量を縮小する技術に関するものである。

【０００２】

【従来の技術】従来の任意波形発生装置について図１２
及び図１３を用いて説明する。図１２は従来の任意波形
発生装置を示すブロック図である。図１２において、１
はＰＬＬ等の発振回路により構成された基準クロック発
生器、３は基準クロック発生器１から出力されたクロッ
クを１／Ｎ分周するための分周カウンタ回路等より構成
された分周器、９は分周器３の基準分周値Ｎ_ref をサン
プル・ホールド回路等で保持して分周器３に分周値Ｎを
与える分周値保持回路、５は任意の波形データを記憶す
る波形メモリ、４は分周されたクロックで波形メモリ５
のデータ及びアドレスを制御する波形メモリアドレス制
御回路、６は波形メモリ５から出力されたデジタルデー
タをアナログ信号に変換するＤ／Ａコンバータである。
２０は基準クロック発生器１より分周器３へ出力される
基準クロックを伝えるクロック信号線、２１は分周器３
で１／Ｎに分周された分周されたクロックを波形メモリ
アドレス制御回路４に伝達する分周クロック信号線、２
２ｂは波形メモリ５から出力されるデータをＤ／Ａコン
バータ６に伝達する波形データ出力信号線、２９は基準
分周値保持回路９に基準分周値Ｎ _ref を伝達する外部バ
ス信号線を示している。

【０００３】次に動作について説明する。図１３は図１
２に示したクロック信号線２０、分周クロック信号線２
１、波形データ出力信号線２２ｂを伝達する信号及び波
形メモリ５の出力をイネーブルにする信号のタイミング
図である。基準クロック発生器１で生成されたクロック
信号（図１３（ａ））は、基準クロック信号線２０を通
して分周器３へ入力される。分周器３の分周値Ｎは、基
準分周値Ｎ_ref のデータがコンピュータ等から外部バス
信号線２９を通して送られて、分周値保持回路９に保持
されて出力される値である。出力された値Ｎ_ref は、分
周器３の分周比１／Ｎを決める。この場合、Ｎ＝Ｎ_ref
（定数）である。分周器３で１／Ｎに分周されたクロッ
ク信号は、分周クロック信号線２１を通して波形メモリ
アドレス制御回路４へ入力される。図１３（ｂ）には、
基準クロック（図１３（ａ））を１／６分周した場合の
タイミング図を示している。波形メモリ５には予め波形
データが格納されている。波形メモリアドレス制御回路
４は、波形メモリ５を分周クロック信号線２１の出力の
分周クロックに従って制御して、波形メモリ５の各アド
レスに格納されている波形データ（図１３（ｃ））を出
力させる。波形メモリアドレス制御回路４に入力される
イネーブル信号（図１３（ｄ））により波形メモリ５の
出力部をイネーブルにすることで、波形データを波形デ
ータ出力信号線２２ｂを通してＤ／Ａコンバータ６に伝
達する。Ｄ／Ａコンバータ６で波形データをアナログ信
号に変換して出力波形が得られる。

【０００４】ここで、従来の任意波形発生装置を用い
て、１９２ＫＨｚの信号に周波数が周期的に変動する様
な５Ｈｚのジッタをのせた信号を出力する場合について
考察する。図９は、５０ワードから成る１周期の波形デ
ータを示す図である。例えば、１周期が１００ワードか
らなる１９２ＫＨｚの信号を用いる場合について考え
る。１９２ＫＨｚの信号であれば一周期が５．２μｓに
なる。５Ｈｚのジッタをのせた一連の波形を生成するに
は、最低１／５ｓ必要になる。従って、１９２ＫＨｚの
信号を３８４００周期繰り返すことが必要になり、波形
メモリ５に格納するデータとして、３８４００×１００
ワードのデータが必要になる。

【０００５】さらに、多種類の波形形状をした波形にジ
ッタ等をのせて出力する場合のメモリ容量は、数百Ｍワ
ードも必要となる。従来の任意波形発生装置には、メモ
リ容量が６４Ｋワード程度しかなく、実質上ジッタをの
せた波形データの波形メモリ５への格納は不可能とな
る。

【０００６】

【発明が解決しようとする課題】従来の任意波形発生装
置は以上のように構成されているので、ジッタ等の時間
成分の雑音をのせた波形を出力しようとする場合、出力
しようとする波形を書き込むための波形メモリ５の容量
が膨大となる。またそのため、出力しようとする波形を
波形メモリ５に書き込むのに膨大な時間を必要とする。
従って従来は、波形メモリ５のメモリ容量等の制限から
ジッタをのせた多種類の波形データを発生することが不
可能であった。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、時間成分の雑音であるジッタ成
分を含んだ波形を容易に発生することができるととも
に、波形メモリに書き込む波形データを縮小して、波形
メモリの容量及び波形メモリへの書き込み時間を削減す
ることができる任意波形発生装置を得ることを目的とす
る。

【０００８】

【課題を解決するための手段】第１の発明に係る任意波
形発生装置は、基準クロックを分周器で分周した分周ク
ロックに基づいて出力される波形メモリのデータをＤ／
Ａ変換器で変換することにより任意の波形を発生する任
意波形発生装置であって、前記分周器の分周値を前記波
形メモリのデータ出力に対して逐次制御する分周値制御
手段を備え、前記分周値制御手段が、基準分周値を指定
する基準信号を出力する基準信号出力手段と、前記分周
器の分周値を変更するための変更量を指定するジッタデ
ータを記憶するジッタメモリと、前記波形メモリのデー
タ出力に関連して、前記ジッタメモリのアドレスを制御
するジッタメモリアドレス制御回路と、前記基準信号出
力手段からの前記基準信号に前記ジッタメモリからの前
記ジッタデータを加算もしくは減算して、前記基準分周
値を変更した分周値を指定する信号を生成する加減算器
とを備えて構成されている。

【０００９】第２の発明に係る任意波形発生装置の前記
分周値制御手段が、前記波形メモリ内に設けられ、前記
波形メモリのデータ入力に併せて、分周値を変化させる
か否かの情報を出力するジッタ制御メモリと、前記ジッ
タ制御メモリからの情報に基づいて、前記基準信号出力
手段の出力または前記加減算器の出力を選択的に前記分
周器に出力する選択手段とを備えて構成されている。

【００１０】

【００１１】

【作用】第１の発明における分周値制御手段は、分周器
の分周値を波形メモリのデータ出力に対して逐次制御す
るので、波形メモリより出力するデータの出力時間を変
化させることができ、Ｄ／Ａコンバータで波形メモリよ
り出力されたデータをアナログ信号に変換することで、
波形メモリに記憶されている波形に時間成分の雑音をの
せた信号を出力することができる。

【００１２】また、ジッタメモリは、ジッタアドレスに
より指定されてアドレスに記憶されている分周値を変更
するための変更量を指定するジッタデータを出力する。
この出力された変更量を加減算器を用いて基準信号出力
手段より出力される基準分周値と加減算することによ
り、分周器の分周値を設定することができる。そのた
め、ジッタメモリに記憶されているジッタデータを変更
することにより変更量を任意に設定することができ、分
周器の分周値を任意に設定することができる。

【００１３】第２の発明におけるジッタ制御メモリは、
波形メモリに記憶されている複数の波形データのアドレ
スの内のどのアドレスのデータにおいて分周値を変更す
るかという情報を記憶し、波形メモリのデータ出力に併
せて出力する。そして、ジッタ制御メモリからのこの情
報に基づいて、選択手段が基準信号出力手段からの出力
信号または加減算器が生成した信号を選択的に出力す
る。このジッタ制御メモリの出力する情報によって分周
値を変更する波形メモリの波形データを指定することが
でき、ある波形データのみの基準分周値に対して分周値
を変更して出力し、その他の波形データは分周値を変更
せずに出力することができる。

【００１４】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による任意波形発生装
置の構成を示すブロック図である。図において、１はＰ
ＬＬ回路等の発振回路で構成されている基準クロック発
生器、３は基準クロック発生器１から出力されたクロッ
クを１／Ｎ分周する分周カウンタ回路等からなる分周
器、４は分周されたクロックに基づいてアドレス信号を
出力する波形メモリアドレス制御回路、５は波形メモリ
アドレス制御回路４により制御されて所定のアドレスに
予め格納されている波形データを出力する波形メモリ、
６は波形メモリ５の出力した波形データの内容及びデー
タが出力されている時間によってそのデジタルデータを
アナログ信号に変換するＤ／Ａコンバータ、７は波形メ
モリ内に設けられ、波形メモリアドレス制御回路により
制御されてジッタメモリを制御するためそのメモリ内に
記憶されている情報を出力するジッタ制御メモリ、１３
はジッタ制御メモリの出力に応じてアドレス信号を出力
するジッタメモリアドレス制御回路、８はジッタメモリ
制御回路１３から出力されたアドレスに基づいて、その
アドレスに格納してある基準分周値Ｎ_ref に対するある
時点での変更量を示すジッタデータを出力するジッタメ
モリ、２は外部から入力された基準分周値Ｎ_ref を保持
するとともに、基準分周値Ｎ_ref とジッタメモリ８の出
力との加減算を行い、ジッタ制御メモリの出力に基づい
て基準分周値Ｎ_ref もしくは加減算の結果を選択的に出
力する分周値出力回路である。２０は基準クロック発生
器１より分周器３へ出力される基準クロックを伝えるク
ロック信号線、２１は分周器３で１／Ｎに分周された分
周クロックを波形メモリアドレス制御回路４に伝達する
分周クロック信号線、２２ｂは波形メモリ５から出力さ
れるデータをＤ／Ａコンバータ６に伝達する波形データ
出力信号線、２３はＤ／Ａコンバータの出力信号を伝達
する出力信号線、２４はジッタ制御メモリの出力を伝達
するジッタメモリ制御信号線、２６はジッタメモリのデ
ータを伝達するジッタデータ信号線、２９は基準分周値
保持回路９に基準分周値Ｎ _ref 及び波形メモリアドレス
制御回路４にイネーブル信号を伝達する外部バス信号線
を示している。

【００１５】次に動作について説明する。図２は図１に
示した任意波形発生装置の各部の出力信号を示すタイミ
ング図である。図２（ａ）は基準クロック発生器１から
出力された基準クロックの波形、図２（ｂ）は分周器３
の出力信号の波形、図２（ｃ）は波形メモリ５より出力
された波形データ、図２（ｄ）は外部バス信号線２９よ
り波形メモリアドレス制御回路４へ伝達されたイネーブ
ル信号波形、図２（ｅ）はＤ／Ａコンバータ６に送られ
る波形データを示している。

【００１６】図１に示した任意波形発生装置は、まず、
ジッタ制御メモリ７内の所定のアドレスの情報をジッタ
メモリ制御信号線２４を通してジッタメモリアドレス制
御回路１３に入力する。ジッタメモリアドレス制御回路
１３はジッタ制御メモリ７の情報にしたがってジッタメ
モリ８に出力するアドレスを変更または維持する。ジッ
タメモリ８は、ジッタメモリアドレス制御回路１３によ
り指定されたアドレスのデータをジッタデータ信号線２
６を通して分周値出力回路２に出力する。分周値出力回
路２は、外部バス信号線２９を通して入力され保持して
いる基準分周値Ｎ_ref か、基準分周値Ｎ_ref とジッタメ
モリ８の出力との加減算の結果のうちのどちらかをジッ
タ制御メモリ７から出力される情報に基づいて選択的に
出力する。例えば、ここで分周値出力回路２より常に基
準分周値Ｎ_ref を出力するものとすれば、従来の任意波
形発生装置と同様の動作をすることになる。また、ここ
で基準分周値Ｎ_ref にジッタメモリ８の出力を加算した
値を分周値Ｎとして出力すれば、分周器３は基準分周値
Ｎ_ref よりジッタメモリのデータ分だけ長い周期を分周
クロック信号線２１を通して出力する。これとは逆に、
基準分周値Ｎ_ref よりジッタメモリ８の出力を減算した
値を分周値Ｎとして出力すれば、分周器３は基準分周値
Ｎ_ref よりジッタメモリのデータ分だけ短い周期を分周
クロック信号線２１を通して出力する（図２（ｂ））。
そして、波形メモリアドレス制御回路４は、分周器３よ
り出力された周期にしたがって、先のジッタ制御メモリ
内の所定のアドレスと同一アドレスの波形データを波形
メモリ５より波形データ出力信号線２２ｂを通して出力
させる（図２（ｃ））。波形メモリアドレス制御回路４
は、外部バス信号線２９より入力されるイネーブル信号
により出力が許可された後、波形データを波形メモリ５
より出力させる（図２（ｄ））。

【００１７】そして、Ｄ／Ａコンバータ６は、入力され
たデジタルデータをアナログ信号に変換する。ここで分
周値Ｎが基準分周値Ｎ_ref より長ければ、次の波形デー
タが出てくるタイミングが遅く、波形データの間隔すな
わち図９に示したワードとワードとの間隔が広がり、ア
ナログ信号の周期は長くなる。逆に、分周値Ｎが基準分
周値Ｎ_ref より短ければ、次の波形データが出てくるタ
イミングが早く、波形データの間隔すなわち図９に示し
たワードとワードとの間隔が縮まり、アナログ信号の周
期は短くなる（図２（ｅ））。次に、ジッタ制御メモリ
７は、所定のアドレスの次のアドレスのデータをジッタ
メモリアドレス制御回路１３に入力する。そして、所定
のアドレスの次のアドレスのデータを用いて上記の動作
が繰り返され、ジッタをのせた任意の波形を出力するこ
とができる。

【００１８】次に、図１に示した任意波形発生装置の波
形生成部分について詳しく説明する。図３は波形メモリ
アドレス制御回路４、波形メモリ５、ジッタ制御メモリ
７等より構成された波形生成部を示すブロック図であ
る。１２は波形メモリより出力されたデータを一時的に
記憶し、分周クロック信号線２１より入力される分周ク
ロックにしたがって波形データを出力する波形メモリレ
ジスタ、２２ａは波形メモリ５から出力された波形デー
タを波形メモリレジスタ１２に伝達する波形データ信号
線であり、その他図１と同一符号は図１と同一もしくは
相当する部分を示す。外部バス信号線２９より波形メモ
リアドレス制御回路４に入力される信号には、イネーブ
ル信号のほかにスタート命令、スタート番地の設定、ス
トップ命令、リピート命令、リード・ライト命令等があ
る。また、図１０に示すように波形メモリ５内にあるジ
ッタ制御メモリ７のアドレスのうち、基準分周値Ｎ_ref
を変化させたい波形データの部分と同一アドレス部分に
ジッタ制御データ（例えば１ビットのデータの場合は
“１”）を書き込む。

【００１９】この波形生成部分の動作について説明す
る。まず、外部バス信号線２９より波形メモリアドレス
制御回路４に伝達されるライト命令により図１０に示す
ように１周期分のｍ２ビットの波形データとジッタ制御
データとをメモリ内に書き込む。波形を読みだすときに
は外部バス信号線２９より波形メモリアドレス制御回路
４にリード命令が伝達される。

【００２０】そして、外部バス信号線２９より波形メモ
リアドレス制御回路４に伝達されたスタートアドレス命
令とスタート信号により、スタートアドレス（アドレス
１）のｍ２ビットの波形データが波形メモリ５から出力
される。そして、波形メモリ５から出力されたｍ２ビッ
トの波形データは、波形データ信号線２２ａを通して波
形メモリレジスタ１２に伝達され、波形メモリレジスタ
１２はｍ２ビットのデータを保持する。この時、波形デ
ータは波形メモリレジスタ１２から出力されず、また分
周クロック信号線２１からの分周クロックもまだ入力さ
れていない。波形メモリレジスタ１２にスタートアドレ
スの波形データが保持されると同時に、ジッタ制御メモ
リ７からジッタ制御データ“１”がジッタメモリ制御信
号線２４を通して出力される。この出力されたジッタ制
御データに基づいて決定された分周値Ｎを用いて図１で
示した分周器３で分周された分周クロックが、分周クロ
ック信号線２１より波形メモリレジスタ１２及び波形メ
モリアドレス制御回路４に入力される。波形メモリレジ
スタ１２は入力されたクロックに従ってゲートを開き保
持していたｍ２ビットの波形データを波形データ信号線
２２ｂを通して図１に示したＤ／Ａコンバータ６へと出
力する。同時に、波形メモリアドレス制御回路４に入力
した１／Ｎ分周されたクロックによって、波形メモリ５
及びジッタ制御メモリ７はスタートアドレスＡ_STの次の
アドレスのｍ２ビットの波形データとジッタ制御データ
とを出力する。そして、波形メモリレジスタ１２は波形
データ信号線２２ａを通して入力されたこのデータを保
持する。

【００２１】上記の動作を外部バス信号線２９を通して
予め伝達されたストップアドレスまで繰り返すことによ
り１周期分の出力波形を得ることができる。なお、外部
バス信号線２９より波形メモリアドレス制御回路４にリ
ピート命令がある時は、ストップアドレスからスタート
アドレスへ戻り上記の動作を繰り返し、外部バス信号線
２９よりストップ命令が伝達されるまでこの状態を保
つ。

【００２２】次に、図１に示した任意波形発生装置のジ
ッタメモリ及びその制御について詳しく説明する。図４
は図１に示したジッタメモリアドレス制御回路１３及び
ジッタメモリの接続関係等を示すブロック図である。図
において、２５はジッタアドレス信号線であり、その他
の図１と同一符号は図１と同一または相当する部分を示
す。ジッタメモリアドレス制御回路１３には、ジッタメ
モリ制御信号線２４を通して図３に示したジッタ制御メ
モリ７から出力されたデータが入力されている。また、
ジッタメモリアドレス制御回路１３には、外部バス信号
線２９を通してコンピュータ等よりジッタメモリのスタ
ートアドレスの設定やストップ信号等が入力される。そ
して、信号線２４，２９から入力された命令等に基づい
て、ジッタメモリアドレス制御回路１３はジッタメモリ
８に対してスタートアドレスの設定、ストップ命令、ア
ドレスのインクリメント、リード・ライト命令、ゲート
の開閉を行う命令を出力してジッタメモリ８を制御す
る。ジッタメモリ８は、ｍ１本のジッタデータ信号線２
６を通して図１に示した分周値出力回路２にジッタデー
タを出力する。なお、外部バス信号線２９よりジッタメ
モリアドレス制御回路１３にリピート命令がある時は、
ストップアドレスからスタートアドレスへ戻り上記の動
作を繰り返し、外部バス信号線２９よりストップ命令が
伝達されるまでこの状態を保つ。

【００２３】ジッタメモリアドレス制御回路１３及びジ
ッタメモリ８の動作について詳しく説明する。まず、外
部バス信号線２９よりジッタメモリアドレス制御回路１
３に入力されたライト命令により、ジッタデータをジッ
タメモリ８内に書き込む。ジッタデータの読み出しは、
外部バス信号線２９よりジッタメモリアドレス制御回路
１３に伝達されるリード命令により行われる。

【００２４】次に、外部バス信号線２９より入力される
信号にしたがってスタートアドレスの設定とストップア
ドレスの設定が行われる。設定が終了したのち、ジッタ
メモリ制御信号線２４からジッタメモリアドレス制御回
路１３に伝達されるジッタ制御データによりジッタメモ
リのアドレスの制御が行われる。例えば、ジッタメモリ
アドレス制御回路１３に入力されたジッタ制御データが
“１”の時、ジッタメモリ８のゲートが開いて、スター
トアドレスに記憶されているジッタデータがジッタデー
タ信号線２６を通して出力される。ジッタメモリアドレ
ス制御回路１３に入力されたジッタ制御データが“０”
の時、ジッタメモリ８のゲートが閉じて、ジッタデータ
信号線２６を通して不定のデータが出力される。次に、
ジッタメモリアドレス制御回路１３にジッタ制御データ
として“１”が入力された時、ジッタメモリアドレス制
御回路１３でスタートアドレスの次のアドレスを出力す
るとともにジッタメモリ８のゲートが開いて、スタート
アドレスの次のアドレスに記憶されているジッタデータ
がジッタデータ信号線２６を通して出力される。同様に
して、上記の動作がストップ命令のあるアドレスまで繰
り返される。

【００２５】次に、図１に示した任意波形発生装置の分
周値出力回路について詳しく説明する。図５は、任意波
形発生装置の分周値出力回路の詳しい構成を示すブロッ
ク図である。図において、９は外部から入力された基準
分周値Ｎ_ref を保持し、基準分周値Ｎ_ref を示すデータ
Ｎ１を出力する基準分周値保持回路、１１は基準分周値
Ｎ_ref を示すデータＮ１とジッタデータＮ２との加減算
を行う加減算器、１０は基準分周値保持回路９の出力と
ジッタメモリ８の出力とを選択して出力する分周値選択
回路であり、その他の図１と同一符号は図１と同一もし
くは相当する部分を示す。基準分周値保持回路９には外
部バス信号線２９を通して基準分周値Ｎ_ref が入力され
て保持される。基準分周値保持回路９より基準分周値Ｎ
_ref を示すｍ１ビットのデータが加減算器１１に入力さ
れる。また、ジッタメモリ８より出力されたｍ１ビット
のジッタデータＮ２がジッタデータ信号線２６を通して
加減算器１１に入力される。分周値選択回路１０には加
減算器１１の出力データ（Ｎ１＋Ｎ２）と基準分周値保
持回路９の出力データＮ１とジッタ制御メモリ７から出
力されたジッタ制御データが入力される。分周値選択回
路１０は、ジッタ制御データに基づいて、加減算器１１
の出力データ（Ｎ１＋Ｎ２）と基準分周値保持回路９の
出力データＮ１のうちの一方を分周器３へ分周値出力信
号線２８を通して出力する。例えば、ジッタ制御データ
が“１”の時、分周値選択回路１０から分周器３に出力
データ（Ｎ１＋Ｎ２）が出力され、分周器３の分周値Ｎ
は基準分周値Ｎ_ref からジッタデータＮ２の分だけ大き
くまたは小さくなる。また、ジッタ制御データが“０”
の時、分周値選択回路１０から分周器３に出力データ
（Ｎ１）が出力され、分周値Ｎは基準分周値Ｎ_ref と同
一になる。

【００２６】さらに、図５に示した加減算器１１及び分
周値選択回路１０について図６を用いて詳しく説明す
る。図６は加減算器及び分周値選択回路の構成及び接続
を示す図である。図において、３０は分周値保持回路９
の出力データＮ１を分周値選択回路１０に直接伝達する
基準分周値信号線、３１は加減算器１１の演算結果のデ
ータＣを分周値選択回路１０に伝達する加減算器出力信
号線であり、その他の図５と同一符号は図５と同一もし
くは相当する部分を示す。分周値選択回路１０には基準
分周値信号線３０より基準分周値Ｎ_ref を示すデータＮ
１が直接伝達される。また、分周値選択回路１０には加
減算器１１の出力データＣが加減算器出力信号線３１を
通して伝達される。分周値選択回路１０は選択する出力
データＣ及びＮ１の１ビットに対して一つずつ設けられ
ている。そして、ジッタメモリ制御信号線２４より入力
されるジッタ制御データに基づいて出力データＣもしく
は出力データＮ１のどちらかのビットを選択して分周値
出力信号線２８を通して出力する。

【００２７】分周値選択回路１０の回路構成の一例を図
７に示す。図７において、１４ａ，１４ｂは２入力ＡＮ
Ｄ回路、１５は２入力ＯＲ回路である。ＡＮＤ回路１４
ａの一方の端子には基準分周値信号線３０を通して基準
分周値Ｎ_ref を示すデータＮ１のうちの１ビットの信号
が入力される。ＡＮＤ回路１４ａの他方の端子にはジッ
タメモリ制御信号線２４を通してジッタ制御データの反
転論理が入力される。ＡＮＤ回路１４ｂの一方の端子に
は加減算器出力信号線３０を通して加減算器１１の出力
データＣのうちの１ビットの信号が入力される。ＡＮＤ
回路１４ｂの他方の端子にはジッタメモリ制御信号線２
４を通してジッタ制御データが入力される。そして、Ａ
ＮＤ回路１４ａ，１４ｂの出力信号はＯＲ回路１５に入
力され、ＡＮＤ回路１４ａ，１４ｂの出力の論理和がＯ
Ｒ回路１５から分周値出力信号線２８に出力される。分
周値選択回路１０に入力されるデータＣ、データＮ１及
びジッタ制御データと出力との関係は、図１１に示すと
おりである。

【００２８】次に、図１に示した任意波形発生装置を用
いて生成されたジッタを含むデジタル信号を図８に示
す。図８において、ｔ₀ 〜ｔ₈ は信号が出力された時間
を示している。図８（ａ）はジッタを含まない出力信
号、図８（ｂ）はジッタを含んだ出力信号、図８（ｃ）
は各時間ｔ₀ 〜ｔ₈ のジッタの大きさを示している。図
８（ｂ）のジッタを含む信号を出力するためには、例え
ば波形データのストップアドレス若しくはその前のアド
レスのうちのどれかのジッタ制御データに“１”を入力
しておき、そのアドレスの周期をそれぞれの周期ごとに
変更量Δｔ₁ ，Δｔ₂ ，Δｔ₃ …だけ順に変更するよう
にジッタデータを記憶しておく。リピート命令によりリ
ピートされるごとにジッタメモリ８のアドレスを変更し
てジッタデータを加減算器１１に入力して加減算してや
ることにより、例えば分周値Ｎをそのアドレスについて
だけ変更してΔｔ₁ だけ延長すれば、全体の周期ＴをＴ
＋Δｔ₁ とすることができる。この時他のアドレスで
は、ジッタ制御データが“０”であるため分周値選択回
路１０により基準分周値Ｎ_ref が選択されて分周値出力
回路２より出力され、分周値Ｎを基準分周値Ｎ_ref とす
ることになる。従って、出力信号がハイレベルの部分の
波形データを出力する分周値Ｎは基準分周値Ｎ_refとな
り、出力信号のハイレベルの出力される時間は各周期と
も変わらない。

【００２９】例えば、１９２ＫＨｚの信号に５Ｈｚのジ
ッタをのせた信号を出力する場合について考察する。図
９に示すような１周期Ｔで５０ワードからなるデータに
５Ｈｚのジッタをのせた波形データを生成するには、波
形メモリ５には５０ワードの波形データのみを格納すれ
ばよい。そして、ジッタメモリ８には３８４００周期分
のジッタデータを記憶できればよいことになる。

【００３０】なお、分周値Ｎを変更する箇所は複数であ
ってもよく、そのときは変更したい箇所のアドレスのジ
ッタ制御データを“１”としておけばよい。また、すべ
てのアドレスのジッタ制御データを“０”にしておけ
ば、出力信号はジッタを含まない図８（ａ）に示した波
形をえることもできる。

【００３１】また、上記実施例では、分周値選択回路１
０を用いて基準分周値Ｎ_ref を示すデータＮ１とジッタ
を含んだ分周値（Ｎ１＋Ｎ２）をジッタ制御データで選
択する構成としたが、分周値選択回路１０を通さずに常
に分周値（Ｎ１＋Ｎ２）を出力するように構成すること
もできる。この場合は、ＦＭ変調のように全てのアドレ
スに対応した分周クロックを一様に変化させることがで
きる。

【００３２】

【発明の効果】以上のように、請求項１記載の発明の任
意波形発生装置によれば、分周器の分周値を波形メモリ
のデータ出力に対して逐次制御する分周値制御手段を備
えて構成されているので、波形メモリより出力するデー
タの出力時間を変化させることができ、波形メモリに記
憶されている波形に時間成分の雑音をのせた信号を出力
することができ、そのため波形メモリには１周期分の波
形データを記憶しておけばよく、波形メモリに書き込む
波形データの量を少なくしてメモリ容量を縮少すること
ができるという効果があり、また波形メモリへの波形デ
ータの書き込み時間を短縮することができるという効果
がある。

【００３３】また、分周値制御手段が、分周器の分周値
を変更するための変更量を指定するジッタデータを記憶
するジッタメモリと、波形メモリのデータ出力に関連し
て、ジッタメモリのアドレスを制御するジッタアドレス
制御回路と、基準信号出力手段からの基準信号に前記ジ
ッタメモリからのジッタデータを加算もしくは減算し
て、前記基準分周値を変更した分周値を指定する信号を
生成する加減算器とを備えて構成されているので、ジッ
タメモリに記憶されているジッタデータを変更すること
により変更量を任意に設定することができ、必要な時刻
における分周器の分周値を任意に設定することができ、
出力される出力波形にのせるジッタの設定を容易に変え
ることができるという効果がある。

【００３４】また、請求項２に記載の発明の任意波形発
生装置によれば、分周値制御手段が、波形メモリ内に設
けられ、波形メモリのデータ出力に併せて、分周値を変
化させるか否かの情報を出力するジッタ制御メモリと、
ジッタ制御メモリからの情報に基づいて、基準信号出力
手段の出力または加減算器の出力を選択的に分周器に出
力する選択手段とを備え構成されているので、ジッタ制
御メモリに記憶する情報によって分周値を変更する波形
メモリの波形データを指定することができ、ある波形デ
ータのみ基準分周値に対して分周値を変更して出力し、
その他の波形データは分周値を変更せずに基準分周値を
用いて出力することができ、一周期のうちの任意の部分
にジッタをのせた出力波形を出力することができるとい
う効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による任意波形発生装置の
構成を示すブロック図である。

【図２】図１に示した任意波形発生装置の各部の出力信
号を示す波形図である。

【図３】図１に示した任意波形発生装置の波形生成部の
構成を示すブロック図である。

【図４】図１に示した任意波形発生装置のジッタメモリ
及びジッタメモリアドレス制御部の接続等を示すブロッ
ク図である。

【図５】図１に示した任意波形発生装置の分周値出力回
路の構成を示すブロック図である。

【図６】図５に示した加減算器と分周値選択回路の接続
等を示すブロック図である。

【図７】図６に示した分周値選択回路の構成を示す回路
図である。

【図８】図１に示した任意波形発生装置の出力信号の一
例を示す波形図である。

【図９】任意波形発生装置の波形メモリに格納する波形
データの一例を示す図である。

【図１０】この発明の一実施例による任意波形発生装置
の波形データ及びジッタ制御データとアドレスの関係を
示す図である。

【図１１】図６に示した分周値選択回路の入力信号と出
力信号の関係を示す図である。

【図１２】従来の任意波形発生装置の構成を示すブロッ
ク図である。

【図１３】図１２に示した従来の任意波形発生装置の各
部の出力信号を示す波形図である。

【符号の説明】

１ 基準クロック発生器 ２ 分周値出力回路 ３ 分周器 ４ 波形メモリアドレス制御回路 ５ 波形メモリ ６ Ｄ／Ａコンバータ ７ ジッタ制御メモリ ８ ジッタメモリ ９ 基準分周値保持回路 １０ 分周値選択回路 １１ 加減算器 １２ 波形メモリレジスタ １３ ジッタメモリアドレス制御回路

フロントページの続き (56)参考文献 特開 平１−94705（ＪＰ，Ａ) 特開 昭63−229909（ＪＰ，Ａ) 特開 昭57−92925（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 28/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基準クロックを分周器で分周した分周ク
   ロックに基づいて出力される波形メモリのデータをＤ／
   Ａ変換器で変換することにより任意の波形を発生する任
   意波形発生装置において、 前記分周器の分周値を前記波形メモリのデータ出力に対
   して逐次制御する分周値制御手段を備え、 前記分周値制御手段が、 基準分周値を指定する基準信号を出力する基準信号出力
   手段と、 前記分周器の分周値を変更するための変更量を指定する
   ジッタデータを記憶するジッタメモリと、 前記波形メモリのデータ出力に関連して、前記ジッタメ
   モリのアドレスを制御するジッタメモリアドレス制御回
   路と、 前記基準信号出力手段からの前記基準信号に前記ジッタ
   メモリからの前記ジッタデータを加算もしくは減算し
   て、前記基準分周値を変更した分周値を指定する信号を
   生成する加減算器と、 を備え た任意波形発生装置。
2. 【請求項２】 前記分周値制御手段が、 前記波形メモリ内に設けられ、前記波形メモリのデータ
   入力に併せて、分周値を変化させるか否かの情報を出力
   するジッタ制御メモリと、 前記ジッタ制御メモリからの情報に基づいて、前記基準
   信号出力手段の出力または前記加減算器の出力を選択的
   に前記分周器に出力する選択手段と、 をさらに備えた請求項１記載の 任意波形発生装置。