JPS59116854A - 時間関数発生装置 - Google Patents
時間関数発生装置Info
- Publication number
- JPS59116854A JPS59116854A JP57225683A JP22568382A JPS59116854A JP S59116854 A JPS59116854 A JP S59116854A JP 57225683 A JP57225683 A JP 57225683A JP 22568382 A JP22568382 A JP 22568382A JP S59116854 A JPS59116854 A JP S59116854A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- output
- time function
- memory
- subtracter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、任意の時間関数波形を発生するディジタル式
の時間関数発生装置に関するものである。
の時間関数発生装置に関するものである。
電気信号入力によって作動する電気装置あるいは機械装
置について、シミ為し−ジ冒ンによってその動作状態を
検査する場合、時間経過とともに出力値が任意のある関
数に従って変化するような時間関数信号が必要となる。
置について、シミ為し−ジ冒ンによってその動作状態を
検査する場合、時間経過とともに出力値が任意のある関
数に従って変化するような時間関数信号が必要となる。
このような任意の時間関数信号を発生する装置としては
、通常、同時しかしかから、発生させるべき関数を変更
する場合アナログ計算機に組込まれた関数モジエールの
変更及びプリッチ盤からの配線の変更を行う必要があり
、更にその変更は極めて複離で、変更操作も容易ではな
いという欠点があった。
、通常、同時しかしかから、発生させるべき関数を変更
する場合アナログ計算機に組込まれた関数モジエールの
変更及びプリッチ盤からの配線の変更を行う必要があり
、更にその変更は極めて複離で、変更操作も容易ではな
いという欠点があった。
本発明の目的は、このような欠点を解消し、ディジタル
方式によって任意の時間関数を容易に発生することがで
きると共に、関数の変更もまた容易に行い得るようガ時
間関数発生装置を提供するととＫある。
方式によって任意の時間関数を容易に発生することがで
きると共に、関数の変更もまた容易に行い得るようガ時
間関数発生装置を提供するととＫある。
以下図面を用いて本発明を実施例につき詳しく説明する
。第１図は本発明に係る時間関数発生装置の一実施例を
示す要部構成図である。同図において、冗はタイミング
コントローラで、外部よりクロックＣＫ、 リセット
信号Ｒ８Ｔ 、スタート信号ＳＴ。
。第１図は本発明に係る時間関数発生装置の一実施例を
示す要部構成図である。同図において、冗はタイミング
コントローラで、外部よりクロックＣＫ、 リセット
信号Ｒ８Ｔ 、スタート信号ＳＴ。
ステータス情報Ｓｏ、 ８１を受けて、各部に必要な制
御信号やクロックを発生するものである。ＣＮＴはＴＣ
Ｋより制御されるカウンタ、Ｍはアドレスを時間軸とし
た原時間関数が記憶されたメモリで、通常上位のＣｐＵ
より書き込みが可能なＲＡＭが使用される。このメモリ
Ｍには第２図に示すように時間軸に対応する各アドレス
にその関数の波高値が書き込まれる。これらのデータは
その関数に関して離散的ではあるが、本装置の出力とし
て得られるアナログ信号が実質上不連続とならない程度
に離散的となっている。Ａｓは加減算器で、メモリＭの
出力データとデータセレクタＤＳの出力とを加算又は減
算することのできるものである。その加減算はタイミン
グコントローラＴＣより発生する動作そ−ドすなわち加
算モード（ＵＰモード）、減算モード（ＤＯＷＮモード
）及びホールド（ＨＯＬＤ ） モードの信号によって
決定される。ＬＬ、 Ｌ２はそれぞれレジスタで、Ｌｌ
は上位ＣＰＵよりバスＦＵを介して与えられる初期値を
保持しこれをデータセレクタＤＳに入力し、またＬ２は
加減算器Ａｓの出力を常時保持しこれをデータセレクタ
ＤＳＫ入力する。データセレクタＤＳはタイミングコン
トローラＴＣより発生するセレクト信号ＳＥＬに基づき
Ｌｌ又はＬ２の出力を択一的に選択して保持しこれを出
力することができるように構成されている。ＤＡは加減
算器Ａｓの出力をアナログ信号にｒｌするディジタル・
アナログ変換器である。
御信号やクロックを発生するものである。ＣＮＴはＴＣ
Ｋより制御されるカウンタ、Ｍはアドレスを時間軸とし
た原時間関数が記憶されたメモリで、通常上位のＣｐＵ
より書き込みが可能なＲＡＭが使用される。このメモリ
Ｍには第２図に示すように時間軸に対応する各アドレス
にその関数の波高値が書き込まれる。これらのデータは
その関数に関して離散的ではあるが、本装置の出力とし
て得られるアナログ信号が実質上不連続とならない程度
に離散的となっている。Ａｓは加減算器で、メモリＭの
出力データとデータセレクタＤＳの出力とを加算又は減
算することのできるものである。その加減算はタイミン
グコントローラＴＣより発生する動作そ−ドすなわち加
算モード（ＵＰモード）、減算モード（ＤＯＷＮモード
）及びホールド（ＨＯＬＤ ） モードの信号によって
決定される。ＬＬ、 Ｌ２はそれぞれレジスタで、Ｌｌ
は上位ＣＰＵよりバスＦＵを介して与えられる初期値を
保持しこれをデータセレクタＤＳに入力し、またＬ２は
加減算器Ａｓの出力を常時保持しこれをデータセレクタ
ＤＳＫ入力する。データセレクタＤＳはタイミングコン
トローラＴＣより発生するセレクト信号ＳＥＬに基づき
Ｌｌ又はＬ２の出力を択一的に選択して保持しこれを出
力することができるように構成されている。ＤＡは加減
算器Ａｓの出力をアナログ信号にｒｌするディジタル・
アナログ変換器である。
このような構成における本発明の動作を次に説明する。
今、メモリＭには第２図に示すような指数関数ｆ（ｔ）
が１６（関数として記憶されており、これに対して第３
図に示すような時間関数すなわちＯ〜ｔ１間はａ＋ｆ（
ｔ） 、 ｔｌ−ｔ２ｆ（ｔｌ）の一定値。
が１６（関数として記憶されており、これに対して第３
図に示すような時間関数すなわちＯ〜ｔ１間はａ＋ｆ（
ｔ） 、 ｔｌ−ｔ２ｆ（ｔｌ）の一定値。
間は氏子
を以後はａ ＋ ｆ （ｔｉ、） −、ｆ （ｔ−ｔ２
）で表わされるような時間関数波形を発生させる場合を
例にとって説明する。
）で表わされるような時間関数波形を発生させる場合を
例にとって説明する。
タイミングコントローラＴＣにリセット信号Ｒ３Ｔ ｅ
ステータス情報ｓｏ （ＵＰモード指定信号）及びスタ
ート信号ＳＴを４える。なお、リセット信号Ｒ８Ｔ 。
ステータス情報ｓｏ （ＵＰモード指定信号）及びスタ
ート信号ＳＴを４える。なお、リセット信号Ｒ８Ｔ 。
スタート信号ＳＴ、ステータス情報ＳＯ及びＳｌは外部
のシーケンサ（図示せず）又はＣＰＵより与えられる。
のシーケンサ（図示せず）又はＣＰＵより与えられる。
あるいけスイッチ回路を介して手動で入力することも許
される。
される。
リセット信号Ｒ８Ｔが与えられるとＴＣよりリセット信
号Ｒ８Ｔｌ、 Ｒ８Ｔ２が発生し、カウンタＣＮＴは第
４図の（ト）のようにまた加減算器Ａｓは第４図の（イ
）に示すようにそれぞれ０にリセットされる。次いで、
ステータス情報ＳＯにより加減算器Ａｓに対してＵｐモ
ードが指定される（第４図の（ハ））。次にスタート信
号ＳＴが入力きれると（第４図の（へ））、タイミング
コントローラＴＣよυ発生するセレクト信号ＳＥＬに基
づきデータセレクタＤＳけレジスタＬ１より入力されて
いる初期値１を選択して保持し加減算器Ａｓに入力する
（第４図の（イ））。これにより加減算器ＡｓのＤ２人
力は麿となり、一方のＤ１人力が０であるからその出力
は職となる（第４図の（（） ）。スタート信号入力後
にＴＣを介して与えられるクロックＣＫ（第４図（ロ）
）はカウンタＣＮＴで計数され（第４図（ト））、計数
値はアドレス信号としてメモリＭＫ導かれる。
号Ｒ８Ｔｌ、 Ｒ８Ｔ２が発生し、カウンタＣＮＴは第
４図の（ト）のようにまた加減算器Ａｓは第４図の（イ
）に示すようにそれぞれ０にリセットされる。次いで、
ステータス情報ＳＯにより加減算器Ａｓに対してＵｐモ
ードが指定される（第４図の（ハ））。次にスタート信
号ＳＴが入力きれると（第４図の（へ））、タイミング
コントローラＴＣよυ発生するセレクト信号ＳＥＬに基
づきデータセレクタＤＳけレジスタＬ１より入力されて
いる初期値１を選択して保持し加減算器Ａｓに入力する
（第４図の（イ））。これにより加減算器ＡｓのＤ２人
力は麿となり、一方のＤ１人力が０であるからその出力
は職となる（第４図の（（） ）。スタート信号入力後
にＴＣを介して与えられるクロックＣＫ（第４図（ロ）
）はカウンタＣＮＴで計数され（第４図（ト））、計数
値はアドレス信号としてメモリＭＫ導かれる。
各アドレスのメモリの内容が加減算器ＡｓのＤに入力さ
れ、Ａｓはメモリの各出力ごとに初期値と加算して出力
し第４図（イ）に示すようにａ＋ｆ（ｔ）の値を順次出
力する。
れ、Ａｓはメモリの各出力ごとに初期値と加算して出力
し第４図（イ）に示すようにａ＋ｆ（ｔ）の値を順次出
力する。
このよう圧してｔ１時刻になったとき（カウンタの出力
が６に表うたとき）ステータス情報ＳＯが落ち、ＴＣは
動作モードをＴ（ＯＬＩ）モードに切換え（第４図の（
ハ））、同時にカウンタへのりｐツク入力も停止する。
が６に表うたとき）ステータス情報ＳＯが落ち、ＴＣは
動作モードをＴ（ＯＬＩ）モードに切換え（第４図の（
ハ））、同時にカウンタへのりｐツク入力も停止する。
これにより加減算器ＡＳは第４図（イ）に示すようにａ
→−ｆ（ｔｌ）の値を連続して出力する。
→−ｆ（ｔｌ）の値を連続して出力する。
その後、ｔ２２時刻ステータス情報Ｓ１が立上ると、Ｔ
Ｃは加減算モードをＤＯＷＮモードとしく第４図（ハ）
）、一方Ｄ８にはセレクト信号医を切換えてレジスタＬ
２の出力（ｎ ＋ ｆ （ｔｌ ） ）を選択保持して
出力させる′（第４図（イ））。次いで、入力されるク
ロックに同期してカウンタ「にリセット信号Ｒ８Ｔ１を
与えて０にリセットしく第４図（ト））、メモリＭから
アドレス０のデータを読出し加減算器ＡＳＫ導く。Ａｓ
ではａ＋ ｆ （ｔ□）からメモリＭの出力データを引
算し、その結果を出力する。以後クロックが入力される
ごとに順次増加するアドレスにおけるメモリ内容をＡＳ
にて同様にａ十ｆ（ｔよ）から減算してゆき出力する（
第４図（イ））。
Ｃは加減算モードをＤＯＷＮモードとしく第４図（ハ）
）、一方Ｄ８にはセレクト信号医を切換えてレジスタＬ
２の出力（ｎ ＋ ｆ （ｔｌ ） ）を選択保持して
出力させる′（第４図（イ））。次いで、入力されるク
ロックに同期してカウンタ「にリセット信号Ｒ８Ｔ１を
与えて０にリセットしく第４図（ト））、メモリＭから
アドレス０のデータを読出し加減算器ＡＳＫ導く。Ａｓ
ではａ＋ ｆ （ｔ□）からメモリＭの出力データを引
算し、その結果を出力する。以後クロックが入力される
ごとに順次増加するアドレスにおけるメモリ内容をＡＳ
にて同様にａ十ｆ（ｔよ）から減算してゆき出力する（
第４図（イ））。
このようにして出力されるデータけＤＡ変換器により連
続的にアナｐグ信号に変換して出力され、第３図に示す
ようＫｏ 〜ｔ１期間けａ＋ ｆ（ｔ）、ｔｌ−ｔ２期
はａ ＋ ｆ （ｔｌ）、ｔ２以後はａ＋ｆ（ｔ□）−
ｆ（ｔ−ｔ２）となる出力波形を得ることができる。
続的にアナｐグ信号に変換して出力され、第３図に示す
ようＫｏ 〜ｔ１期間けａ＋ ｆ（ｔ）、ｔｌ−ｔ２期
はａ ＋ ｆ （ｔｌ）、ｔ２以後はａ＋ｆ（ｔ□）−
ｆ（ｔ−ｔ２）となる出力波形を得ることができる。
なお、出力波形の時間軸は外部クロックで決るので、時
間軸スイープ中ある時点から現象を時間軸方向に拡大し
たい場合にはクロックの周波数を下げてやればよい。
間軸スイープ中ある時点から現象を時間軸方向に拡大し
たい場合にはクロックの周波数を下げてやればよい。
また、メモリの原関数及び動作モードの与え方により各
種の時間関数波形を容易に得ることができる。
種の時間関数波形を容易に得ることができる。
以上説明したように、本発明によれば、ディジタル方式
によって任意のアナログ時間関数波形を容易に発生する
ことができる時間関数発生装置を実現することができる
。従って、シミエレーシ目ン用のアナログ計算機等の時
間関数発生装置に使用して、その効果は大きい。
によって任意のアナログ時間関数波形を容易に発生する
ことができる時間関数発生装置を実現することができる
。従って、シミエレーシ目ン用のアナログ計算機等の時
間関数発生装置に使用して、その効果は大きい。
第１図は本発明に係る時間関数発生装置の一実施例を示
す要部構成図、第２図はメモリ内の原関数波形の一例を
示す図、第３図は得られる時間関数波形を１明するため
の図、第４図は動作状態を説明するためのタイムチャー
トである。 ＴＣ・・・タイミングコントローラ、ＣＮＴ ・・・カ
ウンタ、Ｍ・・・メモリ、ＡＳ・・・加減算器、ＬＬ、
Ｌ２・・・レジスタ、ＤＳ・・・データセレクタ、Ｄ
Ａ・・・ＤＡ変換器。 第 Ｚ 幅 （Ｄ） ＣＫ ｔ ３ １阿 （２、）と−ド゛（す）
ＬＺぬ力 若 ４ （
す要部構成図、第２図はメモリ内の原関数波形の一例を
示す図、第３図は得られる時間関数波形を１明するため
の図、第４図は動作状態を説明するためのタイムチャー
トである。 ＴＣ・・・タイミングコントローラ、ＣＮＴ ・・・カ
ウンタ、Ｍ・・・メモリ、ＡＳ・・・加減算器、ＬＬ、
Ｌ２・・・レジスタ、ＤＳ・・・データセレクタ、Ｄ
Ａ・・・ＤＡ変換器。 第 Ｚ 幅 （Ｄ） ＣＫ ｔ ３ １阿 （２、）と−ド゛（す）
ＬＺぬ力 若 ４ （
Claims (1)
- 時間軸をアドレスとして原時間関数波形を記憶したメモ
リと、このメモリの出力を一方の入力として受は加算、
減算及びホールドモードの動作モードに基づいて作動す
る加減算器と、クロックを計数し計数値をアドレス信号
として前記メモリに与えるカウンタと、初期値又は前記
加減算器の出力を択一的に選択して保持しかつその出力
を加減算器の他方の入力に与えるデータセレクタを具備
し、前記カウンタを適宜にリセットすると共に前記加減
算器に動作モードを指定することＫよシ加減算゛器よシ
原時間関数に関連した所望の時間関数波形を得るように
したことを特徴とする時間関数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225683A JPS59116854A (ja) | 1982-12-22 | 1982-12-22 | 時間関数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225683A JPS59116854A (ja) | 1982-12-22 | 1982-12-22 | 時間関数発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59116854A true JPS59116854A (ja) | 1984-07-05 |
| JPS6240733B2 JPS6240733B2 (ja) | 1987-08-29 |
Family
ID=16833147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225683A Granted JPS59116854A (ja) | 1982-12-22 | 1982-12-22 | 時間関数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116854A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014179370A1 (en) | 2013-05-03 | 2014-11-06 | The Procter & Gamble Company | Absorbent articles comprising stretch laminates |
| JP6893974B2 (ja) | 2016-08-12 | 2021-06-23 | ザ プロクター アンド ギャンブル カンパニーＴｈｅ Ｐｒｏｃｔｅｒ ＆ Ｇａｍｂｌｅ Ｃｏｍｐａｎｙ | 耳部を有する吸収性物品 |
| US11642248B2 (en) | 2016-08-12 | 2023-05-09 | The Procter & Gamble Company | Absorbent article with an ear portion |
| US10568775B2 (en) | 2016-08-12 | 2020-02-25 | The Procter & Gamble Company | Method and apparatus for assembling absorbent articles |
-
1982
- 1982-12-22 JP JP57225683A patent/JPS59116854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240733B2 (ja) | 1987-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4217802A (en) | Polyphonic digital synthesizer | |
| JPS59116854A (ja) | 時間関数発生装置 | |
| JPS6356557B2 (ja) | ||
| US4240318A (en) | Portamento and glide tone generator having multimode clock circuit | |
| US4727288A (en) | Digital wave observation apparatus | |
| JP3009300B2 (ja) | 任意波形発生装置 | |
| JP2940384B2 (ja) | 電子楽器 | |
| JP2556041B2 (ja) | 波形信号出力装置 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JPH08330914A (ja) | 波形発生器 | |
| JPH0348640Y2 (ja) | ||
| JP2809275B2 (ja) | 波形信号出力装置 | |
| US4936179A (en) | Electronic musical instrument | |
| JP2968320B2 (ja) | ディストーション装置 | |
| JP3430575B2 (ja) | 電子楽音信号合成装置 | |
| JP3119382B2 (ja) | 半導体試験装置の波形整形回路 | |
| JPS62127794A (ja) | 電子楽器 | |
| KR100269179B1 (ko) | 파형발생기 | |
| JP2723507B2 (ja) | 電子楽器 | |
| JP2890670B2 (ja) | 同期運転適合波形発生装置 | |
| JPS6341080B2 (ja) | ||
| KR940011874B1 (ko) | 전자악기에서의 음색 발생장치 | |
| JPH0549996B2 (ja) | ||
| JPS6161398B2 (ja) | ||
| JPH0375697A (ja) | エンベロープ波形発生装置 |