JP2556041B2

JP2556041B2 - 波形信号出力装置

Info

Publication number: JP2556041B2
Application number: JP62167069A
Authority: JP
Inventors: 耕太郎半沢; 邦博杉田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1986-11-10
Filing date: 1987-07-06
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPS63239495A

Description

【発明の詳細な説明】［発明の技術分野］この発明は記憶されている波形情報を繰り返し読み出
して出力する波形信号出力装置に関するものである。

［従来技術とその問題点］従来より波形信号をデジタル記録し、この波形信号を
音階周波数に対応する速度で読み出すようにした波形信
号出力装置が種々開発されている。

この種の波形信号出力装置のひとつのタイプとして、
波形を多数周期分記録しておき、それを繰り返し読み出
すつまりループ再生機能を有するものがある。例えば、
そのような技術を開示したものとして、特開昭55−2807
2号公報、米国特許第4,442,745号公報、同第4,502,361
号公報などがある。

ところで、この種のループ再生を行う波形信号出力装
置では、ループ再生区間の先頭アドレスつまりループス
タートアドレス及びループ再生区間の最終アドレスつま
りループエンドアドレスを設定し、再生アドレスつまり
カレントアドレスがループエンドアドレスに達したと
き、カレントアドレスレジスタにループスタートアドレ
スを書込むことにより行っていた。

しかしながら、この方式では、カレンドアドレスがル
ープエンドアドレス付近からループスタートアドレスに
切り換わるとき、波形がなめらかに変化しない場合が多
く、再生音が不自然になるばかりでなく、ループ再生区
間の繰り返し周期に対応したクリック音が再生音として
生じてしまうなどの問題点があった。

［発明の目的］本発明は上述した事情に鑑みでなされたもので、その
目的とするところは、ループ再生が一巡する時、すなわ
ち、繰り返し循環されるカレントアドレスがループエン
ドアドレスからループスタートアドレスに戻る時に発生
する読み出し波形の不連続、若しくは波形の急激な変化
を無くし、これに起因して発生していたクリックノイズ
や波形の不自然さを解消し得る波形信号出力装置を提供
することにある。

［発明の要点］この発明では、波形出力手段が、波形記憶手段の所定
アドレス区間を繰り返し循環する第１および第２の読み
出しアドレスを異なる位相で時分割に発生すると共に、
この第１および第２の読み出しアドレスに応じて前記波
形記憶手段から互いに位相の異なる第１および第２の波
形信号を出力すると、波形形成手段が、第１および第２
の波形信号間の位相差に応じて経時変化する補間係数を
発生する一方、この補間係数に従って第１の波形信号と
第２の波形信号とをクロスフェードされることにより連
続した波形信号を形成する。

つまり、第１および第２の読み出しアドレスに応じて
波形記憶手段から異なる位相で時分割にループ再生され
る第１および第２の波形信号を、当該第１および第２の
波形信号間の位相差に応じて経時変化する補間係数に応
じてクロスフェード（内挿補間）されることにより連続
した波形を得る構成としたので、ループ再生が一巡する
時、すなわち、繰り返し循環される所定アドレス区間の
終端から始端へ戻る時に発生する読み出し波形の不連
続、若しくは波形レベルの急激な変化を無くし、これに
起因して発生していたクリックノイズや波形の不自然さ
を除去することが可能になる。

［実施例］以下、本発明の実施例につき図面を参照して詳述す
る。

＜第１実施例の構成＞第１図はこの発明の第１実施例である電子楽器の要部
の回路である。図中10はランダムアクセスメモリ（RA
M）として構成され、図示しないマイクにて外部音を収
音し、サンプリング処理の施された所定の楽音の波形デ
ータを記憶する波形メモリを示し、図示されていない鍵
盤の鍵操作に応答して、この波形メモリ10に記憶されて
いる波形データがループ再生動作を通して読み出されて
クロスフェード処理され、なめらかな楽音としてサウン
ドシステム20から放音されていく。

この実施例は、時分割処理による８音ポリフォニック
構成の電子楽器を対象にしているので、カレントアドレ
スレジスタ１、ピッチデータレジスタ２、ループスター
トアドレスレジスタ３、オフセットデータレジスタ４、
ループエンドアドレスレジスタ５及びクロスフェードレ
ベルレジスタ17として示されている各レジスタは８段構
成になっている。カレントアドレスレジスタ１は再生ル
ープのカレントアドレスTAを出力し、ピッチデータレジ
スタ２は鍵盤での任意な鍵操作で指定された音高に対応
して波形の読み出し速度を指示するピッチデータを出力
する。ループスタートアドレスレジスタ３、オフセット
データレジスタ４及びループエンドアドレスレジスタ５
には、波形メモリ10に記憶されている波形データをルー
プ再生する際における波形読み出し開始のループスター
トアドレスLS、カレントアドレスレジスタ１でのカレン
トアドレス（第１のアドレス値）に対して位相のずれた
オフセットアドレスTOA（第２のアドレス値）を作り出
すオフセットデータOA及び読み出しアドレスの最終アド
レスつまりループエンドアドレスLEがそれぞれ前以って
設定されていて、通常、これらレジスタにおけるデータ
は、所定のクロックパルスφにより、それぞれの帰還回
路を通してループ状に動いている。

加算器６はカレントアドレスレジスタ１の出力にピッ
チデータレジスタ２のピッチデータを加算するもので、
カレントアドレスレジスタ１の出力であるカレントアド
レスTAは、加算器６の動作モードに応じて増加する。同
様にして、加減算器８はカレンドアドレスレジスタ１の
出力であるカレントアドレスTAにオフセットデータレジ
スタ４のオフセットデータOAを加算又は減算するもの
で、加減算器８の出力であるオフセットアドレスTOAは
加減算器８の動作モードに応じて増加又は減少する。

カレントアドレスレジスタ１の出力であるカレントア
ドレスTA及びホフセットアドレスTOAは、データマルチ
プレクサ９の入力端子9a及び9bにそれぞれ入力され、そ
こでそれぞれのチャンネルタイミングでいずれかが選択
され波形メモリ10に読出アドレスデータとして出力さ
れ、その入力されたアドレス値に対応して読み出された
波形データは、データデマルチプレクサ11において、カ
レントアドレス及びオフセットアドレスに対応する２つ
の波形データ（A₁、B₁）に振り分けられてミキサ12の入
力端子12a及び12bへと供給される。このミキサ12は、入
力された２つの波形データ（A₁、B₁）を、別な入力端子
12cに入力されて来るクロスフェードレベルCFLに基づい
てそれぞれ重み付けしてミキシングするクロスフェード
処理を施したなめらかな波形データABをディジタル／ア
ナログ変換器13に出力する。このディジタル／アナログ
変換器13でアナログ値に変換された波形データはサウン
ドシステム20により楽音として放音されていく。

また、データマルチプレクサ９において選択されたア
ドレスデータは比較器14での一方の入力端子14aに入力
されており、他の入力端子14bにはループエンドアドレ
スレジスタ５からのループエンドアドレスLEが入力され
ている。端子14aには時間的に交互に２つのアドレス値
が入力されているので、比較器14は２種類の比較動作を
実行する。つまり、１つはカレントアドレスTAとループ
エンドアドレスLEとの比較であり、他の１つはカレント
アドレスにオフセットデータを加減算したオフセットア
ドレスTOAとループエンドアドレスLEとの比較であり、
比較器14での比較結果データTA≧LE又はTOA≧LE（いず
れも「１」信号）は、データマルチプレクサ９と同期し
たデータデマルチプレクサ15においてそのチャンネルタ
イミングに基づき２つの出力端子15a（TA≧LE）又は15b
（TOA≧LE）に振り分けられる。

上記比較器14での比較結果がTA≧LEになると、データ
デマルチプレクサ15の出力端子15aが“1"となるので、S
/Rフリップフロップ16がリセットされると同時に、デー
タマルチプレクサ７の選択制御信号が反転され、端子7a
を遮断して端子7bが接続され、ループスタートアドレス
レジスタ３のループスタートアドレスLSが加算器６を介
してカレントアドレスレジスタ１に書き込まれる。

また、比較器14での比較結果がTOA≧LEのときは、デ
ータデマルチプレクサ15の出力端子15bが“1"となり、S
/Rフリップフロップ16の出力端子Ｑにおける信号CFLPを
“1"にセットする。加減算器18に対する信号CFLPは、Ｑ
＝１のとき加算、そしてＱ＝０のとき減算指令として作
用する。つまり、クロスフェードレベルレジスタ17の出
力であるクロスフェードレベルCFLは、CFLP＝１におい
て＋１され、CFLP＝０において−１され、このクロスフ
ェードレベルCFLは、前にも述べたように波形メモリ10
から読み出された波形データに対する重み付けのための
信号としてミキサ12の入力端子12cに送出される一方、
加減算制御回路19の入力となっている。

加減算制御回路19は、加減算器18を加算又は減算の稼
動状態に置くための稼動信号AOKを発生する回路で、こ
の稼動信号AOKは、クロスフェードレベルCFLが加減算制
御回路19に予め設定されている最大−最小値の間だけ出
力される。つまり、この稼動信号AOKは、CFLP＝１の加
算状態において、クロスエードレベルCFLが加減算制御
回路19での最大値に達したとき、又はCFLP＝０の減算状
態において、CFLが加減算制御回路19での最小値に達し
たときに出力されなくなり、かかる状態において加減算
器18はその加減算動作を停止する。

更に、S/Rフリップフロップ16の出力である信号CFLP
は加減算器８に対する減算指令信号MINUSになってお
り、加減算器８は、CFLP＝１において減算器、そしてCF
LP＝０において加算器として動作する。

＜第１実施例の動作＞次に第１実施例の動作について述べる。

第２図は、第１図に示されている回路の各部における
信号波形を示し、図で用いられている各種記号は第１図
ものにそれぞれ対応している。

まず、第２図（１）に示されている実線でのカレント
アドレスTAと点線でのオフセットアドレスTOAとの関係
を見るに、その波形の傾斜は、鍵盤で指定された音高に
従ってピッチデータレジスタ２から出力されるピッチデ
ータに基づいており、波形メモリ10に対する波形データ
の読み出しアドレスはカレントアドレスTA及びオフセッ
トアドレスTOA共に、ループスタートアドレスレジスタ
３でのループスタートアドレスLSを下限とし、ループエ
ンドアドレスレジスタ５でのループエンドアドレスLEを
上限として繰り返されている。この実施例では、オフセ
ットデータレジスタ４でのオフセットデータOAを（LE−
LS）/2に設定しているため、TA及びTOAがスタートする
タイミングの間隔（t₁、t₂……t₆の隣に合う間隔）は等
しくなっている。従って、比較器14での比較結果データ
デマルチプレクサ15の出力端子15a及び15bが交互に“1"
になって、S/Rフリップフロップ16がセットされるタイ
ミングはt₁、t₃、t₅……で、リセットされるタイミング
はt₂、t₄、t₆……であるので、S/Rフリップフロップ16
の出力信号CFLPは第２図（２）に示されている波形とな
る。更に、CFLP＝１は加減算器８に対する減算指令信号
MINUS（第２図（３））となっているので、オフセット
アドレスTOAはCFLPが“1"になるタイミング、つまり、t
₁、t₃、t₅……においてループスタートアドレスLSにま
で戻されている。同様にして、CFLPが“0"になるタイミ
ングt₂、t₄、t₆……は、S/Rフリップフロップ16のリセ
ット端子Ｒに“1"が入るタイミングに相当するので、デ
ータマルチプレクサ７での選択信号が反転されて、カレ
ントアドレスTAがループスタートアドレスLSにまで引き
戻されている。

また、CFLP＝１は加減算器18に対して加算指令となる
ので、クロスフェードレベルレジスタ17の出力であるク
ロスフェードレベルCFLは、第２図（５）に示されてい
るように、例えば、時刻t₁から、加減算器18を循環しな
がら＋１づつ加算されて増大し、最大値MAXに至ったと
きに加減算制御回路19は稼動信号AOKを出力停止させ、
その加算動作を停止させて、クロスフェードレベルCFL
をその最大値MAXに維持する。出力停止された加減算制
御回路19の稼動信号AOKは、時刻t₂において、CFLPが今
度は“0"になるときに再び発生される。ここで、クロス
フェードレベルレジスタ17のクロスフェードレベルCFL
は加減算器18を循環しながら−１ずつ減算され、加減算
制御回路19での最小値MINに至ったとき、稼動信号AOKを
出力停止させて、加減算器18の減算動作を停止させ、そ
の後、CFLPが“1"に変わるまで、クロスフェードレベル
レジスタ17のクロスフェードレベルCFLをその最小値MIN
に維持する。加減算制御回路19が出力する稼動信号AOK
の波形は第２図（４）に示されており、AOKは各時間間
隔の間、例えばt₁とt₂との間でオン、オフを１回づつ実
行している。

こうして得られたクロスフェードレベルレジスタ17の
出力、つまり、クロスフェードレベルCFLは、ミキサ12
の入力端子12cに与えられて、端子12a及び12bに入力さ
れて来る第２図（８）に示されているような波形データ
A₁及びB₁をクロスフェード処理するために使用される。

第２図（８）において、実線で示されている曲線A₁は
カレントアドレスTAに対応して波形メモリ10から読み出
された波形データのエンベロープすなわち振幅値を示
し、曲線B₁はオフセットアドレスTOAに対応した振幅値
を示す。振幅値B₁はクロスフェードレベルCFLと同じ波
形の信号γ（第２図（６））でもって重み付けされ、こ
れに対して、振幅値A₁はCFLを反転した波形の信号α
（第２図（７））でもって重みづけされて、第２図
（９）に示されているような２つの波形B₂及びA₂を得て
おり、この重みづけ処理は、第２図（８）に示されてい
る振幅値B₁にγを掛け合せ、そしてA₁にαを掛け合せる
ことにより行われる。

第２図（10）に示されている曲線ABはミキサ12の出力
を示し、これは、第２図（９）に示されている２つの重
み付けされた波形A₂及びB₂をミキシングすることで得ら
れ、図からも見られるように、ループ区間の最終アドレ
スから先頭アドレスに切換わる付近でクリック部分のな
い円滑に移行して楽音波形となっている。つまり、時刻
t₁とt₂との中間にあって加減算制御回路19からの稼動信
号AOKが“0"になるときに対応するt_1-1の時点からt₂ま
での間では第２図（９）での波形B₂が出力され、これに
対し、次にAOKが“0"になるt_2-2からt₃までの間では波
形A₂が出力され、これらの波形の間、すなわち、時刻t₂
からt_2-2までのつなぎ部分は波形Ｂの下降する部分と波
形Ａの上昇する部分との合成波として形成され、徐々に
上昇する弯曲波形となっている。

このように、この実施例では、１つの波形メモリ10か
ら異なる位相で時分割にループ再生される２つの波形デ
ータを、これら波形データ間の位相差に応じて経時変化
する補間係数に従ってクロスフェード（内挿補間）させ
ることで連続した波形を得るようにしたから、ループ再
生が一巡する時、すなわち、繰り返し循環されるカレン
トアドレスTAがループエンドアドレスLEからループスタ
ートアドレスLSに戻る時に発生する読み出し波形の不連
続や急激な変化を無くし、これに起因して発生していた
クリックノイズを除去し、かつ、波形の不自然さを解消
することが可能になる。

＜第２実施例の構成＞第３図は、第２実施例として構成した電子楽器の要部
の回路を示し、基本的構成は第１図に示す第１実施例の
ものと同じであるため、同一の或は類似の構成要素は同
一の或はアルファベットを伴なう参照数字でもって示
し、その説明は省略する。第１実施例に対する機能上で
の主な相違は、加減算器18Aを制御してクロスフェード
レベルCFLの増加速度が可変可能、つまり、クロスフェ
ードを実行する区間が演奏者によって任意に設定される
点にある。

このため、新たに、クロスフェードの各種パラメータ
を入力設定するためのスイッチ部22と、スイッチ部22で
入力されたパラメータを表示する表示部（LCD）23があ
る。CPU25はスイッチ部22及び複数の鍵からなる鍵盤部2
4の出力を受けて所定のデータフォーマットにデコード
して対応する内部レジスタに記憶するとともに、そのデ
ータを必要に応じて回路各部に出力する。CPU25から出
力するクロスフェードの区間を変更する設定値はクロス
フェードタイムレジスタ26を介してクロスフェードタイ
ムカウンタ27に入力する。また全波形の終了アドレスを
比較器14Aに与えるエンドアドレスレジスタ28が設けら
れており、比較器14AからのEND（終了）信号と、データ
デマルチプレクサ15からのINT（インタラプト）信号と
をCPU25に出力する。クロスフェードタイムカウンタ27
の出力は加減算器18Aの＋１端子に接続されクロスフェ
ードレベルCFLの増加速度を制御する。また、各種レジ
スタ、すなわち、ピッチデータレジスタ２、ループスタ
ートアドレスレジスタ３、オフセットデータレジスタ
４、ループエンドアドレスレジスタ５及びエンドアドレ
スレジスタ28での帰還回路には選択部2B、3B、4B、5B及
び28Bがそれぞれ設けられていて、CPU25からの切換信号
SWSにより、対応するレジスタにそれ自体のデータを入
れるか又はCPU25からのデータを入れるかが選択される
ようになっている。

データデマルチプレクサ15からのINT信号は、カレン
トアドレスレジスタ１のデータTAがループエンドに至っ
たときに出る信号で、ループスタートアドレスレジスタ
３のスタートアドレスがデータマルチプレクサ７を介し
てカレントアドレスレジスタ１に転送されるタイミング
に一致していて、CPU25への割込み信号となっている。
つまり、この第２実施例では、第４図に示すように、ト
ランケートスタートからトランケートエンド迄で指定さ
れた１つの波形での任意な部分を、この例では、ループ
１、ループ２、ループ３、ループ４及びループ５のよう
に抽出して設定できるようにしているため、１つのルー
プから次のループへの移行に際して上述したINT信号が
割込み信号として使用されることになる。

また、比較器14AからのEND信号は、エンドアドレスレ
ジスタ28の内容に対応していて全波形の終了に際して出
され、CPU25はこのEND信号に応答して波形の作成動作を
終了させることになる。

更に、クロスフェードタイムカウンタ27から出力され
る信号＋１は加減算器18に対するインクリメント信号で
ある。つまり、このインクリメント信号は、クロスフェ
ードタイムカウンタ27の計数速度がCPU25よりクロスフ
ェードタイムレジスタ26に与えられる設定値によって変
えられるので、クロスフェードタイムカウンタ27自体か
ら見ると可変の時間間隔で出力するキャリー信号であ
り、加減算器18から見ると演算指令信号となっている。
加減算器18にこの信号が入るとクロスフェードレベルレ
ジスタ17の内容を＋１し、信号が入らなければクロスフ
ェードレベルレジスタ17の内容をそのまま循環させるこ
とになる。

第５図は操作パネル面の主な構成を示し、中央にLCD2
3が配置され、LCD23の右側にはスイッチ部22での数値設
定用のテンキー22aが配置され、そして左側には、LCD23
上に表示されるファンクション指定用の矢印23a（第６
図を参照）及びカーソル23b（第７図を参照）を移動さ
せるための上下左右に対応した４つのカーソルキー22b
と、表示を１つ前のモードに戻すためのエスケープキー
22cと、表示されたモードの種類及び入力した数値を確
定するためのエンターキー22dとが設けられている。

次に、スイッチ部22及びLCD23を用いて第４図に示す
マルチループを設定して行く手順を、主として、第５図
〜第９図を参照して説明する。

第６図はメインメニューの表示内容を示し、所定の操
作を経て楽音生成（CREATE VOICE）モードが表示され
たものとする。そこで、演奏者は、カーソルキー22b操
作して矢印23aをトランケート（TRUNCATE）に合わせて
た後、エンターキー22dを押して楽音生成モードの種類
を確定する。

すると、LCD23は、第７図に示すように、トランケー
トメニュー（TRUNCATE）の表示になるので、カーソルキ
ー22bを操作してカーソル23bをスタート（START）の部
分に合せた後、テンキー22aを操作して、必要とする波
形（第４図）の発音開始を示すトランケートスタートア
ドレスを入力してエンターキー22dを押し、同様な操作
で発音の終了を示すトランケートエンドアドレス（EN
D）を設定して、波形の使用範囲を決める。その後、エ
スケープキー22cをオン操作すると、LCD23は第６図の表
示に戻るので、矢印23aをループ（LOOP）に合せてエン
ターキー22dを押す。

ここで、LCD23は第８（ａ）に示すループメニュー１
（LOOP1）の表示に切り替わる。そこで、前と同様にし
て、カーソルキー22bで位置を指定し、テンキー22aで数
値を入力し、エンターキー22dで確定して、ループ１の
各種パラメータを設定するが、スタート（START）及び
エンド（END）はループ１のスタートアドレス及びエン
ドアドレスであり、ループタイム（LOOP TIME）はその
繰り返し時間であり、クロスタイム（CROSS TIME）は
２つの波形をクロスさせる時間であり、ネクスト（NEX
T）は次のループ（この場合ではループ２）への移行に
際し、途中の区間をなぞって行くのか、つまり、トレー
ス（RTACE）して行くのか又は飛び越えて行くのか、つ
まり、スキップ（SKIP）して行くのかを示し、このNEXT
の指定は下カーソルキー「▽」22bによって行われ、エ
ンターキー22dによって確定される。ここで、右カーソ
ルキー「」を押すと、LCD23での表示は、第８図
（ｂ）に示すように、ループメニュー２（LOOP2）の表
示に切り替わる。

LOOP2以下LOOP8までのメニュー内容はLOOP1のものと
同じなので、同様な操作で設定できる。しかしながら、
LOOPを幾つ用いているかは任意で、例えば、第４図に示
すようにループ５までならば、LOOP5までを使用すれば
良い。また、LOOP2からLOOP1へなどと表示を戻すには、
左カーソルキー「」を押せば良い。

こうして設定された各ループについての設定値は、第
９図に示すように、それぞれに対応するレジスタに順番
にセットされていく。また、使用しないLOOPがある場
合、それらに対応したスタートアドレスレジスタ及びエ
ンドアドレスレジスタには初期値としてトランケートモ
ードで設定したエンドアドレスが、ループタイムレジス
タ及びクロスタイムレジスタには初期値として“0"が、
そしてネクストレジスタには初期値としてTRACEがそれ
ぞれセットされている。

＜第２実施例の動作＞次に、第２実施例の動作について述べる。

第10図はマルチループの動作を説明するためのフロー
チャートを示している図であって、このフローチャート
は鍵盤部24でのキーオン中で、しかもデータデマルチプ
レクサ15からのINT信号に応答してスタートする。CPL25
は、ステップS1において、ループｉ（第ｉ番目のルー
プ）のループタイムエンドが来てから、初めてのループ
エンドにあたるのかどうかを判断し、YESであれば、ス
テップS2に進み、そこで、そのループでのNEXTの内容が
スキップかどうかを判断する。

ステップS2の判断結果がYESであれば、CPU25は、ステ
ップS3において次のループのスタートアドレスをループ
スタートアドレスレジスタ３の選択部3Bに入れ、引続い
て、選択部3Bに切換信号SWSを与えてから（ステップS
4）、次のINT信号の出力を待って（ステップS5）、次の
ループのエンドアドレスをループエンドアドレスレジス
タ５の選択部5Bに入れ（ステップS6）、その選択部5Bに
切換信号SWSを与え（ステップS7）、ループナンバーレ
ジスタｉの内容を＋１して（ステップS8）、エンドとな
る。第11図は、ステップS3〜S7でのスキップ処理のタイ
ミングを図式的に示している図で、区間Ａ（ループに対
応）でのループタイムエンドがその区間の中間点P₁にお
いて生じたものとすると、CPU25は区間Ａでのループエ
ンドを過ぎてそのスタートアドレスに戻った時点P₂でル
ープスタートアドレスレジスタ３のループスタートアド
レスを区間Ｃのループスタートアドレスに切換え（ステ
ップS3、S4）、区間Ａのループエンドアドレスを過ぎて
（ステップS5）、区間Ｂをスキップし、区間Ｃに入った
時点P₃において、ループエンドアドレスレジスタ５のル
ープエンドアドレスを区間Ｃのループエンドアドレスに
切換える。次に、ループナンバーレジスタｉに対する＋
１は（ステップS8）、第９図に示されている各レジスタ
の数字を１つ大きくして、次のレジスタ内容を指定した
ことになる。

さて、第10図に戻って、もしもステップS2の判断でNO
であれば、トレースが指定されていることになるので、
CPU25は、ステップS9において、次のループのエンドア
ドレスをループエンドアドレスレジスタ５の選択部5Bに
入れた後、その選択部5Bに切換信号SWSを与え（ステッ
プS10）、引続き、ループスタートアドレスレジスタ３
の選択部3Bに次のループのスタートアドレスを入れ（ス
テップS11）、その選択部3Bに切換信号SWSを与え（ステ
ップS12）、ループナンバーレジスタｉを＋１して（ス
テップS13）、エンドとなる。第12図はステップS9〜S12
でのトレース処理のタイミングを図式的に示している図
で、区間Ａでのループタイムエンドがその区間の中間点
P₄で生じたものとすると、CPU25は区間Ａでのループエ
ンドからそのスタートアドレスに戻った時点P₅でループ
エンドアドレスレジスタ５のループエンドアドレスを区
間Ｃのループエンドアドレスに切換え（ステップS9、S1
0）、引続いて、ループスタートアドレスレジスタ３の
ループスタートアドレスを区間Ｃのループスタートアド
レスに切換えている（ステップS11、S12）。

このようにして、ループ間でのスキップ及びトレース
処理が行われる。

第13図は、加減算制御部19Aの動作の流れを示すフロ
ーチャートであって、このフローチャートはループタイ
ムエンドになったときにスタートし、CPU25は、ステッ
プW1において、INT信号が２つ生じたかどうかを判断
し、YESになってから、ステップW2に進み、そこで、加
減算器18Aに対する出力AOKを“0"にセットしてエンドと
なる。つまり、ステップW1及びW2の処理は、１つのルー
プタイムを抜けるときにには、カレントアドレスレジス
タ１の出力TAに対応するいわゆる表の波形の混合比が最
大値にあることが望ましいため、クロスフェードレベル
レジスタ17の出力であるクロスフェードレベルCFLが必
ず徐々に最大値になるようにタイミングを合わせ（ステ
ップW1）、そのタイミングで加減算器18AへのAOK信号を
“0"にしてその演算動作を停止させ、クロスフェードレ
ベルレジスタ17のクロスフェードレベルをその最大値に
維持させて（ステップW2）、クリックの発生を防止して
いる。

第14図は、クロスフェードレベルレジスタ17の出力で
あるクロスフェードレベルCFLの例で、特に、クロスフ
ェードタイムをループ１区間のタイムの1/2とした場合
の例、つまり、第８図でのCROSS TIMEを調整して、加
減算制御部19Aに前以って設定されている最大値に至っ
た後、すぐに減算されるように設定されている場合の例
を示し、クロスフェードとしては最も効果的な設定とな
っている。第13図のフローの説明で言及したカレントア
ドレスレジスタ１の表波形に対応するクロスフェードレ
ベルは実線で示され、ループタイムエンドが生じてその
クロスフェードレベルが徐々に上昇して最大値に維持さ
れるには、２つの最大値、つまり、データデマルチプレ
クサ15からINT信号が出力される２つの時点P₆及びP₇を
経ているのが見られる。

このようにして、例えば、ループタイムエンドが１ル
ープの後半で発生して、そのクロスフェードレベルが急
激に最大値（100％）にまで上昇されることに起因した
クリック発生の可能性を回避している。

以上、この第２の実施例では、クロスフェードの区間
が任意に設定されるようにしたため、波形メモリを有効
に使用できるという効果を奏する。

［発明の効果］この発明は以上詳細に説明したように、波形出力手段
が、波形記憶手段の所定アドレス区間を繰り返し循環す
る第１および第２の読み出しアドレスを異なる位相で時
分割に発生すると共に、この第１および第２の読み出し
アドレスに応じて前記波形記憶手段から互いに位相の異
なる第１および第２の波形信号を出力すると、波形形成
手段が、第１および第２の波形信号間の位相差に応じて
経時変化する補間係数を発生する一方、この補間係数に
従って第１の波形信号と第２の波形信号とをクロスフェ
ードさせて連続した波形信号を形成するので、ループ再
生が一巡する時に発生する読み出し波形の不連続や急激
な変化を無くし、これに起因して発生していたクリック
ノイズを除去した滑らかに変化する極めて自然な楽音が
得られるという効果を有している。

【図面の簡単な説明】

第１図はこの発明を適用して構成した電子楽器の第１実
施例の要部回路を示している図、第２図は第１図の回路
動作を示す波形図、第３図は第２実施例の要部回路を示
している図、第４図はマルチループの設定状態を示す
図、第５図はパネル面上におけるスイッチ部及び表示部
（LCD）の配置図、第６図はメインメニューの表示例を
示している図、第７図はトランケートメニューの表示例
を示している図、第８図はループメニューの表示例を示
している図、第９図は主要なレジスタを抽出して示して
いる図、第10図はマルチループ動作のフローチャートを
示している図、第11図はスキップ動作を説明するための
図、第12図はトレース動作を説明するための図、第13図
は加減算制御部の動作のフローチャートを示している
図、第14図はクロスフェードレベルを示している図であ
る。１……カレントアドレスレジスタ、２……ピッチデータ
レジスタ、３……ループスタートアドレスレジスタ、４
……オフセットデータレジスタ、５……ループエンドア
ドレスレジスタ、６……加算器、７、９……データマル
チプレクサ、11、15……データデマルチプレクサ、８、
18……加減算器、10……波形メモリ、12……ミキサ、14
……比較器、16……S/Rフリップフロップ、17……クロ
スフェードレベルレジスタ、19……加減算制御回路、22
……スイッチ部、23……LCD、25……CPU、26……クロス
フェードタイムレジスタ、27……クロスフェードタイム
カウンタ。

Claims

(57)【特許請求の範囲】

【請求項１】波形信号を記憶する波形記憶手段と、この波形記憶手段の所定アドレス区間を繰り返し循環す
る第１および第２の読み出しアドレスを異なる位相で時
分割に発生すると共に、この第１および第２の読み出し
アドレスに応じて前記波形記憶手段から互いに位相の異
なる第１および第２の波形信号を出力する波形出力手段
と、前記第１および第２の波形信号間の位相差に応じて経時
変化する補間係数を発生する一方、この補間係数に従っ
て第１の波形信号と第２の波形信号とをクロスフェード
させることにより連続した波形信号を形成する波形形成
手段とを具備することを特徴とする波形信号出力装置。